JP3074752B2 - 最小偏位変調波復調回路 - Google Patents
最小偏位変調波復調回路Info
- Publication number
- JP3074752B2 JP3074752B2 JP03044254A JP4425491A JP3074752B2 JP 3074752 B2 JP3074752 B2 JP 3074752B2 JP 03044254 A JP03044254 A JP 03044254A JP 4425491 A JP4425491 A JP 4425491A JP 3074752 B2 JP3074752 B2 JP 3074752B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- clock
- signal
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル衛星通信シ
ステムのクロック再生手段に利用する。特に、最小偏位
変調波（以下、ＭＳＫという。）変復調方式におけるク
ロック再生手段に関する。
ステムのクロック再生手段に利用する。特に、最小偏位
変調波（以下、ＭＳＫという。）変復調方式におけるク
ロック再生手段に関する。
【０００２】
【従来の技術】従来のＭＳＫ変調波を復調するＭＳＫ復
調回路のクロック再生手段を図４に示す。ただし、ＭＳ
Ｋ復調回路に入力されるＩＦ信号の中心周波数をＦ０と
し、伝送されるデータのビットレートはＦＳとする。入
力されたＩＦ信号（ＭＳＫ変調波）は乗算器20でＶＣＯ
回路23から出力される再生搬送波 (周波数をＦとする）
で同期検波され、２系列のベースバンド信号を出力す
る。この２系列の信号をＩおよびＱとし（共にボーレー
トはＦＳ／２）、この出力されたＩおよびＱは再生デー
タとして用いられる一方、位相検出回路22に入力され
る。入力ＩＦ信号はクロック再生回路21にも入力され、
クロック再生回路21はＦＳ／２のクロックを再生し、こ
れを位相検出回路22に供給する。位相検出回路22はコス
タス方式によりＦ＝Ｆ０になるようにＶＣＯ回路23のＡ
ＰＣ電圧を供給する。クロック再生回路21の一例を詳細
に示したのが図５である。図５に示すようにＩＦ信号の
うちの一つは位相比較器33に供給され (これをＩＦ１と
する）、他の一つは90°シフト回路31で位相が90°遅
れ、ＴＳ＝１／ＦＳとするとディレイ回路32でさらにＴ
Ｓ遅れて位相比較器33に供給される (これをＩＦ２とす
る）。この位相比較器33に供給されるＩＦ１とＩＦ２と
の位相関係を示したのが図６のａである。ただし実線で
示してあるのがＩＦ１で鎖線で示してあるのがＩＦ２で
あり、ＭＳＫ変調波の周波数はＦ０＋ＦＳ／４およびＦ
０−ＦＳ／４であるので、これをそれぞれＦ１およびＦ
２とすれば、０からＴＳまではＦ１、ＴＳから２ＴＳま
ではＦ２、２ＴＳから３ＴＳまではＦ１としてある。位
相比較器33でのＩＦ１とＩＦ２との位相差をΦとする
と、位相比較器33は sinΦを出力して抽出回路34に供給
する。このときの出力を示したのが図６のｂである。そ
して抽出回路34でＦＳの成分が抽出されて位相比較器35
に供給され、この出力は位相比較器33で中心周波数ＦＳ
の成分が抽出されて位相比較器35に供給され、この出力
は位相比較器33で中心周波数ＦＳのＶＣＯ回路36の出力
と位相比較され、その結果は誤差電圧として出力に現
れ、低域通過フィルタ37を通過してＶＣＯ回路36にＡＰ
Ｃ電圧として供給され、位相比較器37での周波数位相誤
差を打ち消すようにＶＣＯ回路36の出力を制御する閉ル
ープになる (以下、この位相比較器35、低域通過フィル
タ37およびＶＣＯ回路36で構成される回路をＰＬＬ（PH
ASE LOCKED LOOP)回路という）。ＶＣＯ回路36の出力は
１／２分周回路38にも入力されてボーレートＦＳ／２の
クロックが再生され、この再生されたクロックは図４中
の位相検出回路22に再生クロックとして供給される。一
般に１／２分周回路38では０°と 180°の位相曖昧度が
生じる。この場合に図７に示すように、本来ａ−１のベ
ースバンド信号とａ−２のクロックとの位相関係が最も
望ましいのであるが、この曖昧度のためにｂ−１とｂ−
２とのような位相関係が生じてしまう。この問題を解決
するために、ＭＳＫ復調方式におけるコスタス方式は、
２系列のベースバンド信号を掛け合わせ、さらにこれに
ＦＳ／２のクロックを乗じることにより、このクロック
の曖昧度に対し再生ＣＡＲＲの引き込み位相がａ−１お
よびａ−２に示されるような位相関係を保持するように
構成されている。
調回路のクロック再生手段を図４に示す。ただし、ＭＳ
Ｋ復調回路に入力されるＩＦ信号の中心周波数をＦ０と
し、伝送されるデータのビットレートはＦＳとする。入
力されたＩＦ信号（ＭＳＫ変調波）は乗算器20でＶＣＯ
回路23から出力される再生搬送波 (周波数をＦとする）
で同期検波され、２系列のベースバンド信号を出力す
る。この２系列の信号をＩおよびＱとし（共にボーレー
トはＦＳ／２）、この出力されたＩおよびＱは再生デー
タとして用いられる一方、位相検出回路22に入力され
る。入力ＩＦ信号はクロック再生回路21にも入力され、
クロック再生回路21はＦＳ／２のクロックを再生し、こ
れを位相検出回路22に供給する。位相検出回路22はコス
タス方式によりＦ＝Ｆ０になるようにＶＣＯ回路23のＡ
ＰＣ電圧を供給する。クロック再生回路21の一例を詳細
に示したのが図５である。図５に示すようにＩＦ信号の
うちの一つは位相比較器33に供給され (これをＩＦ１と
する）、他の一つは90°シフト回路31で位相が90°遅
れ、ＴＳ＝１／ＦＳとするとディレイ回路32でさらにＴ
Ｓ遅れて位相比較器33に供給される (これをＩＦ２とす
る）。この位相比較器33に供給されるＩＦ１とＩＦ２と
の位相関係を示したのが図６のａである。ただし実線で
示してあるのがＩＦ１で鎖線で示してあるのがＩＦ２で
あり、ＭＳＫ変調波の周波数はＦ０＋ＦＳ／４およびＦ
０−ＦＳ／４であるので、これをそれぞれＦ１およびＦ
２とすれば、０からＴＳまではＦ１、ＴＳから２ＴＳま
ではＦ２、２ＴＳから３ＴＳまではＦ１としてある。位
相比較器33でのＩＦ１とＩＦ２との位相差をΦとする
と、位相比較器33は sinΦを出力して抽出回路34に供給
する。このときの出力を示したのが図６のｂである。そ
して抽出回路34でＦＳの成分が抽出されて位相比較器35
に供給され、この出力は位相比較器33で中心周波数ＦＳ
の成分が抽出されて位相比較器35に供給され、この出力
は位相比較器33で中心周波数ＦＳのＶＣＯ回路36の出力
と位相比較され、その結果は誤差電圧として出力に現
れ、低域通過フィルタ37を通過してＶＣＯ回路36にＡＰ
Ｃ電圧として供給され、位相比較器37での周波数位相誤
差を打ち消すようにＶＣＯ回路36の出力を制御する閉ル
ープになる (以下、この位相比較器35、低域通過フィル
タ37およびＶＣＯ回路36で構成される回路をＰＬＬ（PH
ASE LOCKED LOOP)回路という）。ＶＣＯ回路36の出力は
１／２分周回路38にも入力されてボーレートＦＳ／２の
クロックが再生され、この再生されたクロックは図４中
の位相検出回路22に再生クロックとして供給される。一
般に１／２分周回路38では０°と 180°の位相曖昧度が
生じる。この場合に図７に示すように、本来ａ−１のベ
ースバンド信号とａ−２のクロックとの位相関係が最も
望ましいのであるが、この曖昧度のためにｂ−１とｂ−
２とのような位相関係が生じてしまう。この問題を解決
するために、ＭＳＫ復調方式におけるコスタス方式は、
２系列のベースバンド信号を掛け合わせ、さらにこれに
ＦＳ／２のクロックを乗じることにより、このクロック
の曖昧度に対し再生ＣＡＲＲの引き込み位相がａ−１お
よびａ−２に示されるような位相関係を保持するように
構成されている。
【０００３】
【発明が解決しようとする課題】従来方法でクロックを
再生しようとした場合に、図４および図５からも分かる
ようにＩＦ信号を用いて再生しようとしているので動作
は不安定になりやすく、また、回路規模も比較的大であ
る欠点がある。
再生しようとした場合に、図４および図５からも分かる
ようにＩＦ信号を用いて再生しようとしているので動作
は不安定になりやすく、また、回路規模も比較的大であ
る欠点がある。
【０００４】本発明は、比較的小規模な回路でなおかつ
安定にクロック再生動作が行われる最小偏位変調波復調
回路を提供することを目的とする。
安定にクロック再生動作が行われる最小偏位変調波復調
回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、最小偏位変調
波を再生搬送波で同期検波して２系列のベースバンド信
号を生成する乗算器と、上記乗算器で生成された２系列
のベースバンド信号のボーレートと等しいボーレートの
クロックを再生するクロック再生回路と、上記乗算器で
生成される２系列のベースバンド信号を掛け合わせ、さ
らに上記クロック再生回路で再生されたクロックを掛け
て位相同期信号を生成する位相検出回路と、制御入力に
与えられた信号に応じた周波数の再生搬送波を上記乗算
器に与える電圧制御発振回路とを備えた最小偏位変調波
復調回路において、上記クロック再生回路は、上記乗算
器で生成された２系列のベースバンド信号のいずれか一
方のベースバンド信号に基づきこのベースバンド信号の
ボーレートに等しい周波数のクロックを再生する構成で
あり、上記位相検出回路で生成された位相同期信号が与
えられる低域通過フィルタと、上記位相検出回路で生成
された位相同期信号が与えられ、クロックの位相を引き
込んでいるか否かを検出する同期検出回路と、この同期
検出回路でクロックの位相を引き込んでいないことを検
出すると上記電圧制御発振回路の出力周波数を所定の方
向に変化させ、位相を引き込んでいることを検出すると
上記電圧制御発振回路に自動周波数制御動作を指示する
制御信号を生成する制御回路と、上記低域通過フィルタ
を通過した信号と上記制御回路で生成された制御信号と
を加算して上記電圧制御発振回路の制御入力に与える加
算器とを備えたことを特徴とする。
波を再生搬送波で同期検波して２系列のベースバンド信
号を生成する乗算器と、上記乗算器で生成された２系列
のベースバンド信号のボーレートと等しいボーレートの
クロックを再生するクロック再生回路と、上記乗算器で
生成される２系列のベースバンド信号を掛け合わせ、さ
らに上記クロック再生回路で再生されたクロックを掛け
て位相同期信号を生成する位相検出回路と、制御入力に
与えられた信号に応じた周波数の再生搬送波を上記乗算
器に与える電圧制御発振回路とを備えた最小偏位変調波
復調回路において、上記クロック再生回路は、上記乗算
器で生成された２系列のベースバンド信号のいずれか一
方のベースバンド信号に基づきこのベースバンド信号の
ボーレートに等しい周波数のクロックを再生する構成で
あり、上記位相検出回路で生成された位相同期信号が与
えられる低域通過フィルタと、上記位相検出回路で生成
された位相同期信号が与えられ、クロックの位相を引き
込んでいるか否かを検出する同期検出回路と、この同期
検出回路でクロックの位相を引き込んでいないことを検
出すると上記電圧制御発振回路の出力周波数を所定の方
向に変化させ、位相を引き込んでいることを検出すると
上記電圧制御発振回路に自動周波数制御動作を指示する
制御信号を生成する制御回路と、上記低域通過フィルタ
を通過した信号と上記制御回路で生成された制御信号と
を加算して上記電圧制御発振回路の制御入力に与える加
算器とを備えたことを特徴とする。
【０００６】ここで、上記クロック再生回路は、上記乗
算器で生成された２系列のベースバンド信号のいずれか
一方のベースバンド信号を全波整流する整流回路と、こ
の整流回路で全波整流されたベースバンド信号からこの
ベースバンド信号のボーレートに等しい周波数のクロッ
クを抽出する抽出回路と、この抽出回路の出力に接続さ
れた位相同期ループ回路とを備えても良い。
算器で生成された２系列のベースバンド信号のいずれか
一方のベースバンド信号を全波整流する整流回路と、こ
の整流回路で全波整流されたベースバンド信号からこの
ベースバンド信号のボーレートに等しい周波数のクロッ
クを抽出する抽出回路と、この抽出回路の出力に接続さ
れた位相同期ループ回路とを備えても良い。
【０００７】
【作用】ベースバンド信号からクロック再生を行う。こ
こで、乗算器の出力のビート周波数が高いときに位相同
期回路はそのときの位相同期情報を同期検出回路に与
え、同期検出回路はスィープ・AFC 回路を制御して電圧
制御発振回路を所定の方向にスィープさせるとビート周
波数は次第に低くなり、クロックの引込みが行われ、こ
の後に自動周波数制御に移行して再生搬送波も同期す
る。
こで、乗算器の出力のビート周波数が高いときに位相同
期回路はそのときの位相同期情報を同期検出回路に与
え、同期検出回路はスィープ・AFC 回路を制御して電圧
制御発振回路を所定の方向にスィープさせるとビート周
波数は次第に低くなり、クロックの引込みが行われ、こ
の後に自動周波数制御に移行して再生搬送波も同期す
る。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１および図２はこの実施例を示すブロ
ック図である。この実施例は、図１に示すように、最小
偏位変調波を再生搬送波で同期検波して２系列のベース
バンド信号を生成する乗算器１と、乗算器１で生成され
た２系列のベースバンド信号のボーレートと等しいボー
レートのクロックを再生するクロック再生回路３と、乗
算器１で生成される２系列のベースバンド信号を掛け合
わせ、さらに上記クロック再生回路３で再生されたクロ
ックを掛けて位相同期信号を生成する位相検出回路２
と、制御入力に与えられた信号に応じた周波数の再生搬
送波を乗算器１に与える電圧制御発振回路４とを備え、
さらに、本発明の特徴とする手段として、クロック再生
回路３は、乗算器１で生成された２系列のベースバンド
信号のいずれか一方のベースバンド信号に基づきこのベ
ースバンド信号のボーレートに等しい周波数のクロック
を再生する構成であり、位相検出回路２で生成された位
相同期信号が与えられる低域通過フィルタ６と、位相検
出回路２で生成された位相同期信号が与えられ、クロッ
クの位相を引き込んでいるか否かを検出する同期検出回
路８と、この同期検出回路８でクロックの位相を引き込
んでいないことを検出すると電圧制御発振回路４の出力
周波数を所定の方向に変化させ、位相を引き込んでいる
ことを検出すると上記電圧制御発振回路４に自動周波数
制御動作を指示する制御信号を生成する制御回路である
スィープ・自動周波数制御回路７と、低域通過フィルタ
６を通過した信号と上記制御回路で生成された制御信号
とを加算して上記電圧制御発振回路４の制御入力に与え
る加算器５とを備える。ここで、クロック再生回路３
は、乗算器１で生成された２系列のベースバンド信号の
いずれか一方のベースバンド信号を全波整流する整流回
路10と、この整流回路10で全波整流されたベースバンド
信号からこのベースバンド信号のボーレートに等しい周
波数のクロックを抽出する抽出回路11と、この抽出回路
11の出力に接続された位相同期ループ回路である位相比
較回路12、低域通過フィルタ13および電圧制御発振回路
14とを備える。
して説明する。図１および図２はこの実施例を示すブロ
ック図である。この実施例は、図１に示すように、最小
偏位変調波を再生搬送波で同期検波して２系列のベース
バンド信号を生成する乗算器１と、乗算器１で生成され
た２系列のベースバンド信号のボーレートと等しいボー
レートのクロックを再生するクロック再生回路３と、乗
算器１で生成される２系列のベースバンド信号を掛け合
わせ、さらに上記クロック再生回路３で再生されたクロ
ックを掛けて位相同期信号を生成する位相検出回路２
と、制御入力に与えられた信号に応じた周波数の再生搬
送波を乗算器１に与える電圧制御発振回路４とを備え、
さらに、本発明の特徴とする手段として、クロック再生
回路３は、乗算器１で生成された２系列のベースバンド
信号のいずれか一方のベースバンド信号に基づきこのベ
ースバンド信号のボーレートに等しい周波数のクロック
を再生する構成であり、位相検出回路２で生成された位
相同期信号が与えられる低域通過フィルタ６と、位相検
出回路２で生成された位相同期信号が与えられ、クロッ
クの位相を引き込んでいるか否かを検出する同期検出回
路８と、この同期検出回路８でクロックの位相を引き込
んでいないことを検出すると電圧制御発振回路４の出力
周波数を所定の方向に変化させ、位相を引き込んでいる
ことを検出すると上記電圧制御発振回路４に自動周波数
制御動作を指示する制御信号を生成する制御回路である
スィープ・自動周波数制御回路７と、低域通過フィルタ
６を通過した信号と上記制御回路で生成された制御信号
とを加算して上記電圧制御発振回路４の制御入力に与え
る加算器５とを備える。ここで、クロック再生回路３
は、乗算器１で生成された２系列のベースバンド信号の
いずれか一方のベースバンド信号を全波整流する整流回
路10と、この整流回路10で全波整流されたベースバンド
信号からこのベースバンド信号のボーレートに等しい周
波数のクロックを抽出する抽出回路11と、この抽出回路
11の出力に接続された位相同期ループ回路である位相比
較回路12、低域通過フィルタ13および電圧制御発振回路
14とを備える。
【０００９】ただし、ＩＦ信号（ＭＳＫ変調波）の中心
周波数をＦ０、データのビットレートをＦＳとする。入
力されたＩＦ信号は乗算器１で中心周波数Ｆ０のＶＣＯ
回路４からの再生搬送波で同期検波され、２系列のベー
スバンド信号（これをＩおよびＱとする）を出力する。
このベースバンド信号のボーレートはＦＳ／２である。
この２系列のベースバンド信号およびクロック再生回路
３で再生された周波数ＦＳ／２のクロックは位相検出回
路２に供給される。位相検出回路２は２系列のベースバ
ンド信号と再生クロックによりコスタス方式を用いて位
相同期信号を低域通過フィルタ６と同期検出回路８とに
与える。さらに同期検出回路８は与えられた位相同期情
報に基づきクロックの位相を引き込んでいるか否かを検
出し、その検出信号をスィープ・自動周波数制御回路７
に送り、スィープ・自動周波数制御回路７はクロックの
位相を引き込んでいるという検出信号が与えられると、
ＶＣＯ回路４の出力周波数を一定の方向に例えば高い周
波数から低い周波数へ一定の速度でステップ的に変化さ
せ（以下、これをスィープという）てクロックの位相が
引き込むと、そのときの検出信号を受けてＶＣＯ回路４
にＡＦＣ動作をさせるような制御信号を加算器５に与え
る。加算器５では、低域通過フィルタ６からの出力とス
ィープ・自動周波数制御回路７からの出力を加算し、そ
の出力によってＶＣＯ回路４を制御し、ＶＣＯ回路４か
ら出力される再生搬送波は乗算器１に供給されて同期検
波に用いられる。図２は図１中のクロック再生回路３の
一例である。乗算器１で復調された２系列の信号のうち
の一方を整流回路10に供給し、その出力は全波整流され
た後に抽出回路11に入力される。従来と違い本発明では
ベースバンド信号よりクロックを再生するので、抽出回
路11ではＦＳ／２の成分を抽出し、その出力を位相比較
器12、低域通過フィルタ13およびＶＣＯ回路14よりなる
ＰＬＬ回路に入力してＦＳ／２の再生クロックを得るこ
とができる。このように、本発明のクロック再生方式は
ベースバンド信号からクロック再生を行っているので、
乗算器１に供給される再生搬送波の周波数をＦとする
と、入力ＩＦ周波数Ｆ０とＦとの差が大きいと乗算器１
から出力されるビート信号の周波数が速く、その結果と
して、送信側の２系列のデータをそれぞれＩ０およびＱ
０とすると、受信側の１チャネル中でＩ０とＱ０とが混
在してしまい、一つのベースバンド信号がＩ０またはＱ
０のうちのどちらか一つだけを保持している時間をＴと
すると、ビート周波数が早い程Ｔは短く、遅い程Ｔは長
いことはよく知られている。ＭＳＫ変復調方式の場合
に、図３に示すようにＩ０とＱ０との間、ＩとＱの間に
180°の位相差があるので、一つのベースバンド信号中
に２つの位相を持つ信号が図２のＰＬＬ回路に入力する
ことになり、したがって、クロックの位相が引き込むの
に必要な時間をＴ０とすると、Ｔ＜Ｔ０の場合に整流回
路10の入力信号には２種類の位相が混在し、クロックの
位相はロックせず、また、前述の通りＭＳＫ変復調方式
におけるコスタス方式では再生クロックも掛け合わせる
ので、再生搬送波の位相も同期しない。それ故に、図１
ではスィープ・自動周波数制御回路６を設けてある。乗
算器１の出力のビート周波数が速い場合（Ｔ＜Ｔ０の場
合）に、位相検出回路２はそのときの位相同期情報を同
期検出回路８に与え、同期検出回路８はスィープ・自動
周波数制御回路７に「Ｈ」の信号を与え、それによりス
ィープ・自動周波数制御回路７は一定の方向にＶＣＯ回
路４をスィープさせる。そして、この固定スィープの間
にビート周波数は段々と遅くなり、Ｔ＞Ｔ０になるとク
ロックの位相は引き込み、そのときの同期情報を受けた
同期検出回路８は「Ｌ」を出力し、スィープ・自動周波
数制御回路７はＡＦＣ動作に移り、その後に再生搬送波
も同期する。
周波数をＦ０、データのビットレートをＦＳとする。入
力されたＩＦ信号は乗算器１で中心周波数Ｆ０のＶＣＯ
回路４からの再生搬送波で同期検波され、２系列のベー
スバンド信号（これをＩおよびＱとする）を出力する。
このベースバンド信号のボーレートはＦＳ／２である。
この２系列のベースバンド信号およびクロック再生回路
３で再生された周波数ＦＳ／２のクロックは位相検出回
路２に供給される。位相検出回路２は２系列のベースバ
ンド信号と再生クロックによりコスタス方式を用いて位
相同期信号を低域通過フィルタ６と同期検出回路８とに
与える。さらに同期検出回路８は与えられた位相同期情
報に基づきクロックの位相を引き込んでいるか否かを検
出し、その検出信号をスィープ・自動周波数制御回路７
に送り、スィープ・自動周波数制御回路７はクロックの
位相を引き込んでいるという検出信号が与えられると、
ＶＣＯ回路４の出力周波数を一定の方向に例えば高い周
波数から低い周波数へ一定の速度でステップ的に変化さ
せ（以下、これをスィープという）てクロックの位相が
引き込むと、そのときの検出信号を受けてＶＣＯ回路４
にＡＦＣ動作をさせるような制御信号を加算器５に与え
る。加算器５では、低域通過フィルタ６からの出力とス
ィープ・自動周波数制御回路７からの出力を加算し、そ
の出力によってＶＣＯ回路４を制御し、ＶＣＯ回路４か
ら出力される再生搬送波は乗算器１に供給されて同期検
波に用いられる。図２は図１中のクロック再生回路３の
一例である。乗算器１で復調された２系列の信号のうち
の一方を整流回路10に供給し、その出力は全波整流され
た後に抽出回路11に入力される。従来と違い本発明では
ベースバンド信号よりクロックを再生するので、抽出回
路11ではＦＳ／２の成分を抽出し、その出力を位相比較
器12、低域通過フィルタ13およびＶＣＯ回路14よりなる
ＰＬＬ回路に入力してＦＳ／２の再生クロックを得るこ
とができる。このように、本発明のクロック再生方式は
ベースバンド信号からクロック再生を行っているので、
乗算器１に供給される再生搬送波の周波数をＦとする
と、入力ＩＦ周波数Ｆ０とＦとの差が大きいと乗算器１
から出力されるビート信号の周波数が速く、その結果と
して、送信側の２系列のデータをそれぞれＩ０およびＱ
０とすると、受信側の１チャネル中でＩ０とＱ０とが混
在してしまい、一つのベースバンド信号がＩ０またはＱ
０のうちのどちらか一つだけを保持している時間をＴと
すると、ビート周波数が早い程Ｔは短く、遅い程Ｔは長
いことはよく知られている。ＭＳＫ変復調方式の場合
に、図３に示すようにＩ０とＱ０との間、ＩとＱの間に
180°の位相差があるので、一つのベースバンド信号中
に２つの位相を持つ信号が図２のＰＬＬ回路に入力する
ことになり、したがって、クロックの位相が引き込むの
に必要な時間をＴ０とすると、Ｔ＜Ｔ０の場合に整流回
路10の入力信号には２種類の位相が混在し、クロックの
位相はロックせず、また、前述の通りＭＳＫ変復調方式
におけるコスタス方式では再生クロックも掛け合わせる
ので、再生搬送波の位相も同期しない。それ故に、図１
ではスィープ・自動周波数制御回路６を設けてある。乗
算器１の出力のビート周波数が速い場合（Ｔ＜Ｔ０の場
合）に、位相検出回路２はそのときの位相同期情報を同
期検出回路８に与え、同期検出回路８はスィープ・自動
周波数制御回路７に「Ｈ」の信号を与え、それによりス
ィープ・自動周波数制御回路７は一定の方向にＶＣＯ回
路４をスィープさせる。そして、この固定スィープの間
にビート周波数は段々と遅くなり、Ｔ＞Ｔ０になるとク
ロックの位相は引き込み、そのときの同期情報を受けた
同期検出回路８は「Ｌ」を出力し、スィープ・自動周波
数制御回路７はＡＦＣ動作に移り、その後に再生搬送波
も同期する。
【００１０】
【発明の効果】本発明は、以上説明したように、復調信
号からクロックを再生するので比較的小規模でなおかつ
安定した動作が可能になるという効果がある。
号からクロックを再生するので比較的小規模でなおかつ
安定した動作が可能になるという効果がある。
【図面の簡単な説明】
【図１】 本発明実施例の構成を示すブロック構成図。
【図２】 図１中のクロック再生回路の構成を示すブロ
ック構成図。
ック構成図。
【図３】 ２系列のベースバンド信号の位相関係を示す
図。
図。
【図４】 従来例の構成を示すブロック構成図。
【図５】 図２中のクロック再生回路の構成を示すブロ
ック構成図。
ック構成図。
【図６】 図５中の位相比較器の２つの入力の位相関係
を示す図。
を示す図。
【図７】 図５中の１／２分周回路からのクロックとベ
ースバンド信号との位相関係を示す図。
ースバンド信号との位相関係を示す図。
１、20 乗算器 ２、22 位相検出回路 ３、21 クロック再生回路（CLK 再生
回路） ４、23、36、14 電圧制御発振回路（VCO 回
路） ５ 加算器 ６、37、13 低域通過フィルタ ７ スィープ・自動周波数制御回
路（スィープ・ＡＦＣ回路） ８ 同期検出回路 10 整流回路 11、34 抽出回路 １２、３３、３５ 位相比較器 ３１ 90°シフト回路 ３２ ディレイ回路 ３８ １／２分周回路
回路） ４、23、36、14 電圧制御発振回路（VCO 回
路） ５ 加算器 ６、37、13 低域通過フィルタ ７ スィープ・自動周波数制御回
路（スィープ・ＡＦＣ回路） ８ 同期検出回路 10 整流回路 11、34 抽出回路 １２、３３、３５ 位相比較器 ３１ 90°シフト回路 ３２ ディレイ回路 ３８ １／２分周回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−206349（ＪＰ，Ａ) 特開 昭60−208146（ＪＰ，Ａ) 特開 昭60−183858（ＪＰ，Ａ) 特開 昭61−216555（ＪＰ，Ａ) 特開 昭58−70664（ＪＰ，Ａ) 特開 昭62−222744（ＪＰ，Ａ) 特開 昭59−75743（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (1)
- 【請求項１】 最小偏位変調波を再生搬送波で同期検波
して２系列のベースバンド信号を生成する乗算器と、 上記乗算器で生成された２系列のベースバンド信号のボ
ーレートと等しいボーレートのクロックを再生するクロ
ック再生回路と、 上記乗算器で生成される２系列のベースバンド信号を掛
け合わせ、さらに上記クロック再生回路で再生されたク
ロックを掛けて位相同期信号を生成する位相検出回路
と、 制御入力に与えられた信号に応じた周波数の再生搬送波
を上記乗算器に与える電圧制御発振回路とを備えた最小
偏位変調波復調回路において、 上記クロック再生回路は、上記乗算器で生成された２系
列のベースバンド信号のいずれか一方のベースバンド信
号に基づきこのベースバンド信号のボーレートに等しい
周波数のクロックを再生する構成であり、 上記位相検出回路で生成された位相同期信号が与えられ
る低域通過フィルタと、 上記位相検出回路で生成された位相同期信号が与えら
れ、クロックの位相を引き込んでいるか否かを検出する
同期検出回路と、 この同期検出回路でクロックの位相を引き込んでいない
ことを検出すると上記電圧制御発振回路の出力周波数を
所定の方向に変化させ、位相を引き込んでいることを検
出すると上記電圧制御発振回路に自動周波数制御動作を
指示する制御信号を生成する制御回路と、 上記低域通過フィルタを通過した信号と上記制御回路で
生成された制御信号とを加算して上記電圧制御発振回路
の制御入力に与える加算器とを備え、 上記クロック再生回路は、上記乗算器で生成された２系
列のベースバンド信号のいずれか一方のベースバンド信
号を全波整流する整流回路と、この整流回路で全波整流
されたベースバンド信号からこのベースバンド信号のボ
ーレートに等しい周波数のクロックを抽出する抽出回路
と、この抽出回路の出力に接続された位 相同期ループ回
路とを備えた ことを特徴とする最小偏位変調波復調回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03044254A JP3074752B2 (ja) | 1991-02-15 | 1991-02-15 | 最小偏位変調波復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03044254A JP3074752B2 (ja) | 1991-02-15 | 1991-02-15 | 最小偏位変調波復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04262649A JPH04262649A (ja) | 1992-09-18 |
| JP3074752B2 true JP3074752B2 (ja) | 2000-08-07 |
Family
ID=12686394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03044254A Expired - Lifetime JP3074752B2 (ja) | 1991-02-15 | 1991-02-15 | 最小偏位変調波復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074752B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101662176B1 (ko) | 2014-07-10 | 2016-10-05 | 삼성중공업 주식회사 | 선박의 비상탈출 보조장치 |
-
1991
- 1991-02-15 JP JP03044254A patent/JP3074752B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101662176B1 (ko) | 2014-07-10 | 2016-10-05 | 삼성중공업 주식회사 | 선박의 비상탈출 보조장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04262649A (ja) | 1992-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5490176A (en) | Detecting false-locking and coherent digital demodulation using the same | |
| JPS63234759A (ja) | 搬送波再生装置 | |
| JP2932861B2 (ja) | 位相同期検出回路 | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JPH08265384A (ja) | 復調装置 | |
| JP2583138B2 (ja) | 可変速度受信機 | |
| JPS6362931B2 (ja) | ||
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JPS644386B2 (ja) | ||
| JPH07143199A (ja) | ディジタル信号復調装置 | |
| JP2650550B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JP2650556B2 (ja) | 同期型スペクトル拡散変調復調装置 | |
| JPH07177194A (ja) | 復調回路 | |
| JP3396047B2 (ja) | 受信装置 | |
| JP3484750B2 (ja) | クロック再生回路 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| Shevyakov et al. | Carrier recovery techniques analysis for PSK signals | |
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2650572B2 (ja) | スペクトル拡散方式における復調装置 | |
| JP2591398B2 (ja) | スペクトル拡散無線通信装置 | |
| JPS61196618A (ja) | 位相同期ル−プ回路 | |
| JPH11177645A (ja) | 搬送波再生回路および搬送波再生方法 |