JP3028841B2 - Pwm発生回路 - Google Patents
Pwm発生回路Info
- Publication number
- JP3028841B2 JP3028841B2 JP02259090A JP25909090A JP3028841B2 JP 3028841 B2 JP3028841 B2 JP 3028841B2 JP 02259090 A JP02259090 A JP 02259090A JP 25909090 A JP25909090 A JP 25909090A JP 3028841 B2 JP3028841 B2 JP 3028841B2
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- data
- bits
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/62—Performing operations exclusively by counting total number of pulses ; Multiplication, division or derived operations using combined denominational and incremental processing by counters, i.e. without column shift
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R7/00—Instruments capable of converting two or more currents or voltages into a single mechanical displacement
- G01R7/04—Instruments capable of converting two or more currents or voltages into a single mechanical displacement for forming a quotient
- G01R7/06—Instruments capable of converting two or more currents or voltages into a single mechanical displacement for forming a quotient moving-iron type
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
るためのPWM発生回路に関する。
生回路には、例えば第4図に示すようなものが知られて
いる。ここで、1はNビットバイナリカウンタ、2は比
較回路、3はラッチである。
Nビットのバイナリデータは、Nビットバイナリカウン
タ1から比較回路2へ入力される。また、Nビットのデ
ジタルデータは、ラッチ3を介して比較回路2へ入力さ
れる。比較回路2は、NビットのバイナリデータとNビ
ットのデジタルデータとを比較し、所定のPWM信号を出
力する。
には、PWM周波数が約20kHz以上でなければ、コイル負荷
から可聴音が発生することが知られている。このため、
PWM発生回路には、PWM周波数の高周波数化が求められて
いる。
いて、PWM周波数20kHz程度を得ようとすると、PWM DUT
Y量の最小幅は、 となり、高速な回路制御が要求される。なお、この0.19
5μsという値は、回路動作的に見ても大変に厳しいも
のである。従って、PWM周波数の向上は現実的に困難で
あり、上述したようにコイル負荷からの可聴音の発生が
問題となる。
PWM周波数20kHz程度を得ようとすると、PWM DUTY量の
最小幅を4倍に向上させることができるが、PWM DUTY
分解能が低下するため好ましくない。
と、コイル負荷から音が発生するという欠点があった。
また、PWM周波数を所定値よりも大きくすると、PWM DU
TY 分解能を低下させなければならないという欠点があ
った。
M DUTY 分解能を低下させることなく、即ち高速な回
路制御を必要とすることなく、コイル負荷からの音の発
生をなくし又は比較的小さくできるようなPWM発生回路
を提供することを目的とする。
は、所定ビットのデジタルデータを一定時間固定する第
1の手段と、所定ビットのバイナリーデータをサイクリ
ックに変化させる第2の手段と、前記所定ビットのデジ
タルデータと前記所定ビットのバイナリーデータとを比
較し、PWMデータを発生する第3の手段とを有するPWM発
生回路において、前記第3の手段に、PWM DUTY量の最
小値をPWMデータへ加算可能な加算機能を持たせ、前記
所定ビットのデジタルデータの固定時間内に、PWM周期
基準で前記PWM DUTY量の最小値の加算を時分割制御し
ている。
デコーダから出力される。
にNビットのデジタルデータのMSB側からMビットと、
NビットのバイナリーデータのLSB側からMビットとを
比較し、PWMデータにPWM DUTY量の最小値(1/2N-M)を
加算するためのデータを前記第3の手段へ入力する比較
手段を設け、前記PWM DUTY量の最小値を、前記Nビッ
トのデジタルデータからMビットを除いた(N−M)ビ
ットのデータに従った量で制御している。
らのデータと、前記比較回路からのデータとの加算が可
能な加算機能を備えている。
又はデコーダによりデータ変換し、そのデータ変換した
データに従い、波形制御する回路において、ROM又はデ
コーダのアドレスとなるNビットのデータを、所定周期
の2n倍の時間中に1/2M倍し、その1/2M倍されたデータに
NビットデータのLSB側からMビットのデータ量を時分
割的に加算し、ROM又はデコーダのアドレス信号として
いる。
タについて、さらにNビットのデジタルデータのMSB側
からMビットと、NビットのバイナリーデータのLSB側
からMビットとを比較し、PWMデータにPWM DUTY量の最
小値(1/2N-M)を加算するためのデータを前記第3の手
段へ入力し、前記PWM DUTY量の最小値を、前記Nビッ
トのデジタルデータからMビットを除いた(N−M)ビ
ットのデータに従った量で制御している。
最小値が加算可能であるため、PWM DUTY 分解能を低
下させることなく、即ち高速な回路制御を必要とするこ
となく、コイル負荷からの音の発生をなくし又は比較的
小さくすることができる。
詳細に説明する。
示すものである。ここで、11はバイナリカウンタ、12a
は6ビット加算回路、12bは2ビット加算回路、13aは6
ビットフリップフロップ、13bは2ビットフリップフロ
ップである。
ット)の場合を想定している。つまり、本発明では、N
(=8)ビットデジタルデータのMSB側の6ビット(D3
〜D8)を使用し、6ビット加算回路12aによりPWM信号を
発生させている。また、PWM周期(バイナリカウンタ11
の周期)を基準として、バイナリカウントされたデータ
Q7,Q8と、8ビットデジタルデータのうち、PWM発生用デ
ータとして使用しなかったLSB側のn(=2)ビットの
データD1,D2とが、2ビット加算回路12bにより比較され
る。これにより、データD1,D2は、PWM化(時分割化)さ
れ、6ビット加算回路12aへ入力される。ここで、6ビ
ット加算回路12aは、1/2N-n(=1/64)のPWM DUTY 加
算機能を有している。
図に示す波形図を参照しながら説明する。
いる場合を考える。この場合、CIの入力は0となるた
め、PWM周期1〜4のPWM出力の積分値(時間的)の平均
値は、 となる。また、例えばD1,D2が1であり、D3〜D8が10を
意味している場合を考える。この場合、CIの入力はPWM
周期8のときに立ち上がるため、PWM周期8のPWM出力に
1/64が加算され、PWM周期8のPWM DUTY量は11/64とな
る。従って、PWM周期5〜8のPWM出力の積分値の平均値
は、 となる。さらに、例えばD1,D2が3であり、D3〜D8が10
を意味している場合を考える。この場合、CIの入力はPW
M周期10のときに立ち上がるため、PWM周期10,11,12のPW
M出力に1/64が加算され、PWM周期8,11,12のPWM DUTY量
は11/64となる。従って、PWM周期9〜12のPWM出力の積
分値の平均値は、 となる。
N-nのPWM DUTYの加算制御が可能となっている。また、
n(=2)ビット加算回路12bは、8ビットデジタルデ
ータのLSB側のデータQ1,Q2と、バイナリカウンタ11のサ
イクリックデータQ7,Q8を使用し、8ビットデジタルデ
ータのLSB側のデータQ1,Q2を時分割データにする。この
時分割されたデータは、6ビット加算回路12aへ入力さ
れる。
ト数に比例する。本実施例では、バイナリカウンタ11の
LSB側のビット数が6ビットであるため、8ビットと同
様の機能を有しながら6ビットのPWM周期とすることが
できる。また、負荷がPWM信号を積分するものであれ
ば、問題なしに、PWM DUTY 分解能を低下させること
なく、コイル負荷からの音の発生をなくし又は比較的小
さくすることができる。つまり、本実施例では、LSB側
の2ビットのデータD1,D2をPWM化し、6ビット加算回路
12aへ入力している。従って、積分値を実効あるものと
するには、PWM周期を22=4つをまとめて積分すればよ
い。
例えば8ビット、基本クロック1μsのとき、従来のPW
M周波数は、 であったのが、本発明のPWM周波数は、 となるため、PWM周波数を4倍に向上させることができ
る。
が可能となり、回路動作的にも楽となる。また、コイル
負荷の使用時においても、PWM周波数を2N-n倍に向上さ
せることができる結果、音を小さくし又は発生させなく
することができる。さらに、現状のPWM分解能を落とす
ことがないため、高分解能を有する装置に使用すること
が可能である。
水平方向及び垂直方向の磁界の強さによって指示角を制
御する交差コイル型メータを駆動するメータ駆動回路に
適しているため、これについて説明する。
号に開示されたものが知られている。このメータ駆動回
路では、2つのコイルL1,L2から発生する垂直方向の磁
界及び水平方向の磁界の制御は、SINデータ及びCOSデー
タによる角度制御(変換)により行っている。このた
め、角度制御メータの指示誤差を少なくするためには、
このSINデータ及びCOSデータのビット数を増やす必要が
あるが、このビット数の増加は、本発明を使用すれば回
路動作的にも可能となる。具体例を第3図に示すことに
する。同図において、破線内は、前記第1図に示すPWM
発生回路を示している。ここでは、ROMアドレス制御と
して、ROMアドレスをPWM周期の2n倍の時間内に時分割制
御し、アドレスのビット数を減らすことによりROMサイ
ズを小さくできる特徴がある。但し、ROM出力ビット数
を小さくすると、SIN,COSの変換誤差が大きくなるた
め、ビット数を減らすことなくPWM周期を小さくするた
めに、さらに以下に示す制御が必要となる。即ち、Nビ
ットのデジタルデータのMSB側からnビットと、Nビッ
トのバイナリーデータのLSB側からnビットとを比較
し、PWMデータに加算するPWM DUTY量の最小値(1/
2N-n)を、前記Nビットのデジタルデータからnビット
を除いた(N−n)ビットのデータに従った量で制御す
る。
の一例を示すものである。
ト加算回路に入力される。また、Mビットのデータのう
ちMSB側の(M−m)ビットは、(M−m)ビット加算
回路に入力される。mビットのバイナリカウンタには、
クロックφが入力され、mビットのバイナリカウンタの
出力は、mビット加算回路に入力される。(M−m)ビ
ットの出力データは、(M−m)ビット加算回路から出
力され、SIN ROM及びCOS ROMに供給される。
ば、次のような効果を奏する。
能な加算手段を備えているため、PWM DUTY 分解能を
低下させることなく、即ち高速な回路制御を必要とする
ことなく、コイル負荷からの音の発生をなくし又は比較
的小さくすることが可能なデジタル回路を提供すること
ができる。
ロック図、第2図は前記第1図のPWM発生回路の基本的
動作を示す波形図、第3図は本発明の他の実施例に係わ
るデジタル回路を示すブロック図、第4図は従来のPWM
発生回路を示すブロック図、第5図は、第3図のROMア
ドレス制御を実行する回路の一例を示す図である。 11……バイナリカウンタ、12a……6ビット加算回路、1
2b……2ビット加算回路、13a……6ビットフリップフ
ロップ、13b……2ビットフリップフロップ。
Claims (3)
- 【請求項1】Nビットのデジタルデータを一定時間保持
する第1の手段と、Nビットのバイナリーデータをサイ
クリックに変化させる第2の手段と、Nビットのデジタ
ルデータとNビットのバイナリーデータとを使用し、PW
Mデータを発生する第3の手段とを有するPWM発生回路に
おいて、 前記第3の手段は、前記デジタルデータのnビットと前
記バイナリーデータのnビットを使用してPWM化された
データを生成する第1の加算回路と、前記デジタルデー
タのN−nビットと前記バイナリーデータのN−nビッ
トを使用してPWMデータを生成する第2の加算回路とか
ら構成され、 前記第1手段がデジタルデータを保持する一定時間をPW
M周期とした場合に、前記PWM周期の2n倍の時間内におい
て、前記第3の手段は、前記PWM化されたデータに基づ
いて、各PWMデータに、前記PWMデータのPWM DUTY量の
最小値を加算し得る加算機能を有し、 前記PWM周期の2n倍の時間内のPWMデータがまとめて積分
され、かつ、平均値が求められることを特徴とするPWM
発生回路。 - 【請求項2】前記Nビットのデジタルデータは、ROM又
はデコーダから出力されるSIN,COSの関数データである
ことを特徴とする請求項1記載のPWM発生回路。 - 【請求項3】前記第1の加算回路は、前記デジタルデー
タのLSB側のnビットと前記バイナリーデータのMSB側の
nビットを使用して前記PWM化されたデータを生成し、
前記第2の加算回路は、前記デジタルデータのMSB側の
N−nビットと前記バイナリーデータのLSB側のN−n
ビットを使用して前記PWMデータを生成し、前記PWMデー
タのPWM DUTY量の最小値は、前記PWM周期の1/2(N-n)で
あることを特徴とする請求項1記載のPWM発生回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02259090A JP3028841B2 (ja) | 1990-09-28 | 1990-09-28 | Pwm発生回路 |
KR1019910016876A KR950001435B1 (ko) | 1990-09-28 | 1991-09-27 | 피더블유엠(pwm)신호발생회로 |
US07/766,398 US5177373A (en) | 1990-09-28 | 1991-09-27 | Pulse width modulation signal generating circuit providing N-bit resolution |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02259090A JP3028841B2 (ja) | 1990-09-28 | 1990-09-28 | Pwm発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04137817A JPH04137817A (ja) | 1992-05-12 |
JP3028841B2 true JP3028841B2 (ja) | 2000-04-04 |
Family
ID=17329178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02259090A Expired - Lifetime JP3028841B2 (ja) | 1990-09-28 | 1990-09-28 | Pwm発生回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5177373A (ja) |
JP (1) | JP3028841B2 (ja) |
KR (1) | KR950001435B1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2710701B2 (ja) * | 1991-04-17 | 1998-02-10 | ローム株式会社 | Pwm変調回路 |
US5248900A (en) * | 1991-12-24 | 1993-09-28 | Intel Corporation | Time-sliced modular pulse-width modulation circuit |
JP3278525B2 (ja) * | 1994-02-28 | 2002-04-30 | 株式会社東芝 | 周波数データ変換装置およびメータ装置 |
JP3563816B2 (ja) * | 1995-03-08 | 2004-09-08 | キヤノン株式会社 | スイッチング電源装置 |
KR0147197B1 (ko) * | 1995-05-22 | 1998-12-01 | 문정환 | 다수채널의 펄스폭 변조회로 |
US5721475A (en) * | 1996-10-31 | 1998-02-24 | Ampex Corporation | Extended-resolution pulse-width modulation servomotor drive |
JP3559726B2 (ja) * | 1999-06-29 | 2004-09-02 | Necエレクトロニクス株式会社 | パルス幅変調信号生成装置 |
US7209518B1 (en) | 2000-08-03 | 2007-04-24 | Mks Instruments, Inc. | Higher PWM resolution for switchmode power supply control |
US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
US20030023836A1 (en) * | 2001-06-01 | 2003-01-30 | Michael Catherwood | Shadow register array control instructions |
US6934728B2 (en) * | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
US7020788B2 (en) * | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
US6976158B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
US20030028696A1 (en) * | 2001-06-01 | 2003-02-06 | Michael Catherwood | Low overhead interrupt |
US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
US6985986B2 (en) * | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
US20030005268A1 (en) * | 2001-06-01 | 2003-01-02 | Catherwood Michael I. | Find first bit value instruction |
US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
US7003543B2 (en) * | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
US7467178B2 (en) * | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
US6952711B2 (en) * | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
US7049771B2 (en) * | 2004-01-27 | 2006-05-23 | Nippon Yusoki Co., Ltd. | Multi-phase carrier signal generator and multi-phase carrier signal generation method |
US7049778B2 (en) * | 2004-02-09 | 2006-05-23 | Nippon Yusoki Co., Ltd. | Inverter control apparatus and inverter control method |
TWI264179B (en) * | 2004-02-17 | 2006-10-11 | Sunplus Technology Co Ltd | Circuit and method for pulse width modulation |
US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
JP6104501B2 (ja) * | 2011-10-13 | 2017-03-29 | 三菱日立パワーシステムズ株式会社 | パルス発生装置及びパルス発生方法 |
JP6186726B2 (ja) * | 2013-01-07 | 2017-08-30 | 株式会社リコー | Pwm信号生成回路、プリンタ、及びpwm信号生成方法 |
JP6757606B2 (ja) | 2016-06-21 | 2020-09-23 | 日立造船株式会社 | Mfi型ゼオライト(シリカライト)を用いた分離膜の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4099109A (en) * | 1976-10-01 | 1978-07-04 | Westinghouse Electric Corp. | Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system |
SE408985B (sv) * | 1977-12-27 | 1979-07-16 | Philips Svenska Ab | Pulsgenerator |
JPS59147532A (ja) * | 1983-02-14 | 1984-08-23 | Hitachi Ltd | 検波回路 |
JPS6074853A (ja) * | 1983-09-30 | 1985-04-27 | Mitsubishi Electric Corp | 波形成形装置 |
KR930000965B1 (ko) * | 1989-08-17 | 1993-02-11 | 금성 일렉트론 주식회사 | 프로그래머블 구형파 발생기 |
US4970418A (en) * | 1989-09-26 | 1990-11-13 | Apple Computer, Inc. | Programmable memory state machine for providing variable clocking to a multimode memory |
-
1990
- 1990-09-28 JP JP02259090A patent/JP3028841B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-27 US US07/766,398 patent/US5177373A/en not_active Expired - Lifetime
- 1991-09-27 KR KR1019910016876A patent/KR950001435B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH04137817A (ja) | 1992-05-12 |
KR920007336A (ko) | 1992-04-28 |
US5177373A (en) | 1993-01-05 |
KR950001435B1 (ko) | 1995-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3028841B2 (ja) | Pwm発生回路 | |
JP4073676B2 (ja) | Da変換器及びda変換方法 | |
JP3233005B2 (ja) | Pwm制御装置 | |
JP3278525B2 (ja) | 周波数データ変換装置およびメータ装置 | |
JPH0376494B2 (ja) | ||
JPH09230945A (ja) | 出力電圧制御装置 | |
US4772833A (en) | Feedback control system for producing pulse width modulation control signal | |
JP3142033B2 (ja) | D/a変換回路 | |
JPH1185474A (ja) | 乱数発生装置およびそれを用いたノイズ発生装置 | |
JP3001623B2 (ja) | Pwm型d/a変換器 | |
JPH0376311A (ja) | パルス幅変調回路 | |
JPS6352808B2 (ja) | ||
JP3269310B2 (ja) | 電子天びん | |
JPS63310221A (ja) | D/a変換回路 | |
JP2679307B2 (ja) | Pwmパルス発生方法 | |
JP2000183741A (ja) | Ad変換回路 | |
JP2853723B2 (ja) | パルス幅変調回路 | |
JP2803177B2 (ja) | 電源制御回路 | |
JP3766277B2 (ja) | インバータ制御装置 | |
JP2693529B2 (ja) | ゲージ駆動装置 | |
JPH01311872A (ja) | Pwm信号演算装置 | |
JPH10303754A (ja) | パルス幅変調回路および方法 | |
KR950005046B1 (ko) | 디지탈 제어 발진장치 | |
JPH0376312A (ja) | パルス幅変調回路 | |
JPH0376493B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |