JP3001575B1 - クロックディザリング回路を用いたｐｌｌ回路 - Google Patents
クロックディザリング回路を用いたｐｌｌ回路Info
- Publication number
- JP3001575B1 JP3001575B1 JP11065605A JP6560599A JP3001575B1 JP 3001575 B1 JP3001575 B1 JP 3001575B1 JP 11065605 A JP11065605 A JP 11065605A JP 6560599 A JP6560599 A JP 6560599A JP 3001575 B1 JP3001575 B1 JP 3001575B1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- charge pump
- output
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【要約】
【課題】 帰還分周器の分周比に制限されず、構成が簡
単なクロックディザリング回路を用いたＰＬＬ回路を提
供する。 【解決手段】 記憶手段２と、チャージポンプ回路５と
からなるクロックディザリング回路１をチャージポンプ
回路１２と並列に設ける。記憶手段２は、位相比較回路
１１が出力する位相差信号ＵＰ、ＤＮを記憶し、位相の
遅れまたは進みの変化に応じてレベルが反転する制御信
号ＰＤを生成する。チャージポンプ回路５は前記制御信
号ＰＤに基づいてチャージポンプ信号ＰＣ２を生成して
低域通過フィルタ１３に供給し、出力周波数に一定の周
期の揺らぎを発生させる。
単なクロックディザリング回路を用いたＰＬＬ回路を提
供する。 【解決手段】 記憶手段２と、チャージポンプ回路５と
からなるクロックディザリング回路１をチャージポンプ
回路１２と並列に設ける。記憶手段２は、位相比較回路
１１が出力する位相差信号ＵＰ、ＤＮを記憶し、位相の
遅れまたは進みの変化に応じてレベルが反転する制御信
号ＰＤを生成する。チャージポンプ回路５は前記制御信
号ＰＤに基づいてチャージポンプ信号ＰＣ２を生成して
低域通過フィルタ１３に供給し、出力周波数に一定の周
期の揺らぎを発生させる。
Description
【０００１】
【発明の属する技術分野】この発明は、出力周波数帯の
雑音を分散させ雑音ピーク値を減少させるクロックディ
ザリング回路を用いたＰＬＬ回路に関する。
雑音を分散させ雑音ピーク値を減少させるクロックディ
ザリング回路を用いたＰＬＬ回路に関する。
【０００２】
【従来の技術】近年の電子機器の増加に伴い、これら電
子機器が輻射する電波（ＥＭＩ）が他の電子機器に影響
を与え正常な動作を妨げる事態が多数発生している。こ
の輻射電波を低減させる技術が種々提案されているが、
一つの方法としてクロックディザリングがある。クロッ
クディザリングは電子機器のシステムクロックを周波数
変調し、一定の周期で周波数が１％程度変化する揺らぎ
を生じさせる方法である。クロックディザリングでは出
力周波数の揺らぎは１％程度にとどめることが望ましい
とされている。この揺らぎにより、クロック周波数帯の
雑音の周波数分布が分散し、雑音ピーク値は減少する。
子機器が輻射する電波（ＥＭＩ）が他の電子機器に影響
を与え正常な動作を妨げる事態が多数発生している。こ
の輻射電波を低減させる技術が種々提案されているが、
一つの方法としてクロックディザリングがある。クロッ
クディザリングは電子機器のシステムクロックを周波数
変調し、一定の周期で周波数が１％程度変化する揺らぎ
を生じさせる方法である。クロックディザリングでは出
力周波数の揺らぎは１％程度にとどめることが望ましい
とされている。この揺らぎにより、クロック周波数帯の
雑音の周波数分布が分散し、雑音ピーク値は減少する。
【０００３】図３は、従来のクロックディザリング回路
５１を用いたＰＬＬ（位相同期ループ）回路５０の構成
を示すブロック図である。同図において、クロックディ
ザリング回路５１は、帰還分周器（ＤＩＶ）５２と変調
回路５３から構成されている。次に、このＰＬＬ回路５
０の動作について説明する。電圧制御発振器（ＶＣＯ）
１４の出力周波数は、出力端子５５と帰還分周器５２に
供給される。一方、変調回路５３は、基準入力信号Ｒを
受け、出力周波数ＰＯに一定の周期の揺らぎを与える周
波数を生成し、帰還分周器５２に供給する。帰還分周器
５２は、変調回路５３の出力により、一定の周期で分周
する比率を１％程度の範囲で変化させる。例えば、帰還
分周器５２が１００カウント毎に１パルスを出力する１
／１００分周器であるとき、カウント値を９９〜１０１
の間で変化させる。そして、帰還分周器５２の出力は位
相比較回路（ＰＦＤ）１１に供給される。
５１を用いたＰＬＬ（位相同期ループ）回路５０の構成
を示すブロック図である。同図において、クロックディ
ザリング回路５１は、帰還分周器（ＤＩＶ）５２と変調
回路５３から構成されている。次に、このＰＬＬ回路５
０の動作について説明する。電圧制御発振器（ＶＣＯ）
１４の出力周波数は、出力端子５５と帰還分周器５２に
供給される。一方、変調回路５３は、基準入力信号Ｒを
受け、出力周波数ＰＯに一定の周期の揺らぎを与える周
波数を生成し、帰還分周器５２に供給する。帰還分周器
５２は、変調回路５３の出力により、一定の周期で分周
する比率を１％程度の範囲で変化させる。例えば、帰還
分周器５２が１００カウント毎に１パルスを出力する１
／１００分周器であるとき、カウント値を９９〜１０１
の間で変化させる。そして、帰還分周器５２の出力は位
相比較回路（ＰＦＤ）１１に供給される。
【０００４】図４は、位相比較回路１１の構成を示す回
路図である。同図を参照して位相比較回路１１の動作を
説明する。先ず、基準入力信号Ｒと帰還分周器５２から
供給された信号Ｄの立ち上がりエッジが検出され、その
位相差に比例したパルス幅の信号が出力される。すなわ
ち、基準入力信号Ｒより信号Ｄが遅れている時には位相
差パルスＵＰを出力し、信号Ｄが進んでいる時には位相
差パルスＤＮを出力する。そして、位相差信号ＵＰ、Ｄ
Ｎは、チャージポンプ回路（ＣＰ）１２へ供給される。
なお、位相比較回路１１の不感帯の調整は遅延回路７２
の遅延時間を調整して行われる。
路図である。同図を参照して位相比較回路１１の動作を
説明する。先ず、基準入力信号Ｒと帰還分周器５２から
供給された信号Ｄの立ち上がりエッジが検出され、その
位相差に比例したパルス幅の信号が出力される。すなわ
ち、基準入力信号Ｒより信号Ｄが遅れている時には位相
差パルスＵＰを出力し、信号Ｄが進んでいる時には位相
差パルスＤＮを出力する。そして、位相差信号ＵＰ、Ｄ
Ｎは、チャージポンプ回路（ＣＰ）１２へ供給される。
なお、位相比較回路１１の不感帯の調整は遅延回路７２
の遅延時間を調整して行われる。
【０００５】次に、チャージポンプ回路１２は位相差信
号ＵＰ、ＤＮに基づいて位相差補正信号ＰＣを生成す
る。低域通過フィルタ（ＬＰＦ）１３は、入力した位相
差補正信号ＰＣを平滑化して不要な高周波成分を除去
し、所定の時定数を持つ発信制御信号ＣＯを生成する。
位相差補正信号ＰＣの揺らぎの周波数成分は低域通過フ
ィルタ１３を通過して発信制御信号ＣＯに含まれる。電
圧制御発振器１４は低域通過フィルタ１３から供給され
る発信制御信号ＣＯに応じた周波数を発振する。上記の
動作により、一定の周期で周波数の１％程度の揺らぎを
持つ出力周波数ＰＯが得られる。
号ＵＰ、ＤＮに基づいて位相差補正信号ＰＣを生成す
る。低域通過フィルタ（ＬＰＦ）１３は、入力した位相
差補正信号ＰＣを平滑化して不要な高周波成分を除去
し、所定の時定数を持つ発信制御信号ＣＯを生成する。
位相差補正信号ＰＣの揺らぎの周波数成分は低域通過フ
ィルタ１３を通過して発信制御信号ＣＯに含まれる。電
圧制御発振器１４は低域通過フィルタ１３から供給され
る発信制御信号ＣＯに応じた周波数を発振する。上記の
動作により、一定の周期で周波数の１％程度の揺らぎを
持つ出力周波数ＰＯが得られる。
【０００６】
【発明が解決しようとする課題】上述したように、従来
のクロックディザリング回路では揺らぎの大きさに応じ
た帰還分周器すなわちカウンタが必要になる。例えば、
出力周波数の１％の揺らぎを生じさせるには、カウント
値を１％変化させるため、０〜１０１までの分解能を持
つカウンタからなる帰還分周器が必要になる。このこと
から、基準入力信号の周波数と出力周波数との比は１：
１００に決まり、他の分周比を用いるには基準周波数を
分周するなどの追加回路が必要になるという問題があっ
た。また、クロックディザリング回路は基準入力信号か
ら揺らぎの周波数を作る変調回路と揺らぎの幅を決める
カウント値切替え回路を持つ帰還分周器を備えなければ
ならず回路が複雑になるという問題があった。
のクロックディザリング回路では揺らぎの大きさに応じ
た帰還分周器すなわちカウンタが必要になる。例えば、
出力周波数の１％の揺らぎを生じさせるには、カウント
値を１％変化させるため、０〜１０１までの分解能を持
つカウンタからなる帰還分周器が必要になる。このこと
から、基準入力信号の周波数と出力周波数との比は１：
１００に決まり、他の分周比を用いるには基準周波数を
分周するなどの追加回路が必要になるという問題があっ
た。また、クロックディザリング回路は基準入力信号か
ら揺らぎの周波数を作る変調回路と揺らぎの幅を決める
カウント値切替え回路を持つ帰還分周器を備えなければ
ならず回路が複雑になるという問題があった。
【０００７】この発明は、上記の点に鑑みてなされたも
ので、その目的は、帰還分周器の分周比に制限されず、
構成が簡単な記憶回路とチャージポンプ回路からなるク
ロックディザリング回路を用いたＰＬＬ回路を提供する
ことにある。
ので、その目的は、帰還分周器の分周比に制限されず、
構成が簡単な記憶回路とチャージポンプ回路からなるク
ロックディザリング回路を用いたＰＬＬ回路を提供する
ことにある。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、入力電圧に応じて周波
数を変化させる電圧制御発振器と、該電圧制御発振器の
出力を分周する帰還分周器と、基準信号と前記帰還分周
器の出力との位相を比較して位相差信号を出力する位相
比較回路と、該位相比較回路の出力により位相差補正信
号を生成する第１のチャージポンプ回路と、前記位相差
補正信号を平滑化し、前記電圧制御発振器へ制御信号を
供給する低域通過フィルタとを備えたＰＬＬ回路におい
て、前記第１のチャージポンプ回路と並列に設けられ、
前記位相比較回路が出力する位相差信号を記憶し、前記
位相差信号の位相の遅れまたは進みの変化に応じてレベ
ルが反転する制御信号を生成する記憶手段と、該記憶手
段の出力制御信号に基づいてチャージポンプ信号を生成
し、前記低域通過フィルタに供給する第２のチャージポ
ンプ回路とを設けたことを特徴とする。
めに、請求項１に記載の発明は、入力電圧に応じて周波
数を変化させる電圧制御発振器と、該電圧制御発振器の
出力を分周する帰還分周器と、基準信号と前記帰還分周
器の出力との位相を比較して位相差信号を出力する位相
比較回路と、該位相比較回路の出力により位相差補正信
号を生成する第１のチャージポンプ回路と、前記位相差
補正信号を平滑化し、前記電圧制御発振器へ制御信号を
供給する低域通過フィルタとを備えたＰＬＬ回路におい
て、前記第１のチャージポンプ回路と並列に設けられ、
前記位相比較回路が出力する位相差信号を記憶し、前記
位相差信号の位相の遅れまたは進みの変化に応じてレベ
ルが反転する制御信号を生成する記憶手段と、該記憶手
段の出力制御信号に基づいてチャージポンプ信号を生成
し、前記低域通過フィルタに供給する第２のチャージポ
ンプ回路とを設けたことを特徴とする。
【０００９】また、請求項２に記載の発明は、請求項１
に記載のＰＬＬ回路において、前記記憶手段が、ＲＳフ
リップフロップであることを特徴とする。
に記載のＰＬＬ回路において、前記記憶手段が、ＲＳフ
リップフロップであることを特徴とする。
【００１０】また、請求項３に記載の発明は、請求項１
に記載のＰＬＬ回路において、前記第２のチャージポン
プ回路が、直列接続されたＰＮＰトランジスタとＮＰＮ
トランジスタから構成されることを特徴とする。
に記載のＰＬＬ回路において、前記第２のチャージポン
プ回路が、直列接続されたＰＮＰトランジスタとＮＰＮ
トランジスタから構成されることを特徴とする。
【００１１】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。図１は、この発明の一実
施形態によるＰＬＬ回路１０の構成を示すブロック図で
ある。図３の従来のＰＬＬ回路５０の要素と共通の要素
には、共通の符号が付されている。この図において、Ｐ
ＬＬ回路１０は、位相比較回路（ＰＦＤ）１１と、チャ
ージポンプ回路（ＣＰ）１２と、低域通過フィルタ（Ｌ
ＰＦ）１３と、電圧制御発振器（ＶＣＯ）１４と、帰還
分周器（ＤＩＶ）１５と、クロックディザリング回路１
とから構成される。
実施の形態について説明する。図１は、この発明の一実
施形態によるＰＬＬ回路１０の構成を示すブロック図で
ある。図３の従来のＰＬＬ回路５０の要素と共通の要素
には、共通の符号が付されている。この図において、Ｐ
ＬＬ回路１０は、位相比較回路（ＰＦＤ）１１と、チャ
ージポンプ回路（ＣＰ）１２と、低域通過フィルタ（Ｌ
ＰＦ）１３と、電圧制御発振器（ＶＣＯ）１４と、帰還
分周器（ＤＩＶ）１５と、クロックディザリング回路１
とから構成される。
【００１２】クロックディザリング回路１は、記憶回路
２と、チャージポンプ回路５とから構成される。記憶回
路２は、ＮＯＲゲート３、４からなるＲＳフリップフロ
ップであり、位相比較回路１１の出力を記憶し、入力信
号の位相差の変化により、レベルが反転する信号ＰＤを
生成する。また、端子１８はクロックディザリング回路
１をディスエーブル状態とするための信号Ｃが印加され
る端子であり、信号Ｃが”１”の時記憶回路２の出力Ｐ
Ｄが”０”に固定され、クロックディサリング回路１が
不動作状態となる。なお、記憶回路２は、ＲＳフリップ
フロップに限られるものではなく位相比較回路１１の出
力を記憶できる他の回路構成を用いてもよい。
２と、チャージポンプ回路５とから構成される。記憶回
路２は、ＮＯＲゲート３、４からなるＲＳフリップフロ
ップであり、位相比較回路１１の出力を記憶し、入力信
号の位相差の変化により、レベルが反転する信号ＰＤを
生成する。また、端子１８はクロックディザリング回路
１をディスエーブル状態とするための信号Ｃが印加され
る端子であり、信号Ｃが”１”の時記憶回路２の出力Ｐ
Ｄが”０”に固定され、クロックディサリング回路１が
不動作状態となる。なお、記憶回路２は、ＲＳフリップ
フロップに限られるものではなく位相比較回路１１の出
力を記憶できる他の回路構成を用いてもよい。
【００１３】チャージポンプ回路５は、電源Ｖｃｃと接
地の間に直列接続されたＰＮＰトランジスタ６とＮＰＮ
トランジスタ７とから構成され、２つのトランジスタ
６、７のベースへ供給される記憶回路２の出力に応じて
チャージポンプ信号ＰＣ２を生成し、低域通過フィルタ
１３へ供給する。チャージポンプ回路５はチャージポン
プ回路１２を構成するトランジスタより相互コンダクタ
ンス（ｇｍ）が小さいトランジスタにより構成される。
また、チャージポンプ回路５は上記の構成に限られるも
のではなく記憶回路２の出力に応じてチャージとディス
チャージを行いチャージポンプ信号ＰＣ２を生成する他
の回路構成を用いることができる。
地の間に直列接続されたＰＮＰトランジスタ６とＮＰＮ
トランジスタ７とから構成され、２つのトランジスタ
６、７のベースへ供給される記憶回路２の出力に応じて
チャージポンプ信号ＰＣ２を生成し、低域通過フィルタ
１３へ供給する。チャージポンプ回路５はチャージポン
プ回路１２を構成するトランジスタより相互コンダクタ
ンス（ｇｍ）が小さいトランジスタにより構成される。
また、チャージポンプ回路５は上記の構成に限られるも
のではなく記憶回路２の出力に応じてチャージとディス
チャージを行いチャージポンプ信号ＰＣ２を生成する他
の回路構成を用いることができる。
【００１４】次に、上記構成によるＰＬＬ回路１０の動
作を説明する。なお、以下の説明に於いては、基準入力
信号Ｒが２５ＭＨｚ、出力周波数ＰＯが１００ＭＨｚの
場合を例にとり説明する。また、発生させる周波数の揺
らぎの幅に合わせて位相比較回路１１の不感帯は遅延回
路７２（図４）を調整して９９ＭＨｚ〜１０１ＭＨｚに
してある場合を説明する。図２は、ＰＬＬ回路１０の動
作を示す波形図である。以下、ＰＬＬ回路１０の動作
を、同図に示す波形図を参照して説明する。同図におい
て、（Ａ）は位相差信号ＵＰを示す波形であり、（Ｂ）
は位相差信号ＤＮを示す波形である。（Ｃ）は記憶回路
２の出力ＰＤを示す波形である。（Ｄ）は出力周波数Ｐ
Ｏの変化を示す。
作を説明する。なお、以下の説明に於いては、基準入力
信号Ｒが２５ＭＨｚ、出力周波数ＰＯが１００ＭＨｚの
場合を例にとり説明する。また、発生させる周波数の揺
らぎの幅に合わせて位相比較回路１１の不感帯は遅延回
路７２（図４）を調整して９９ＭＨｚ〜１０１ＭＨｚに
してある場合を説明する。図２は、ＰＬＬ回路１０の動
作を示す波形図である。以下、ＰＬＬ回路１０の動作
を、同図に示す波形図を参照して説明する。同図におい
て、（Ａ）は位相差信号ＵＰを示す波形であり、（Ｂ）
は位相差信号ＤＮを示す波形である。（Ｃ）は記憶回路
２の出力ＰＤを示す波形である。（Ｄ）は出力周波数Ｐ
Ｏの変化を示す。
【００１５】先ず、電圧制御発振器１４の出力は、出力
端子１７と帰還分周器１５に供給される。帰還分周器１
５は、入力信号を１／４に分周して位相比較回路１１に
供給する。位相比較回路１１は、入力端子１６を介して
供給される基準信号Ｒと帰還分周器１５の出力Ｄの位相
を比較する。図２示すｔ１の時点では出力周波数ＰＯは
位相比較回路１１の不感帯に入る９９ＭＨｚより低く
（同図（Ｄ））、位相比較回路１１は、信号Ｄの遅れを
感知して位相差パルスＵＰを出力する。位相比較回路１
１の出力ＵＰ、ＤＮは、同図（Ａ）、（Ｂ）に示す波形
となる。この位相差信号ＵＰ、ＤＮは、記憶回路２とチ
ャージポンプ回路１２へ供給される。
端子１７と帰還分周器１５に供給される。帰還分周器１
５は、入力信号を１／４に分周して位相比較回路１１に
供給する。位相比較回路１１は、入力端子１６を介して
供給される基準信号Ｒと帰還分周器１５の出力Ｄの位相
を比較する。図２示すｔ１の時点では出力周波数ＰＯは
位相比較回路１１の不感帯に入る９９ＭＨｚより低く
（同図（Ｄ））、位相比較回路１１は、信号Ｄの遅れを
感知して位相差パルスＵＰを出力する。位相比較回路１
１の出力ＵＰ、ＤＮは、同図（Ａ）、（Ｂ）に示す波形
となる。この位相差信号ＵＰ、ＤＮは、記憶回路２とチ
ャージポンプ回路１２へ供給される。
【００１６】ｔ１の時点に、記憶回路２は、入力信号Ｕ
Ｐを記憶し、信号ＰＤ（図２（Ｃ））を出力する。チャ
ージポンプ回路５は信号ＰＤにより、チャージポンプ信
号ＰＣ２を生成する。一方、位相比較回路１１の出力に
基づきチャージポンプ回路１２は、位相差補正信号ＰＣ
１を生成する。この位相差補正信号ＰＣ１と前記チャー
ジポンプ信号ＰＣ２を合成した位相差補正信号ＰＣＣ
が、低域通過フィルタ１３へ供給される。低域通過フィ
ルタ１３は、入力した位相差補正信号ＰＣＣを平滑化
し、位相差に応じて電圧が上昇する発振制御信号ＣＯを
生成する。電圧制御発振器１４は、入力する発振制御信
号ＣＯの電圧の上昇により発振する周波数を上げる（図
２（Ｄ））。
Ｐを記憶し、信号ＰＤ（図２（Ｃ））を出力する。チャ
ージポンプ回路５は信号ＰＤにより、チャージポンプ信
号ＰＣ２を生成する。一方、位相比較回路１１の出力に
基づきチャージポンプ回路１２は、位相差補正信号ＰＣ
１を生成する。この位相差補正信号ＰＣ１と前記チャー
ジポンプ信号ＰＣ２を合成した位相差補正信号ＰＣＣ
が、低域通過フィルタ１３へ供給される。低域通過フィ
ルタ１３は、入力した位相差補正信号ＰＣＣを平滑化
し、位相差に応じて電圧が上昇する発振制御信号ＣＯを
生成する。電圧制御発振器１４は、入力する発振制御信
号ＣＯの電圧の上昇により発振する周波数を上げる（図
２（Ｄ））。
【００１７】図２に示すｔ２の時点では、出力周波数Ｐ
Ｏが９９ＭＨｚに近づくが、まだ不感帯に入っていな
い。従って、位相比較回路１１は信号Ｄの遅れを感知
し、位相差信号ＵＰを出力する（同図（Ａ））。チャー
ジポンプ回路１２は、位相差信号ＵＰを受けて、位相差
補正信号ＰＣ１を出力する。また、記憶回路２は位相差
信号ＵＰにより“Ｈ”レベルにラッチされており、出力
ＰＤに変化はなく（同図（Ｃ））、チャージポンプ回路
５はチャージを続ける。従って、信号ＰＣ１、ＰＣ２を
合成した位相差補正信号ＰＣＣは、発振制御信号ＣＯの
電圧を上昇させるため、電圧制御発振器１４は、出力周
波数ＰＯを上げ続ける（同図（Ｄ））。
Ｏが９９ＭＨｚに近づくが、まだ不感帯に入っていな
い。従って、位相比較回路１１は信号Ｄの遅れを感知
し、位相差信号ＵＰを出力する（同図（Ａ））。チャー
ジポンプ回路１２は、位相差信号ＵＰを受けて、位相差
補正信号ＰＣ１を出力する。また、記憶回路２は位相差
信号ＵＰにより“Ｈ”レベルにラッチされており、出力
ＰＤに変化はなく（同図（Ｃ））、チャージポンプ回路
５はチャージを続ける。従って、信号ＰＣ１、ＰＣ２を
合成した位相差補正信号ＰＣＣは、発振制御信号ＣＯの
電圧を上昇させるため、電圧制御発振器１４は、出力周
波数ＰＯを上げ続ける（同図（Ｄ））。
【００１８】図２に示すｔ３の時点まで出力ＰＯの周波
数が変化すると不感帯に入るために（同図（Ｄ））、位
相比較回路１１は位相差パルスＵＰ、ＤＮを出力しなく
なる。従って、チャージポンプ回路１２の出力ＰＣ１
は、“０”レベルになる。一方、記憶回路２は、位相差
信号ＵＰにより“Ｈ”レベルにラッチされており、出力
ＰＤに変化はない（同図（Ｃ））。チャージポンプ回路
５は、記憶回路２の出力ＰＤによりチャージを続け、チ
ャージポンプ信号ＰＣ２を出力する。このチャージポン
プ信号ＰＣ２により、電圧制御発振器１４は、さらに、
周波数を上げ続ける（同図（Ｄ））。
数が変化すると不感帯に入るために（同図（Ｄ））、位
相比較回路１１は位相差パルスＵＰ、ＤＮを出力しなく
なる。従って、チャージポンプ回路１２の出力ＰＣ１
は、“０”レベルになる。一方、記憶回路２は、位相差
信号ＵＰにより“Ｈ”レベルにラッチされており、出力
ＰＤに変化はない（同図（Ｃ））。チャージポンプ回路
５は、記憶回路２の出力ＰＤによりチャージを続け、チ
ャージポンプ信号ＰＣ２を出力する。このチャージポン
プ信号ＰＣ２により、電圧制御発振器１４は、さらに、
周波数を上げ続ける（同図（Ｄ））。
【００１９】次に、図２に示すｔ４の時点まで出力ＰＯ
の周波数が変化し、１０１ＭＨｚを超えると（同図
（Ｄ））、位相比較回路１１は信号Ｄの進みを感知し、
位相差パルスＤＮを出力する（同図（Ｂ））。チャージ
ポンプ回路１２は、位相比較回路１１の出力ＤＮに応じ
てディスチャージに転じる。また、記憶回路２は、位相
差信号ＤＮを受けてレベルを反転させた信号ＰＤ（同図
（Ｃ））を出力する。この信号ＰＤにより、チャージポ
ンプ回路５はディスチャージを始める。従って、位相差
補正信号ＰＣＣの変化により低域通過フィルタ１３の出
力である発振制御信号ＣＯの電圧は下がり始める。発振
制御信号ＣＯを受けて電圧制御発振器１４は出力周波数
ＰＯを下げ始める。
の周波数が変化し、１０１ＭＨｚを超えると（同図
（Ｄ））、位相比較回路１１は信号Ｄの進みを感知し、
位相差パルスＤＮを出力する（同図（Ｂ））。チャージ
ポンプ回路１２は、位相比較回路１１の出力ＤＮに応じ
てディスチャージに転じる。また、記憶回路２は、位相
差信号ＤＮを受けてレベルを反転させた信号ＰＤ（同図
（Ｃ））を出力する。この信号ＰＤにより、チャージポ
ンプ回路５はディスチャージを始める。従って、位相差
補正信号ＰＣＣの変化により低域通過フィルタ１３の出
力である発振制御信号ＣＯの電圧は下がり始める。発振
制御信号ＣＯを受けて電圧制御発振器１４は出力周波数
ＰＯを下げ始める。
【００２０】図２に示すｔ５の時点では、不感帯に入っ
ているために（同図（Ｄ））、位相比較回路１１は位相
差パルスＵＰ、ＤＮを出力しなくなり、チャージポンプ
回路１２の位相差補正信号ＰＣ１は“０”レベルにな
る。一方、記憶回路２は位相差信号ＤＮを記憶してお
り、出力ＰＤは変化しない（同図（Ｃ））。従って、こ
の信号ＰＤにより、チャージポンプ回路５は、チャージ
ポンプ信号ＰＣ２の出力を続ける。このチャージポンプ
信号ＰＣ２により、電圧制御発振器１４は、さらに、周
波数を下げ続ける（同図（Ｄ））。
ているために（同図（Ｄ））、位相比較回路１１は位相
差パルスＵＰ、ＤＮを出力しなくなり、チャージポンプ
回路１２の位相差補正信号ＰＣ１は“０”レベルにな
る。一方、記憶回路２は位相差信号ＤＮを記憶してお
り、出力ＰＤは変化しない（同図（Ｃ））。従って、こ
の信号ＰＤにより、チャージポンプ回路５は、チャージ
ポンプ信号ＰＣ２の出力を続ける。このチャージポンプ
信号ＰＣ２により、電圧制御発振器１４は、さらに、周
波数を下げ続ける（同図（Ｄ））。
【００２１】上記の動作を繰り返すことにより、出力周
波数ＰＯに９９ＭＨｚ〜１０１ＭＨｚの間を一定の周期
で変化する周波数の揺らぎが発生する。この揺らぎによ
り、ＰＬＬ回路がロックする１００ＭＨｚ帯の雑音が分
散され雑音ピーク値が減少する。なお、上記の実施形態
において、クロックディサリング回路１を不動作状態と
する回路（端子１８および端子１８とＮＯＲゲート３，
４を接続する線）はなくてもよい。
波数ＰＯに９９ＭＨｚ〜１０１ＭＨｚの間を一定の周期
で変化する周波数の揺らぎが発生する。この揺らぎによ
り、ＰＬＬ回路がロックする１００ＭＨｚ帯の雑音が分
散され雑音ピーク値が減少する。なお、上記の実施形態
において、クロックディサリング回路１を不動作状態と
する回路（端子１８および端子１８とＮＯＲゲート３，
４を接続する線）はなくてもよい。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
揺らぎの周波数を作る変調回路と帰還分周器のカウント
値切替え回路が不要になり、簡単な回路構成でクロック
ディザリング回路を実現できるため、経済的に、信頼性
の高いＰＬＬ回路を構成できるという効果が得られる。
さらに、帰還分周器の分周比に制限はなくクロックディ
ザリング回路の適用性を高めるという効果が得られる。
揺らぎの周波数を作る変調回路と帰還分周器のカウント
値切替え回路が不要になり、簡単な回路構成でクロック
ディザリング回路を実現できるため、経済的に、信頼性
の高いＰＬＬ回路を構成できるという効果が得られる。
さらに、帰還分周器の分周比に制限はなくクロックディ
ザリング回路の適用性を高めるという効果が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施の形態の構成を示すブロッ
ク図である。
ク図である。
【図２】 同実施の形態の動作を示す波形図である。
【図３】 従来のクロックディザリング回路を用いたＰ
ＬＬ回路の構成を示すブロック図である。
ＬＬ回路の構成を示すブロック図である。
【図４】 位相比較回路の構成を示す回路図である。
１ クロックディザリング回路 ２ 記憶回路（記憶手段） ３、４ ＮＯＲゲート ５ チャージポンプ回路 ６ ＰＮＰトランジスタ ７ ＮＰＮトランジスタ
Claims (3)
- 【請求項１】 入力電圧に応じて発振周波数を変化させ
る電圧制御発振器と、該電圧制御発振器の出力を分周す
る帰還分周器と、基準信号と前記帰還分周器の出力との
位相を比較して位相差信号を出力する位相比較回路と、
該位相比較回路の出力により位相差補正信号を生成する
第１のチャージポンプ回路と、前記位相差補正信号を平
滑化し、前記電圧制御発振器へ制御信号を供給する低域
通過フィルタとを備えたＰＬＬ回路において、 前記第１のチャージポンプ回路と並列に設けられ、前記
位相比較回路が出力する位相差信号を記憶し、前記位相
差信号の位相の遅れまたは進みの変化に応じてレベルが
反転する制御信号を生成する記憶手段と、 該記憶手段の出力制御信号に基づいてチャージポンプ信
号を生成し、前記低域通過フィルタに供給する第２のチ
ャージポンプ回路と、 を具備してなるＰＬＬ回路。 - 【請求項２】 前記記憶手段は、ＲＳフリップフロップ
であることを特徴とする請求項１に記載のＰＬＬ回路。 - 【請求項３】 前記第２のチャージポンプ回路は、直列
接続されたＰＮＰトランジスタとＮＰＮトランジスタと
から構成されることを特徴とする請求項１に記載のＰＬ
Ｌ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11065605A JP3001575B1 (ja) | 1999-03-11 | 1999-03-11 | クロックディザリング回路を用いたｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11065605A JP3001575B1 (ja) | 1999-03-11 | 1999-03-11 | クロックディザリング回路を用いたｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3001575B1 true JP3001575B1 (ja) | 2000-01-24 |
| JP2000261314A JP2000261314A (ja) | 2000-09-22 |
Family
ID=13291826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11065605A Expired - Lifetime JP3001575B1 (ja) | 1999-03-11 | 1999-03-11 | クロックディザリング回路を用いたｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001575B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781469B2 (en) | 2002-09-13 | 2004-08-24 | Mediatek Incorporation | Phase-locked loop having phase detector error signal reshaping and method thereof |
| JP4498963B2 (ja) * | 2005-03-30 | 2010-07-07 | 三菱電機株式会社 | デジタルシステム |
| US11711198B2 (en) * | 2019-07-25 | 2023-07-25 | Nippon Telegraph And Telephone Corporation | Synchronous detection apparatus, synchronous detection method, and program |
-
1999
- 1999-03-11 JP JP11065605A patent/JP3001575B1/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000261314A (ja) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831483A (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| US6046646A (en) | Modulation of a phase locked loop for spreading the spectrum of an output clock signal | |
| JP3094977B2 (ja) | Ｐｌｌ回路 | |
| US20060098714A1 (en) | Spread spectrum clock generator and method for generating a spread spectrum clock signal | |
| EP0283275B1 (en) | Phase comparator circuit | |
| US7184503B2 (en) | Multi-loop circuit capable of providing a delayed clock in phase locked loops | |
| US7394885B2 (en) | Spread-spectrum clock signal generator | |
| US20040001600A1 (en) | Phase locked loop circuit for reducing electromagnetic interference and contorl method thereof | |
| US11201626B1 (en) | Phase locked loop device and method of operating ihe same | |
| US6864729B2 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
| KR100937305B1 (ko) | 분수분주형 ｐｌｌ에서 과도 응답을 감소시키는 시스템 및방법 | |
| US8253502B2 (en) | Spread spectrum clock generator and semiconductor device | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| JP2005302012A (ja) | スペクトル拡散クロックを生成する回路 | |
| US20020017933A1 (en) | Phase-locked loop circuit and frequency modulation method using the same | |
| US6842056B1 (en) | Cascaded phase-locked loops | |
| JP3001575B1 (ja) | クロックディザリング回路を用いたｐｌｌ回路 | |
| US7113047B2 (en) | Clock generator and its control method | |
| US20070133729A1 (en) | Spread ratio fixing circuit and method for generating spread spectrum clock | |
| EP1262016B1 (en) | Fractional-n phase locked loop | |
| JP3434734B2 (ja) | Ｐｌｌ回路 | |
| JP3334565B2 (ja) | 周波数シンセサイザ | |
| JP2000252817A (ja) | Ｐｌｌ回路 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |