JP2949951B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2949951B2
JP2949951B2 JP3229012A JP22901291A JP2949951B2 JP 2949951 B2 JP2949951 B2 JP 2949951B2 JP 3229012 A JP3229012 A JP 3229012A JP 22901291 A JP22901291 A JP 22901291A JP 2949951 B2 JP2949951 B2 JP 2949951B2
Authority
JP
Japan
Prior art keywords
pins
semiconductor chip
semiconductor device
package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3229012A
Other languages
English (en)
Other versions
JPH0567649A (ja
Inventor
芳照 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3229012A priority Critical patent/JP2949951B2/ja
Publication of JPH0567649A publication Critical patent/JPH0567649A/ja
Application granted granted Critical
Publication of JP2949951B2 publication Critical patent/JP2949951B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップをフィル
ム等の絶縁材上に配置し、その後パッケージ側のリード
フレームのインナーリードピンにワイヤーボンディング
等により組み立てる半導体装置に関する。
【０００２】
【従来の技術】従来の手法では、図３に示す様なリード
フレームのダイパットに半導体チップを固定し、半導体
チップのパッドとリードフレームのインナーリードピン
をワイヤーボンディング等で接続するものにしても、ま
た、図４に示す様に半導体チップを配線材がパターニン
グされたフィルム等の絶縁材上に固定し、その配線材と
インナーリードピンとをワイヤーボンディング等により
接続するものにしても、基本的に半導体チップの１電源
パッドが組立後の半導体装置の１つの電源ピンに接続さ
れていた。
【０００３】
【発明が解決しようとする課題】半導体装置が多様化す
るにつれ多ピンタイプの半導体装置の要求が高まってき
た。その反面、半導体チップの微細化、高集積化、高速
化が益々進む中で、それに伴い消費電流も必然的に上昇
し、また入出力信号の同時変化時のノイズ対策の面から
も正常動作のために半導体チップへの十分な電源供給
が、、重要なファクターになってきている。この状況は
半導体チップ内部の電源インピーダンスが平面的にも、
断面構造的にも微細化が進につれて上昇してきているこ
とと相反する。
【０００４】これは、パッケージ上のピンと半導体チッ
プのパッドが１対１で対応している従来技術から見れ
ば、上に述べた入出力信号の多ピン化要求に相反して、
パッケージのピンに占める電源ピンの増加を、つまりは
使用可能な信号ピンの減少を意味する。実際の例で示せ
ば、２５６ピンのパッケージを利用した際に安定動作、
高信頼性のために電源ピンが１０対、つまり２０ピン必
要であった場合、実使用可能な入出力ピンは２３６ピン
に制限されてしまうという問題点を有していた。そこで
本発明は、従来のこの様な半導体チップの多ピン化要求
に伴う問題点を解決するために、パッケージの実使用可
能ピンを増加した半導体装置を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
絶縁材と、前記絶縁材上にパターニングされた配線材
と、前記絶縁材上に配置され複数の電源パッドを備える
半導体チップと、リードフレームと、を有する半導体装
置において、前記複数の電源パッドの一部または全部が
共通する一の配線材に電気的に接続され、前記共通に接
続された一の配線材から一のリードフレームへとボンデ
ィングにより電気的に接続されたことを特徴とする。
【０００６】
【作用】上記のように構成された半導体装置に於て、パ
ッケージのピンが半導体チップの複数パッドに接続する
ものを有することにより、パッケージ上の実使用ピン数
を増加させ、半導体装置の多ピン化要求に応えることが
出来るのである。
【０００７】
【実施例】以下に本発明の実施例を図面にもとづいて説
明する。図１は本発明の組み立てたパッケージのピンが
半導体チップの２パッド以上に接続されるものを有する
半導体装置のパッケージ内コーナー部の平面図である。
１はリードフレームのインナーリードピン、２はダイパ
ッド、３はフィルム等絶縁物上の配線材、４はボンディ
ングワイヤー、５は半導体チップ、６は半導体チップ上
のパッドである。図２は図１の半導体装置の断面図であ
り、半導体チップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）等と同様の手法によりフィルム
等の絶縁物７に固定、接続し、それをリードフレームの
ダイパッド２に配置し、フィルム等の絶縁物２上にパタ
ーニングされている配線材３とリードフレームのインナ
ーリードピン１とをワイヤーボンディングした例であ
る。この半導体チップは消費電流もしくは入出力信号の
同時変化等によるノイズの観点などから、安定正常動作
のために電源インピーダンスを下げると同時に入出力信
号を多数必要としていると仮定している。フィルム等の
絶縁物７上の配線材３を本発明の図１に示すように同一
電源を接続する様な構成にすることにより、図中（ａ）
で示される１つの電源ピンから（ｂ１）、（ｂ２）等半
導体チップの複数のパッドに電源を低インピーダンスで
供給することが可能になり、パッケージのピン上から電
源ピンの本数を減らすことが可能である。それは実使用
可能な入出力信号ピン数を増やすことになり、多ピン化
の要求に沿うことが出来る。
【０００８】また、
【０００９】
【発明の効果】本発明の半導体装置は、以上説明したよ
うに、組み立てたパッケージのピンを半導体チップの２
パッド以上の電源パッドに接続することにより、正常動
作や信頼性を犠牲にすることなしに、パッケージのピン
を有効使用可能にする効果がある。
【図面の簡単な説明】
【図１】本発明の組み立てたパッケージのピンが半導体
チップの２パッド以上に接続されるものを有する半導体
装置のパッケージ内コーナー部の平面図。
【図２】図１の半導体装置の断面図。
【図３】従来のリードフレームのダイパットに半導体チ
ップを固定し、半導体チップのパッドとリードフレーム
のインナーリードピンをワイヤーボンディング等で接続
した半導体装置の平面図。
【図４】半導体チップを配線材がパターニングされたフ
ィルム等の絶縁材上に固定し、その配線材とインナーリ
ードピンとをワイヤーボンディング等により接続した半
導体装置の平面図。
【符号の説明】
１ リードフレームのインナーリードピン ２ ダイパッド ３ フィルム等絶縁物上の配線材 ４ ボンディングワイヤー ５ 半導体チップ ６ 半導体装置上のパッド ７ フィルム等の絶縁物

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁材と、前記絶縁材上にパターニングさ
    れた配線材と、前記絶縁材上に配置され複数の電源パッ
    ドを備える半導体チップと、リードフレームと、を有す
    る半導体装置において、 前記複数の電源パッドの一部または全部が共通する一の
    配線材に電気的に接続され、前記共通に接続された一の
    配線材から一のリードフレームへとボンディングにより
    電気的に接続されたことを特徴とする半導体装置。
JP3229012A 1991-09-09 1991-09-09 半導体装置 Expired - Fee Related JP2949951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3229012A JP2949951B2 (ja) 1991-09-09 1991-09-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3229012A JP2949951B2 (ja) 1991-09-09 1991-09-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH0567649A JPH0567649A (ja) 1993-03-19
JP2949951B2 true JP2949951B2 (ja) 1999-09-20

Family

ID=16885377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3229012A Expired - Fee Related JP2949951B2 (ja) 1991-09-09 1991-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2949951B2 (ja)

Also Published As

Publication number Publication date
JPH0567649A (ja) 1993-03-19

Similar Documents

Publication Publication Date Title
US6204562B1 (en) Wafer-level chip scale package
WO2003090256A3 (en) Method and apparatus for connecting vertically stacked integrated circuit chips
US20020000652A1 (en) Board on chip ball grid array
JPH04307943A (ja) 半導体装置
JP2809945B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
US6313519B1 (en) Support for semiconductor bond wires
JP2949951B2 (ja) 半導体装置
JPH03166755A (ja) 半導体集積回路用リードフレーム
US5719748A (en) Semiconductor package with a bridge for chip area connection
JPS622628A (ja) 半導体装置
JPH03166756A (ja) 半導体集積回路用リードフレーム
JPH0499056A (ja) 複合集積回路チップ
JPH0461152A (ja) 半導体装置
JPH05121632A (ja) 半導体装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JPS6022327A (ja) 半導体装置
JP2005142284A (ja) 半導体装置
JPH0777256B2 (ja) 樹脂封止型半導体装置
JPH0521694A (ja) 半導体装置
JP3052633B2 (ja) 半導体装置
JPH0567650A (ja) 半導体装置
JP2919265B2 (ja) 半導体装置
JPS61283137A (ja) 半導体装置
KR20020091975A (ko) 적층된 초박형 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees