JP2943738B2 - 半導体装置における静電保護回路 - Google Patents
半導体装置における静電保護回路Info
- Publication number
- JP2943738B2 JP2943738B2 JP8319480A JP31948096A JP2943738B2 JP 2943738 B2 JP2943738 B2 JP 2943738B2 JP 8319480 A JP8319480 A JP 8319480A JP 31948096 A JP31948096 A JP 31948096A JP 2943738 B2 JP2943738 B2 JP 2943738B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- protection circuit
- bipolar transistor
- electrostatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 239000010410 layer Substances 0.000 claims description 150
- 238000009792 diffusion process Methods 0.000 claims description 129
- 239000012535 impurity Substances 0.000 claims description 127
- 239000000758 substrate Substances 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 description 52
- 230000015556 catabolic process Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置にお
ける静電保護回路に関し、特に、入出力端子等の外部端
子周辺に形成された回路素子の静電破壊を防止する静電
保護回路が設けられた半導体装置における静電保護回路
に関する。
ける静電保護回路に関し、特に、入出力端子等の外部端
子周辺に形成された回路素子の静電破壊を防止する静電
保護回路が設けられた半導体装置における静電保護回路
に関する。
【０００２】
【従来の技術】従来より、入出力端子と電源端子又は接
地端子との間にそれらの端子周辺に形成された回路素子
の静電破壊を防止する静電保護回路が設けられた半導体
装置としては、例えば、特開平３−９１２６４号公報に
開示されたものがある。図５は従来の半導体装置におけ
る静電保護回路の第１の構成例及びその周辺に形成され
た回路素子を示す平面図、図６は図５の一部等価回路図
である。図５において、Ｐ型半導体基板１上に短冊状の
Ｎ+不純物拡散層２ａ及び２ｂが所定間隔をおいて形成
されている。Ｎ+不純物拡散層２ａ及び２ｂは、それぞ
れ図６に示す寄生バイポーラトランジスタ３及び４のエ
ミッタ及びコレクタを構成しており、各電位は、接地電
位ＶSS及び電源電位ＶCCにそれぞれ保持されている。ま
た、寄生バイポーラトランジスタ３及び４のベースの電
位は、ともに基板電位ＶBBに保持されている。Ｐ+不純
物拡散層５は、Ｎ+不純物拡散層２ａ及び２ｂを含む寄
生バイポーラトランジスタ形成領域を取り囲むように形
成されており、その電位は基板電位ＶBBに保持されてい
る。また、図６に示すように、入力端子用のパッド６
は、拡散層等による寄生抵抗７及び配線層による寄生抵
抗８を介して、入力バッファとして機能するインバータ
９の入力端に接続されている。インバータ９は、Ｎ+不
純物拡散層とゲート電極とからなるＭＯＳトランジスタ
１０（図５参照）等により構成されている。このような
構成によれば、パッド６に印加されたマイナスの静電荷
は寄生バイポーラトランジスタ３を介して電源電位ＶCC
に、プラスの静電荷は寄生バイポーラトランジスタ４を
介して接地電位ＶSSにそれぞれ吸収され、Ｐ+不純物拡
散層５によって囲まれた領域から漏れないので、周辺の
回路素子であるＭＯＳトランジスタ１０を含むインバー
タ９等の静電破壊が防止される。
地端子との間にそれらの端子周辺に形成された回路素子
の静電破壊を防止する静電保護回路が設けられた半導体
装置としては、例えば、特開平３−９１２６４号公報に
開示されたものがある。図５は従来の半導体装置におけ
る静電保護回路の第１の構成例及びその周辺に形成され
た回路素子を示す平面図、図６は図５の一部等価回路図
である。図５において、Ｐ型半導体基板１上に短冊状の
Ｎ+不純物拡散層２ａ及び２ｂが所定間隔をおいて形成
されている。Ｎ+不純物拡散層２ａ及び２ｂは、それぞ
れ図６に示す寄生バイポーラトランジスタ３及び４のエ
ミッタ及びコレクタを構成しており、各電位は、接地電
位ＶSS及び電源電位ＶCCにそれぞれ保持されている。ま
た、寄生バイポーラトランジスタ３及び４のベースの電
位は、ともに基板電位ＶBBに保持されている。Ｐ+不純
物拡散層５は、Ｎ+不純物拡散層２ａ及び２ｂを含む寄
生バイポーラトランジスタ形成領域を取り囲むように形
成されており、その電位は基板電位ＶBBに保持されてい
る。また、図６に示すように、入力端子用のパッド６
は、拡散層等による寄生抵抗７及び配線層による寄生抵
抗８を介して、入力バッファとして機能するインバータ
９の入力端に接続されている。インバータ９は、Ｎ+不
純物拡散層とゲート電極とからなるＭＯＳトランジスタ
１０（図５参照）等により構成されている。このような
構成によれば、パッド６に印加されたマイナスの静電荷
は寄生バイポーラトランジスタ３を介して電源電位ＶCC
に、プラスの静電荷は寄生バイポーラトランジスタ４を
介して接地電位ＶSSにそれぞれ吸収され、Ｐ+不純物拡
散層５によって囲まれた領域から漏れないので、周辺の
回路素子であるＭＯＳトランジスタ１０を含むインバー
タ９等の静電破壊が防止される。
【０００３】ところで、図６に示すように、寄生バイポ
ーラトランジスタ４のエミッタの電位は、接地電位ＶSS
に保持されており、基板電位ＶBBに保持されたベースの
電位とは異なる。また、Ｐ+不純物拡散層５は、その電
位が基板電位ＶBBに保持されており、寄生バイポーラト
ランジスタ４のエミッタとは直接接続されていない。従
って、例えば、ＭＯＳトランジスタ１０が多量の基板電
流を流したり、他の外部端子（図示略）から基板電流が
流れ込むことにより、Ｐ型半導体基板１の基板電位ＶBB
が変動した場合には、寄生バイポーラトランジスタ４は
容易に導通状態となり、誤動作や破壊につながる危険性
があった。
ーラトランジスタ４のエミッタの電位は、接地電位ＶSS
に保持されており、基板電位ＶBBに保持されたベースの
電位とは異なる。また、Ｐ+不純物拡散層５は、その電
位が基板電位ＶBBに保持されており、寄生バイポーラト
ランジスタ４のエミッタとは直接接続されていない。従
って、例えば、ＭＯＳトランジスタ１０が多量の基板電
流を流したり、他の外部端子（図示略）から基板電流が
流れ込むことにより、Ｐ型半導体基板１の基板電位ＶBB
が変動した場合には、寄生バイポーラトランジスタ４は
容易に導通状態となり、誤動作や破壊につながる危険性
があった。
【０００４】そこで、この出願人は、上記欠点を解決す
るために、特開平７−８６５１０号公報に開示する技術
を提案した。以下、この技術を図７及び図８を参照して
説明する。図７及び図８は、従来の半導体装置における
静電保護回路の第２の構成例を示す概念図及び平面図で
ある。入出力端子等の外部端子用のパッド１１と放電線
１２との間に、寄生バイポーラトランジスタ１３及びダ
イオード１４とがそれぞれ並列接続されている。放電線
１２は、通常、半導体チップの最外周に設けられて半導
体基板に接続され、半導体基板の電位を一定に保つ役割
を果たすスクライブ配線と兼用される。寄生バイポーラ
トランジスタ１３のエミッタとベースは接続されてい
る。また、図８において、寄生バイポーラトランジスタ
１３ａ及び１３ｂは、図示せぬＰ型半導体基板と３つの
隣接するＮ+不純物拡散層１７1〜１７3及び１７4〜１７
6とによって構成され、ダイオード１４ａ〜１４ｃは、
それぞれ隣接する、Ｎ+不純物拡散層１７1とＰ+不純物
拡散層１８1、Ｎ+不純物拡散層１７3とＰ+不純物拡散層
１８2及びＮ+不純物拡散層１７6とＰ+不純物拡散層１８
3とによって構成されている。また、パッド１１から直
接延在する金属配線１５がコンタクト１６を介して寄生
バイポーラトランジスタ１３ａ及び１３ｂの一端及びダ
イオード１４ａ〜１４ｃの一端と接続されている。一
方、放電線１２もコンタクト１６を介して寄生バイポー
ラトランジスタ１３ａ及び１３ｂの他端及びダイオード
１４ａ〜１４ｃの他端と接続されている。各Ｎ+不純物
拡散層１７1〜１７6の長さは、３００〜４００μｍ程度
である。このような構成によれば、任意の隣接する２つ
のパッド１１，１１間に静電気などによる異常電圧が印
加された場合、一方のパッド１１に接続されている寄生
バイポーラトランジスタ１３と他方のパッド１１に接続
されているダイオード１４とによって構成される直列回
路の電圧クランプ動作によって静電気が放電されるの
で、安定した信頼度の高い半導体装置を構成することが
できる。また、寄生バイポーラトランジスタ１３のエミ
ッタとベースは接続されているので、図５及び図６に示
した従来の半導体装置における静電保護回路の第１の構
成例の欠点は解消されている。
るために、特開平７−８６５１０号公報に開示する技術
を提案した。以下、この技術を図７及び図８を参照して
説明する。図７及び図８は、従来の半導体装置における
静電保護回路の第２の構成例を示す概念図及び平面図で
ある。入出力端子等の外部端子用のパッド１１と放電線
１２との間に、寄生バイポーラトランジスタ１３及びダ
イオード１４とがそれぞれ並列接続されている。放電線
１２は、通常、半導体チップの最外周に設けられて半導
体基板に接続され、半導体基板の電位を一定に保つ役割
を果たすスクライブ配線と兼用される。寄生バイポーラ
トランジスタ１３のエミッタとベースは接続されてい
る。また、図８において、寄生バイポーラトランジスタ
１３ａ及び１３ｂは、図示せぬＰ型半導体基板と３つの
隣接するＮ+不純物拡散層１７1〜１７3及び１７4〜１７
6とによって構成され、ダイオード１４ａ〜１４ｃは、
それぞれ隣接する、Ｎ+不純物拡散層１７1とＰ+不純物
拡散層１８1、Ｎ+不純物拡散層１７3とＰ+不純物拡散層
１８2及びＮ+不純物拡散層１７6とＰ+不純物拡散層１８
3とによって構成されている。また、パッド１１から直
接延在する金属配線１５がコンタクト１６を介して寄生
バイポーラトランジスタ１３ａ及び１３ｂの一端及びダ
イオード１４ａ〜１４ｃの一端と接続されている。一
方、放電線１２もコンタクト１６を介して寄生バイポー
ラトランジスタ１３ａ及び１３ｂの他端及びダイオード
１４ａ〜１４ｃの他端と接続されている。各Ｎ+不純物
拡散層１７1〜１７6の長さは、３００〜４００μｍ程度
である。このような構成によれば、任意の隣接する２つ
のパッド１１，１１間に静電気などによる異常電圧が印
加された場合、一方のパッド１１に接続されている寄生
バイポーラトランジスタ１３と他方のパッド１１に接続
されているダイオード１４とによって構成される直列回
路の電圧クランプ動作によって静電気が放電されるの
で、安定した信頼度の高い半導体装置を構成することが
できる。また、寄生バイポーラトランジスタ１３のエミ
ッタとベースは接続されているので、図５及び図６に示
した従来の半導体装置における静電保護回路の第１の構
成例の欠点は解消されている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置における静電保護回路の第２の構成例におい
て、寄生バイポーラトランジスタ１３とダイオード１４
とからなる静電保護回路のレイアウトを図８に示すよう
なパターンにすると、静電保護回路が所期の能力を発揮
しないという欠点があった。具体的には、パッド１１に
静電気などによる異常電圧が印加された場合、パッド１
１の周辺に形成された回路素子、例えば、入出力ゲート
であるインバータを構成するＭＯＳトランジスタ（図示
略）のゲート絶縁膜の破壊が生じたり、静電保護回路自
体、例えば、Ｎ+不純物拡散層のエッジ、特に、角の部
分（図８のＡの部分参照）で接合リークが発生してしま
う。これにより、寄生バイポーラトランジスタ１３のい
ずれか一方しか電圧クランプ動作に寄与しないという問
題があった。
半導体装置における静電保護回路の第２の構成例におい
て、寄生バイポーラトランジスタ１３とダイオード１４
とからなる静電保護回路のレイアウトを図８に示すよう
なパターンにすると、静電保護回路が所期の能力を発揮
しないという欠点があった。具体的には、パッド１１に
静電気などによる異常電圧が印加された場合、パッド１
１の周辺に形成された回路素子、例えば、入出力ゲート
であるインバータを構成するＭＯＳトランジスタ（図示
略）のゲート絶縁膜の破壊が生じたり、静電保護回路自
体、例えば、Ｎ+不純物拡散層のエッジ、特に、角の部
分（図８のＡの部分参照）で接合リークが発生してしま
う。これにより、寄生バイポーラトランジスタ１３のい
ずれか一方しか電圧クランプ動作に寄与しないという問
題があった。
【０００６】これをより詳細に説明すれば、以下の通り
である。すなわち、例えば、パッド１１に正の異常電圧
が印加されると、その瞬間には、パッド１１に接続され
たＮ+不純物拡散層１７1，１７3，１７6のどこかの一
点、例えば、図８に示すＮ+不純物拡散層１７1のＡ点で
接合ブレークダウンが発生し、これにより、Ｐ型半導体
基板に電流が流れ込み、Ａ点付近のＰ型半導体基板の電
位が上昇する。次に、Ｎ+不純物拡散層１７1に隣接し、
放電線１２に接続されたＮ+不純物拡散層１７2の接合が
順方向バイアスとなり、放電線１２に電流が流れ、これ
がベース電流となって、Ａ点近傍で寄生バイポーラ動作
が開始する。Ｐ型半導体基板に注入される少数キャリア
はＰ型半導体基板中を拡散していく。当初Ａ点近傍のみ
であった寄生バイポーラ動作の範囲は、上記少数キャリ
アの拡散に伴いＰ型半導体基板表面上に沿って広がって
いくが、中央に位置するＰ+不純物拡散層１８2を越えて
寄生バイポーラトランジスタ１３ｂまで広がっていかな
い。この現象は、図８に示すように、寄生バイポーラ動
作の伝播経路を遮る形でＰ+不純物拡散層１８2が形成さ
れている場合に特に顕著であるが、伝播経路の一部又は
近接する形でＰ+不純物拡散層１８が形成されている場
合にも、そのようなレイアウトが寄生バイポーラ動作の
範囲や導通開始時期に対し悪影響を及ぼす。その結果、
寄生バイポーラトランジスタ１３及びダイオード１４か
らなる静電保護回路による電圧クランプ動作の能力不足
が生じたり、寄生バイポーラトランジスタ１３やダイオ
ード１４自体が破壊してしまう。すなわち、寄生バイポ
ーラ動作の範囲が狭いと、オン抵抗が上昇することによ
り電圧クランプ能力が低下し、かつ寄生バイポーラトラ
ンジスタ１３の電流密度が上昇することにより接合劣化
が生じ、ひいては破壊を招いてしまうのである。
である。すなわち、例えば、パッド１１に正の異常電圧
が印加されると、その瞬間には、パッド１１に接続され
たＮ+不純物拡散層１７1，１７3，１７6のどこかの一
点、例えば、図８に示すＮ+不純物拡散層１７1のＡ点で
接合ブレークダウンが発生し、これにより、Ｐ型半導体
基板に電流が流れ込み、Ａ点付近のＰ型半導体基板の電
位が上昇する。次に、Ｎ+不純物拡散層１７1に隣接し、
放電線１２に接続されたＮ+不純物拡散層１７2の接合が
順方向バイアスとなり、放電線１２に電流が流れ、これ
がベース電流となって、Ａ点近傍で寄生バイポーラ動作
が開始する。Ｐ型半導体基板に注入される少数キャリア
はＰ型半導体基板中を拡散していく。当初Ａ点近傍のみ
であった寄生バイポーラ動作の範囲は、上記少数キャリ
アの拡散に伴いＰ型半導体基板表面上に沿って広がって
いくが、中央に位置するＰ+不純物拡散層１８2を越えて
寄生バイポーラトランジスタ１３ｂまで広がっていかな
い。この現象は、図８に示すように、寄生バイポーラ動
作の伝播経路を遮る形でＰ+不純物拡散層１８2が形成さ
れている場合に特に顕著であるが、伝播経路の一部又は
近接する形でＰ+不純物拡散層１８が形成されている場
合にも、そのようなレイアウトが寄生バイポーラ動作の
範囲や導通開始時期に対し悪影響を及ぼす。その結果、
寄生バイポーラトランジスタ１３及びダイオード１４か
らなる静電保護回路による電圧クランプ動作の能力不足
が生じたり、寄生バイポーラトランジスタ１３やダイオ
ード１４自体が破壊してしまう。すなわち、寄生バイポ
ーラ動作の範囲が狭いと、オン抵抗が上昇することによ
り電圧クランプ能力が低下し、かつ寄生バイポーラトラ
ンジスタ１３の電流密度が上昇することにより接合劣化
が生じ、ひいては破壊を招いてしまうのである。
【０００７】この発明は、上述の事情に鑑みてなされた
もので、静電保護回路の所期の能力を十分に発揮させ、
信頼性を向上させることができる半導体装置における静
電保護回路を提供することを目的としている。
もので、静電保護回路の所期の能力を十分に発揮させ、
信頼性を向上させることができる半導体装置における静
電保護回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明に係る半導体装置における静電
保護回路は、半導体基板上に３つ以上の奇数個の第１の
不純物拡散層が所定間隔で隣接して形成され、上記第１
の不純物拡散層と上記半導体基板とがバイポーラ動作を
行うバイポーラトランジスタ形成領域と、上記バイポー
ラトランジスタ形成領域の両側から、上記第１の不純物
拡散層、第２の不純物拡散層がこの順にかつ交互に所定
間隔で形成された第１及び第２のダイオード形成領域
と、上記バイポーラトランジスタ形成領域内のエミッタ
を構成する第１の不純物拡散層と上記第１及び第２のダ
イオード形成領域内の第２の不純物拡散層、又は上記バ
イポーラトランジスタ形成領域内のコレクタを構成する
第１の不純物拡散層と上記第１及び第２のダイオード形
成領域内の第１の不純物拡散層のいずれかと接続された
放電線とを備え、上記バイポーラトランジスタ形成領域
内のエミッタ又はコレクタを構成する第１の不純物拡散
層のうち、上記放電線に接続されない方と、上記第１及
び第２のダイオード形成領域内の第１又は第２の不純物
拡散層のうち、上記放電線に接続されない方が外部端子
に接続されたことを特徴としている。
に、請求項１記載の発明に係る半導体装置における静電
保護回路は、半導体基板上に３つ以上の奇数個の第１の
不純物拡散層が所定間隔で隣接して形成され、上記第１
の不純物拡散層と上記半導体基板とがバイポーラ動作を
行うバイポーラトランジスタ形成領域と、上記バイポー
ラトランジスタ形成領域の両側から、上記第１の不純物
拡散層、第２の不純物拡散層がこの順にかつ交互に所定
間隔で形成された第１及び第２のダイオード形成領域
と、上記バイポーラトランジスタ形成領域内のエミッタ
を構成する第１の不純物拡散層と上記第１及び第２のダ
イオード形成領域内の第２の不純物拡散層、又は上記バ
イポーラトランジスタ形成領域内のコレクタを構成する
第１の不純物拡散層と上記第１及び第２のダイオード形
成領域内の第１の不純物拡散層のいずれかと接続された
放電線とを備え、上記バイポーラトランジスタ形成領域
内のエミッタ又はコレクタを構成する第１の不純物拡散
層のうち、上記放電線に接続されない方と、上記第１及
び第２のダイオード形成領域内の第１又は第２の不純物
拡散層のうち、上記放電線に接続されない方が外部端子
に接続されたことを特徴としている。
【０００９】また、請求項２記載の発明は、請求項１記
載の半導体装置における静電保護回路に係り、上記バイ
ポーラトランジスタ形成領域内の上記第１の不純物拡散
層は短冊状であり、その四隅は鈍角に形成されているこ
とを特徴としている。
載の半導体装置における静電保護回路に係り、上記バイ
ポーラトランジスタ形成領域内の上記第１の不純物拡散
層は短冊状であり、その四隅は鈍角に形成されているこ
とを特徴としている。
【００１０】また、請求項３記載の発明は、請求項２記
載の半導体装置における静電保護回路に係り、上記バイ
ポーラトランジスタ形成領域内の上記第１の不純物拡散
層の上面に層間絶縁層及び中間導電層が順次形成され、
上記第１の不純物拡散層と上記中間導電層とは所定間隔
で上記層間絶縁層に形成された複数のコンタクトを介し
て接続され、上記複数のコンタクトのうち、上記第１の
不純物拡散層の一端部近傍に位置するものの一角から上
記第１の不純物拡散層の一端部の対応する一角までの距
離は、当該コンタクトの一角から上記第１の不純物拡散
層の側面部までの距離よりも長くなるように形成されて
いることを特徴としている。
載の半導体装置における静電保護回路に係り、上記バイ
ポーラトランジスタ形成領域内の上記第１の不純物拡散
層の上面に層間絶縁層及び中間導電層が順次形成され、
上記第１の不純物拡散層と上記中間導電層とは所定間隔
で上記層間絶縁層に形成された複数のコンタクトを介し
て接続され、上記複数のコンタクトのうち、上記第１の
不純物拡散層の一端部近傍に位置するものの一角から上
記第１の不純物拡散層の一端部の対応する一角までの距
離は、当該コンタクトの一角から上記第１の不純物拡散
層の側面部までの距離よりも長くなるように形成されて
いることを特徴としている。
【００１１】また、請求項４記載の発明は、請求項３記
載の半導体装置における静電保護回路に係り、上記バイ
ポーラトランジスタ形成領域内の第１の不純物拡散層に
形成された各コンタクトは、隣接する第１の不純物拡散
層に形成された各コンタクトとは上記第１の不純物拡散
層の側面に対して線対称の位置には形成されていないこ
とを特徴としている。
載の半導体装置における静電保護回路に係り、上記バイ
ポーラトランジスタ形成領域内の第１の不純物拡散層に
形成された各コンタクトは、隣接する第１の不純物拡散
層に形成された各コンタクトとは上記第１の不純物拡散
層の側面に対して線対称の位置には形成されていないこ
とを特徴としている。
【００１２】また、請求項５記載の発明は、請求項３又
は４１記載の半導体装置における静電保護回路に係り、
上記中間導電層は、高融点金属、その珪化物、多結晶シ
リコン層、又はこれらの多層膜で形成されていることを
特徴としている。
は４１記載の半導体装置における静電保護回路に係り、
上記中間導電層は、高融点金属、その珪化物、多結晶シ
リコン層、又はこれらの多層膜で形成されていることを
特徴としている。
【００１３】また、請求項６記載の発明は、請求項３乃
至５のいずれか１に記載の半導体装置における静電保護
回路に係り、上記上記バイポーラトランジスタ形成領域
内の上記第１の不純物拡散層の下部の上記複数のコンタ
クトに対応する上記半導体基板上には、上記第１の不純
物拡散層の厚さより深く、上記第１の不純物拡散層と同
種の不純物による拡散層が設けられていることを特徴と
している。
至５のいずれか１に記載の半導体装置における静電保護
回路に係り、上記上記バイポーラトランジスタ形成領域
内の上記第１の不純物拡散層の下部の上記複数のコンタ
クトに対応する上記半導体基板上には、上記第１の不純
物拡散層の厚さより深く、上記第１の不純物拡散層と同
種の不純物による拡散層が設けられていることを特徴と
している。
【００１４】また、請求項７記載の発明は、請求項１乃
至６のいずれか１に記載の半導体装置における静電保護
回路に係り、上記バイポーラトランジスタ形成領域内の
上記第１の不純物拡散層の長さは、１００μｍ以下であ
ることを特徴としている。
至６のいずれか１に記載の半導体装置における静電保護
回路に係り、上記バイポーラトランジスタ形成領域内の
上記第１の不純物拡散層の長さは、１００μｍ以下であ
ることを特徴としている。
【００１５】また、請求項８記載の発明は、請求項１乃
至７のいずれか１に記載の半導体装置における静電保護
回路に係り、上記外部端子から延在する短冊状の配線が
上記放電線と略直角に形成され、かつ、上記第１及び第
２の不純物拡散層が、上記配線と略平行に形成されてい
ることを特徴としている。
至７のいずれか１に記載の半導体装置における静電保護
回路に係り、上記外部端子から延在する短冊状の配線が
上記放電線と略直角に形成され、かつ、上記第１及び第
２の不純物拡散層が、上記配線と略平行に形成されてい
ることを特徴としている。
【００１６】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の態様について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の一実施例である半
導体装置における静電保護回路の構成を示す平面図、ま
た、図２は、同静電保護回路の構成を概念的に示す概念
断面図である。Ｐ型半導体基板２１上に短冊状のＮ＋不
純物拡散層２２１〜２２７及びＰ＋不純物拡散層２３１
〜２３４が所定間隔をおいて形成されている。Ｎ＋不純
物拡散層２２１〜２２７及びＰ＋不純物拡散層２３１〜
２３４の長さは、５０μｍ程度である。Ｎ＋不純物拡散
層２２２〜２２６とＰ型半導体基板２１とは寄生バイポ
ーラトランジスタ形成領域２４において寄生バイポーラ
トランジスタを、Ｎ＋不純物拡散層２２１及び２２２と
Ｐ＋不純物拡散層２３１及び２３２とはダイオード形成
領域２５ａでダイオードを、Ｎ＋不純物拡散層２２６及
び２２７とＰ＋不純物拡散層２３３及び２３４とはダイ
オード形成領域２５ｂでダイオードをそれぞれ構成して
いる。寄生バイポーラトランジスタとダイオードとは、
入出力端子等の外部端子用のパッド２６と放電線２７と
の間で並列接続されている。放電線２７は、従来の技術
と同様、スクライブ配線と兼用されている。寄生バイポ
ーラトランジスタのエミッタとベースは接続されてい
る。また、パッド２６から直接延在する金属配線２８が
コンタクト２９を介して寄生バイポーラトランジスタの
コレクタ及びダイオードの一端と接続されている。一
方、放電線２７もコンタクト３０を介して寄生バイポー
ラトランジスタのエミッタ及びダイオードの他端と接続
されている。
の実施の態様について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の一実施例である半
導体装置における静電保護回路の構成を示す平面図、ま
た、図２は、同静電保護回路の構成を概念的に示す概念
断面図である。Ｐ型半導体基板２１上に短冊状のＮ＋不
純物拡散層２２１〜２２７及びＰ＋不純物拡散層２３１
〜２３４が所定間隔をおいて形成されている。Ｎ＋不純
物拡散層２２１〜２２７及びＰ＋不純物拡散層２３１〜
２３４の長さは、５０μｍ程度である。Ｎ＋不純物拡散
層２２２〜２２６とＰ型半導体基板２１とは寄生バイポ
ーラトランジスタ形成領域２４において寄生バイポーラ
トランジスタを、Ｎ＋不純物拡散層２２１及び２２２と
Ｐ＋不純物拡散層２３１及び２３２とはダイオード形成
領域２５ａでダイオードを、Ｎ＋不純物拡散層２２６及
び２２７とＰ＋不純物拡散層２３３及び２３４とはダイ
オード形成領域２５ｂでダイオードをそれぞれ構成して
いる。寄生バイポーラトランジスタとダイオードとは、
入出力端子等の外部端子用のパッド２６と放電線２７と
の間で並列接続されている。放電線２７は、従来の技術
と同様、スクライブ配線と兼用されている。寄生バイポ
ーラトランジスタのエミッタとベースは接続されてい
る。また、パッド２６から直接延在する金属配線２８が
コンタクト２９を介して寄生バイポーラトランジスタの
コレクタ及びダイオードの一端と接続されている。一
方、放電線２７もコンタクト３０を介して寄生バイポー
ラトランジスタのエミッタ及びダイオードの他端と接続
されている。
【００１７】次に、図３に隣接するＮ+不純物拡散層２
２3及び２２4の拡大図、図４に図３のＸ−Ｘ'断面図を
示す。Ｎ+不純物拡散層２２3及び２２4の四隅の角度
は、鈍角に形成されている。また、コンタクト２９4の
Ｎ+不純物拡散層２２4の一端部側の一角３１からＮ+不
純物拡散層２２4の一端部の一角３２までの距離ｄ1は、
一角３１からＮ+不純物拡散層２２4の側面部３３までの
距離ｄ2よりも長くなるように形成されている。さら
に、隣接するＮ+不純物拡散層２２3と２２4とにおい
て、コンタクト２９1〜２９3と３０1〜３０3、コンタク
ト２９4〜２９6と３０4〜３０6は、対向する位置に形成
されている。Ｎ+不純物拡散層２２3は、コンタクト２９
1〜２９3を介して中間導電層３４1と接続されると共
に、中間導電層３４1及びコンタクト３０1〜３０3を介
して放電線２７に接続されている。一方、Ｎ+不純物拡
散層２２4は、コンタクト２９4〜２９6を介して中間導
電層３４2と接続されると共に、中間導電層３４2及びコ
ンタクト３０4〜３０6を介して金属配線２８に接続され
ている。中間導電層３４1及び３４2は、例えば、高融点
金属、その珪化物、多結晶シリコン層、又はこれらの多
層膜で形成されている。Ｎ+不純物拡散層２２4の下部の
コンタクト２９4〜２９6に対応するＰ型半導体基板２１
上には、Ｎ+不純物拡散層２２4より深いＮ+不純物拡散
層３５が設けられている。このＮ+不純物拡散層３５
は、Ｎウェルを転用するか、コンタクト２９4〜２９6を
開口後に不純物を注入するなどにより形成される。
２3及び２２4の拡大図、図４に図３のＸ−Ｘ'断面図を
示す。Ｎ+不純物拡散層２２3及び２２4の四隅の角度
は、鈍角に形成されている。また、コンタクト２９4の
Ｎ+不純物拡散層２２4の一端部側の一角３１からＮ+不
純物拡散層２２4の一端部の一角３２までの距離ｄ1は、
一角３１からＮ+不純物拡散層２２4の側面部３３までの
距離ｄ2よりも長くなるように形成されている。さら
に、隣接するＮ+不純物拡散層２２3と２２4とにおい
て、コンタクト２９1〜２９3と３０1〜３０3、コンタク
ト２９4〜２９6と３０4〜３０6は、対向する位置に形成
されている。Ｎ+不純物拡散層２２3は、コンタクト２９
1〜２９3を介して中間導電層３４1と接続されると共
に、中間導電層３４1及びコンタクト３０1〜３０3を介
して放電線２７に接続されている。一方、Ｎ+不純物拡
散層２２4は、コンタクト２９4〜２９6を介して中間導
電層３４2と接続されると共に、中間導電層３４2及びコ
ンタクト３０4〜３０6を介して金属配線２８に接続され
ている。中間導電層３４1及び３４2は、例えば、高融点
金属、その珪化物、多結晶シリコン層、又はこれらの多
層膜で形成されている。Ｎ+不純物拡散層２２4の下部の
コンタクト２９4〜２９6に対応するＰ型半導体基板２１
上には、Ｎ+不純物拡散層２２4より深いＮ+不純物拡散
層３５が設けられている。このＮ+不純物拡散層３５
は、Ｎウェルを転用するか、コンタクト２９4〜２９6を
開口後に不純物を注入するなどにより形成される。
【００１８】上記構成の半導体装置における静電保護回
路によれば、例えば、パッド２６に正の異常電圧が印加
されると、その瞬間には、パッド２６に接続されたＮ+
不純物拡散層２２1，２２2，２２4，２２6，２２7のど
こかの一点、例えば、図１に示すＮ+不純物拡散層２２2
のＡ'点で接合ブレークダウンが発生し、これにより、
Ｐ型半導体基板２１に電流が流れ込み、Ａ'点付近のＰ
型半導体基板２１の電位が上昇する。次に、Ｎ+不純物
拡散層２２2に隣接し、放電線２７に接続されたＮ+不純
物拡散層２２3の接合が順方向バイアスとなり、放電線
２７に電流が流れ、これがベース電流となって、Ａ'点
近傍で寄生バイポーラ動作が開始する。Ｐ型半導体基板
２１に注入される少数キャリアはＰ型半導体基板２１中
を拡散していく。当初Ａ'点近傍のみであった寄生バイ
ポーラ動作の範囲は、上記少数キャリアの拡散に伴いＰ
型半導体基板２１表面上に沿って広がっていく。そし
て、寄生バイポーラトランジスタ形成領域２４全体が寄
生バイポーラ動作をするに至る。実験によれば、寄生バ
イポーラ動作の伝播速度は１００μｍ進むのに４０nsec
程度かかる。
路によれば、例えば、パッド２６に正の異常電圧が印加
されると、その瞬間には、パッド２６に接続されたＮ+
不純物拡散層２２1，２２2，２２4，２２6，２２7のど
こかの一点、例えば、図１に示すＮ+不純物拡散層２２2
のＡ'点で接合ブレークダウンが発生し、これにより、
Ｐ型半導体基板２１に電流が流れ込み、Ａ'点付近のＰ
型半導体基板２１の電位が上昇する。次に、Ｎ+不純物
拡散層２２2に隣接し、放電線２７に接続されたＮ+不純
物拡散層２２3の接合が順方向バイアスとなり、放電線
２７に電流が流れ、これがベース電流となって、Ａ'点
近傍で寄生バイポーラ動作が開始する。Ｐ型半導体基板
２１に注入される少数キャリアはＰ型半導体基板２１中
を拡散していく。当初Ａ'点近傍のみであった寄生バイ
ポーラ動作の範囲は、上記少数キャリアの拡散に伴いＰ
型半導体基板２１表面上に沿って広がっていく。そし
て、寄生バイポーラトランジスタ形成領域２４全体が寄
生バイポーラ動作をするに至る。実験によれば、寄生バ
イポーラ動作の伝播速度は１００μｍ進むのに４０nsec
程度かかる。
【００１９】ところで、図３に示すように、各Ｎ+不純
物拡散層２２1〜２２7の四隅の角度が鈍角に形成されて
いるので、上記寄生バイポーラ動作の伝播において、当
初１点で接合ブレークダウンが発生した際、従来のよう
な過度の電流集中が起こらない。また、接合ブレークダ
ウンは、しばしばＮ+不純物拡散層２２1〜２２7の四隅
で生じるが、Ｎ+不純物拡散層２２1〜２２7は、その形
状が図３に示す距離ｄ1が距離ｄ2より長くなるように形
成されているので、Ｎ+不純物拡散層２２1〜２２7自身
の抵抗値によって初期の電流密度の上昇が抑えられる。
さらに、隣接するＮ+不純物拡散層２２3と２２4とにお
いて、コンタクト２９1〜２９3と２９4〜２９6とが対向
する位置に設けていないので、例えば、コンタクト２９
4からコンタクト２９1への電流路が対向する位置に設け
た場合に比べて比較的長くとれるため、Ｎ+不純物拡散
層２２1〜２２7による抵抗値が電流制限用の抵抗として
寄与している。また、図４に示すように、Ｎ+不純物拡
散層２２4の下部のコンタクト２９4〜２９6に対応する
Ｐ型半導体基板２１上にＮ+不純物拡散層２２4より深い
Ｎ+不純物拡散層３５を設けているので、コンタクト２
９4〜２９6直下の接合破壊が防止できる。
物拡散層２２1〜２２7の四隅の角度が鈍角に形成されて
いるので、上記寄生バイポーラ動作の伝播において、当
初１点で接合ブレークダウンが発生した際、従来のよう
な過度の電流集中が起こらない。また、接合ブレークダ
ウンは、しばしばＮ+不純物拡散層２２1〜２２7の四隅
で生じるが、Ｎ+不純物拡散層２２1〜２２7は、その形
状が図３に示す距離ｄ1が距離ｄ2より長くなるように形
成されているので、Ｎ+不純物拡散層２２1〜２２7自身
の抵抗値によって初期の電流密度の上昇が抑えられる。
さらに、隣接するＮ+不純物拡散層２２3と２２4とにお
いて、コンタクト２９1〜２９3と２９4〜２９6とが対向
する位置に設けていないので、例えば、コンタクト２９
4からコンタクト２９1への電流路が対向する位置に設け
た場合に比べて比較的長くとれるため、Ｎ+不純物拡散
層２２1〜２２7による抵抗値が電流制限用の抵抗として
寄与している。また、図４に示すように、Ｎ+不純物拡
散層２２4の下部のコンタクト２９4〜２９6に対応する
Ｐ型半導体基板２１上にＮ+不純物拡散層２２4より深い
Ｎ+不純物拡散層３５を設けているので、コンタクト２
９4〜２９6直下の接合破壊が防止できる。
【００２０】以上様々な手法をとることにより、当初Ｎ
+不純物拡散層２２の１点で接合ブレークダウンした際
の過度な電流集中による接合劣化を防止でき、所定時間
内に寄生バイポーラトランジスタ形成領域２４全体に一
様に電流が流れ、安定に動作する。このように寄生バイ
ポーラトランジスタ形成領域２４全体が一様に寄生バイ
ポーラ動作し、静電保護回路として機能するためには、
図１に示すように、例えば、５０μｍの長さの５つのＮ
+不純物拡散層２２2〜２２6を並列に配設することによ
り、５０×５０μｍ2の面積に寄生バイポーラトランジ
スタを配置できることになり、全体が動作するまでに２
０nsec以下で対応できる。通常の静電破壊対応として
は、Ｎ+不純物拡散層２２の長さは１００μｍ以下、寄
生バイポーラトランジスタの占有面積は１００×１００
μｍ2以下が好ましい。さらに、図１に示すように、パ
ッド２６から放電線２７に向かった方向と平行な方向に
Ｎ+不純物拡散層２２を分割配置することにより、電圧
クランプ動作時の電流経路は最短になる。
+不純物拡散層２２の１点で接合ブレークダウンした際
の過度な電流集中による接合劣化を防止でき、所定時間
内に寄生バイポーラトランジスタ形成領域２４全体に一
様に電流が流れ、安定に動作する。このように寄生バイ
ポーラトランジスタ形成領域２４全体が一様に寄生バイ
ポーラ動作し、静電保護回路として機能するためには、
図１に示すように、例えば、５０μｍの長さの５つのＮ
+不純物拡散層２２2〜２２6を並列に配設することによ
り、５０×５０μｍ2の面積に寄生バイポーラトランジ
スタを配置できることになり、全体が動作するまでに２
０nsec以下で対応できる。通常の静電破壊対応として
は、Ｎ+不純物拡散層２２の長さは１００μｍ以下、寄
生バイポーラトランジスタの占有面積は１００×１００
μｍ2以下が好ましい。さらに、図１に示すように、パ
ッド２６から放電線２７に向かった方向と平行な方向に
Ｎ+不純物拡散層２２を分割配置することにより、電圧
クランプ動作時の電流経路は最短になる。
【００２１】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、図４
に示すコンタクト２９4内に上述の中間導電層３４と同
様の材質のプラグを形成し、その上方の金属配線２８と
接続するようにしても良い。これは、Ｎ+不純物拡散層
２２上にコンタクトを分散配置し、さらに、Ｎ+不純物
拡散層２２上の各コンタクト近傍と、比較的低抵抗な金
属配線２８との間に一様な抵抗素子を分散配置したもの
である。これも当初は１点で接合ブレークダウンを起こ
すという現象に基づいており、初期の比較的狭い領域で
の寄生バイポーラ動作時には、比較的少数の抵抗素子を
電流が流れ、寄生バイポーラ動作の範囲が広がるに伴い
より多くの抵抗素子を電流が流れるようにしたものであ
る。これにより、初期段階での過度の電流密度上昇を防
止できる。また、所定の範囲まで寄生バイポーラ動作が
広がった後は実質抵抗素子は並列接続で寄与するため、
抵抗値は最小となる。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、図４
に示すコンタクト２９4内に上述の中間導電層３４と同
様の材質のプラグを形成し、その上方の金属配線２８と
接続するようにしても良い。これは、Ｎ+不純物拡散層
２２上にコンタクトを分散配置し、さらに、Ｎ+不純物
拡散層２２上の各コンタクト近傍と、比較的低抵抗な金
属配線２８との間に一様な抵抗素子を分散配置したもの
である。これも当初は１点で接合ブレークダウンを起こ
すという現象に基づいており、初期の比較的狭い領域で
の寄生バイポーラ動作時には、比較的少数の抵抗素子を
電流が流れ、寄生バイポーラ動作の範囲が広がるに伴い
より多くの抵抗素子を電流が流れるようにしたものであ
る。これにより、初期段階での過度の電流密度上昇を防
止できる。また、所定の範囲まで寄生バイポーラ動作が
広がった後は実質抵抗素子は並列接続で寄与するため、
抵抗値は最小となる。
【００２２】また、上述の実施例では、寄生バイポーラ
トランジスタ形成領域２４におけるＮ+不純物拡散層２
２の個数を５つとしたが、これに限定されず、３つ以上
の奇数個で有れば良い。一方、ダイオード形成領域２５
におけるＮ+不純物拡散層２２とＰ+不純物拡散層２３と
の組も、Ｐ+不純物拡散層２３が１つだけでも、Ｎ+不純
物拡散層２２が外側にくるようにしても良い。コンタク
ト２９及び３０の形状はどのようなものでも良い。さら
に、上述の実施例においては、Ｐ型半導体基板２１を用
いた例を示したが、Ｎ型半導体基板を用いても良い。寄
生バイポーラトランジスタはＰＮＰ型でももちろん良
い。
トランジスタ形成領域２４におけるＮ+不純物拡散層２
２の個数を５つとしたが、これに限定されず、３つ以上
の奇数個で有れば良い。一方、ダイオード形成領域２５
におけるＮ+不純物拡散層２２とＰ+不純物拡散層２３と
の組も、Ｐ+不純物拡散層２３が１つだけでも、Ｎ+不純
物拡散層２２が外側にくるようにしても良い。コンタク
ト２９及び３０の形状はどのようなものでも良い。さら
に、上述の実施例においては、Ｐ型半導体基板２１を用
いた例を示したが、Ｎ型半導体基板を用いても良い。寄
生バイポーラトランジスタはＰＮＰ型でももちろん良
い。
【００２３】
【発明の効果】以上説明したように、この発明の半導体
装置における静電保護回路によれば、バイポーラトラン
ジスタ形成領域がダイオード形成領域で分断されないよ
うに構成したので、バイポーラトランジスタ形成領域全
体が速やかにバイポーラ動作に移行し、これにより、静
電保護回路の所期の能力が十分に発揮される。よって、
半導体装置の信頼性を向上させることができる。また、
この発明の別の構成によれば、第１の不純物拡散層の形
状やコンタクトの配置を工夫したので、外部端子に異常
電圧が印加された当初の接合ブレークダウンの際に過度
の電流集中が発生せず、接合劣化による静電保護回路自
体の破壊を防止できる。
装置における静電保護回路によれば、バイポーラトラン
ジスタ形成領域がダイオード形成領域で分断されないよ
うに構成したので、バイポーラトランジスタ形成領域全
体が速やかにバイポーラ動作に移行し、これにより、静
電保護回路の所期の能力が十分に発揮される。よって、
半導体装置の信頼性を向上させることができる。また、
この発明の別の構成によれば、第１の不純物拡散層の形
状やコンタクトの配置を工夫したので、外部端子に異常
電圧が印加された当初の接合ブレークダウンの際に過度
の電流集中が発生せず、接合劣化による静電保護回路自
体の破壊を防止できる。
【図１】この発明の一実施例である半導体装置における
静電保護回路の構成を示す平面図である。
静電保護回路の構成を示す平面図である。
【図２】同静電保護回路の構成を概念的に示す概念断面
図である。
図である。
【図３】隣接するＮ+不純物拡散層の拡大図である。
【図４】図３のＸ−Ｘ'断面図である。
【図５】従来の半導体装置における静電保護回路の第１
の構成例及びその周辺に形成された回路素子を示す平面
図である。
の構成例及びその周辺に形成された回路素子を示す平面
図である。
【図６】図５の一部等価回路図である。
【図７】従来の半導体装置における静電保護回路の第２
の構成例を概念的に示す概念図である。
の構成例を概念的に示す概念図である。
【図８】従来の半導体装置における静電保護回路の第２
の構成例を概念的に示す平面図である。
の構成例を概念的に示す平面図である。
１，２１ Ｐ型半導体基板（半導体基板） ２ａ，２ｂ，１７1〜１７6， Ｎ+不純物拡散層（第
１の不純物拡散層） ２２1〜２２7，３５ Ｎ+不純物拡散層（第１の不
純物拡散層） ５，１８1〜１８3， Ｐ+不純物拡散層（第２の不
純物拡散層） ２３1〜２３3 Ｐ+不純物拡散層（第２の不純物拡
散層） ３，４，１３，１３ａ，１３ｂ 寄生バイポーラト
ランジスタ １４，１４ａ〜１４ｃ ダイオード ６，１１，２６ パッド １２，２７ 放電線 １５，２８ 金属配線 １６，２９，２９1〜２９6，３０，３０1〜３０6
コンタクト ２４ 寄生バイポーラトランジスタ形成領域（バイ
ポーラトランジスタ形成領域） ２５ａ，２５ｂ ダイオード形成領域 ３４1，３４2 中間導電層
１の不純物拡散層） ２２1〜２２7，３５ Ｎ+不純物拡散層（第１の不
純物拡散層） ５，１８1〜１８3， Ｐ+不純物拡散層（第２の不
純物拡散層） ２３1〜２３3 Ｐ+不純物拡散層（第２の不純物拡
散層） ３，４，１３，１３ａ，１３ｂ 寄生バイポーラト
ランジスタ １４，１４ａ〜１４ｃ ダイオード ６，１１，２６ パッド １２，２７ 放電線 １５，２８ 金属配線 １６，２９，２９1〜２９6，３０，３０1〜３０6
コンタクト ２４ 寄生バイポーラトランジスタ形成領域（バイ
ポーラトランジスタ形成領域） ２５ａ，２５ｂ ダイオード形成領域 ３４1，３４2 中間導電層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/8222 H01L 21/8222 - 8228 H01L 21/8232 H01L 27/06 H01L 27/08 H01L 27/082
Claims (8)
- 【請求項１】 半導体基板上に３つ以上の奇数個の第１
の不純物拡散層が所定間隔で隣接して形成され、前記第
１の不純物拡散層と前記半導体基板とがバイポーラ動作
を行うバイポーラトランジスタ形成領域と、 前記バイポーラトランジスタ形成領域の両側から、前記
第１の不純物拡散層、第２の不純物拡散層がこの順にか
つ交互に所定間隔で形成された第１及び第２のダイオー
ド形成領域と、 前記バイポーラトランジスタ形成領域内のエミッタを構
成する第１の不純物拡散層と前記第１及び第２のダイオ
ード形成領域内の第２の不純物拡散層、又は前記バイポ
ーラトランジスタ形成領域内のコレクタを構成する第１
の不純物拡散層と前記第１及び第２のダイオード形成領
域内の第１の不純物拡散層のいずれかと接続された放電
線とを備え、 前記バイポーラトランジスタ形成領域内のエミッタ又は
コレクタを構成する第１の不純物拡散層のうち、前記放
電線に接続されない方と、前記第１及び第２のダイオー
ド形成領域内の第１又は第２の不純物拡散層のうち、前
記放電線に接続されない方が外部端子に接続されたこと
を特徴とする半導体装置における静電保護回路。 - 【請求項２】 前記バイポーラトランジスタ形成領域内
の前記第１の不純物拡散層は短冊状であり、その四隅は
鈍角に形成されていることを特徴とする請求項１記載の
半導体装置における静電保護回路。 - 【請求項３】 前記バイポーラトランジスタ形成領域内
の前記第１の不純物拡散層の上面に層間絶縁層及び中間
導電層が順次形成され、前記第１の不純物拡散層と前記
中間導電層とは所定間隔で前記層間絶縁層に形成された
複数のコンタクトを介して接続され、前記複数のコンタ
クトのうち、前記第１の不純物拡散層の一端部近傍に位
置するものの一角から前記第１の不純物拡散層の一端部
の対応する一角までの距離は、当該コンタクトの一角か
ら前記第１の不純物拡散層の側面部までの距離よりも長
くなるように形成されていることを特徴とする請求項２
記載の半導体装置における静電保護回路。 - 【請求項４】 前記バイポーラトランジスタ形成領域内
の第１の不純物拡散層に形成された各コンタクトは、隣
接する第１の不純物拡散層に形成された各コンタクトと
は前記第１の不純物拡散層の側面に対して線対称の位置
には形成されていないことを特徴とする請求項３記載の
半導体装置における静電保護回路。 - 【請求項５】 前記中間導電層は、高融点金属、その珪
化物、多結晶シリコン層、又はこれらの多層膜で形成さ
れていることを特徴とする請求項３又は４に記載の半導
体装置における静電保護回路。 - 【請求項６】 前記バイポーラトランジスタ形成領域内
の前記第１の不純物拡散層の下部の前記複数のコンタク
トに対応する前記半導体基板上には、前記第１の不純物
拡散層の厚さより深く、前記第１の不純物拡散層と同種
の不純物による拡散層が設けられていることを特徴とす
る請求項３乃至５のいずれか１に記載の半導体装置にお
ける静電保護回路。 - 【請求項７】 前記バイポーラトランジスタ形成領域内
の前記第１の不純物拡散層の長さは、１００μｍ以下で
あることを特徴とする請求項１乃至６のいずれか１に記
載の半導体装置における静電保護回路。 - 【請求項８】 前記外部端子から延在する短冊状の配線
が前記放電線と略直角に形成され、かつ、前記第１及び
第２の不純物拡散層が、前記配線と略平行に形成されて
いることを特徴とする請求項１乃至７のいずれか１に記
載の半導体装置における静電保護回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8319480A JP2943738B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置における静電保護回路 |
| TW086117886A TW375839B (en) | 1996-11-29 | 1997-11-25 | Single-chip system having electrostatic discharge (ESD) protective circuitry |
| US08/969,341 US5923079A (en) | 1996-11-29 | 1997-11-28 | Single-chip system having electrostatic discharge (ESD) protective circuitry including a single bipolar transistor portion |
| CNB971219583A CN1139995C (zh) | 1996-11-29 | 1997-11-28 | 静电放电保护电路和使用该保护电路的单片机*** |
| KR1019970064853A KR100305099B1 (ko) | 1996-11-29 | 1997-11-29 | 정전방전(esd)보호회로를갖는단일칩시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8319480A JP2943738B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置における静電保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163433A JPH10163433A (ja) | 1998-06-19 |
| JP2943738B2 true JP2943738B2 (ja) | 1999-08-30 |
Family
ID=18110683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8319480A Expired - Fee Related JP2943738B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置における静電保護回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5923079A (ja) |
| JP (1) | JP2943738B2 (ja) |
| KR (1) | KR100305099B1 (ja) |
| CN (1) | CN1139995C (ja) |
| TW (1) | TW375839B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628493B1 (en) * | 1999-04-15 | 2003-09-30 | Texas Instruments Incorporated | System and method for electrostatic discharge protection using lateral PNP or PMOS or both for substrate biasing |
| JP3708764B2 (ja) | 1999-09-07 | 2005-10-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| AU2000267698A1 (en) * | 2000-01-19 | 2001-07-31 | Fabtech, Inc. | Distributed reverse surge guard |
| US6717229B2 (en) | 2000-01-19 | 2004-04-06 | Fabtech, Inc. | Distributed reverse surge guard |
| JP4360733B2 (ja) * | 2000-03-07 | 2009-11-11 | シャープ株式会社 | 配線構造 |
| WO2001097358A1 (en) * | 2000-06-15 | 2001-12-20 | Sarnoff Corporation | Multi-finger current ballasting esd protection circuit and interleaved ballasting for esd-sensitive circuits |
| JP4025023B2 (ja) * | 2001-01-18 | 2007-12-19 | 株式会社東芝 | 半導体装置 |
| US6462393B2 (en) | 2001-03-20 | 2002-10-08 | Fabtech, Inc. | Schottky device |
| KR100443771B1 (ko) * | 2002-01-28 | 2004-08-09 | 삼성전자주식회사 | 작업물 수납 용기 및 작업물 수납 용기의 개폐 장치 |
| JP3778152B2 (ja) * | 2002-09-27 | 2006-05-24 | 株式会社デンソー | ダイオード |
| US7847317B2 (en) * | 2002-12-31 | 2010-12-07 | Intel Corporation | Low-capacitance electrostatic discharge protection diodes |
| US6756834B1 (en) | 2003-04-29 | 2004-06-29 | Pericom Semiconductor Corp. | Direct power-to-ground ESD protection with an electrostatic common-discharge line |
| JP4759982B2 (ja) * | 2003-12-18 | 2011-08-31 | 株式会社デンソー | ダイオード |
| KR100772097B1 (ko) | 2005-06-11 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 회로용 정전기 보호소자 |
| KR100861294B1 (ko) * | 2006-02-24 | 2008-10-01 | 주식회사 하이닉스반도체 | 반도체 회로용 정전기 보호소자 |
| JP5147044B2 (ja) * | 2007-01-16 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2008218564A (ja) | 2007-03-01 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR100824775B1 (ko) * | 2007-06-18 | 2008-04-24 | 삼성전자주식회사 | 정전 오버스트레스 보호용 트랜지스터 및 이를 포함하는정전 방전 보호회로 |
| JP2014225483A (ja) | 2011-09-16 | 2014-12-04 | パナソニック株式会社 | 半導体集積回路装置 |
| CN102544078A (zh) * | 2012-02-20 | 2012-07-04 | 中国科学院微电子研究所 | 一种多晶硅双极晶体管及其制作方法 |
| JPWO2022215485A1 (ja) * | 2021-04-08 | 2022-10-13 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2644342B2 (ja) * | 1989-09-01 | 1997-08-25 | 東芝マイクロエレクトロニクス株式会社 | 入力保護回路を備えた半導体装置 |
| JP2982250B2 (ja) * | 1990-08-09 | 1999-11-22 | 日本電気株式会社 | 半導体装置 |
| KR960002094B1 (ko) * | 1990-11-30 | 1996-02-10 | 가부시키가이샤 도시바 | 입력보호회로를 갖춘 반도체장치 |
| DE4200884A1 (de) * | 1991-01-16 | 1992-07-23 | Micron Technology Inc | Integrierte halbleiterschaltungsvorrichtung |
| JPH05335485A (ja) * | 1992-05-28 | 1993-12-17 | Fujitsu Ltd | 半導体集積回路装置 |
| DE69326543T2 (de) * | 1993-04-28 | 2000-01-05 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Monolithisch integrierte Struktur einer elektronischen Vorrichtung mit einer bestimmten unidirektionalen Konduktionsschwellenspannung |
| JP2972494B2 (ja) * | 1993-06-30 | 1999-11-08 | 日本電気株式会社 | 半導体装置 |
| JP3210147B2 (ja) * | 1993-08-09 | 2001-09-17 | 株式会社東芝 | 半導体装置 |
| JP2822915B2 (ja) * | 1995-04-03 | 1998-11-11 | 日本電気株式会社 | 半導体装置 |
| US5670814A (en) * | 1996-06-03 | 1997-09-23 | Winbond Electronics Corporation | Electrostatic discharge protection circuit triggered by well-coupling |
| US5721656A (en) * | 1996-06-10 | 1998-02-24 | Winbond Electronics Corporation | Electrostatc discharge protection network |
-
1996
- 1996-11-29 JP JP8319480A patent/JP2943738B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-25 TW TW086117886A patent/TW375839B/zh not_active IP Right Cessation
- 1997-11-28 CN CNB971219583A patent/CN1139995C/zh not_active Expired - Fee Related
- 1997-11-28 US US08/969,341 patent/US5923079A/en not_active Expired - Lifetime
- 1997-11-29 KR KR1019970064853A patent/KR100305099B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1184276A (zh) | 1998-06-10 |
| KR100305099B1 (ko) | 2002-03-08 |
| JPH10163433A (ja) | 1998-06-19 |
| CN1139995C (zh) | 2004-02-25 |
| KR19980042939A (ko) | 1998-08-17 |
| TW375839B (en) | 1999-12-01 |
| US5923079A (en) | 1999-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2943738B2 (ja) | 半導体装置における静電保護回路 | |
| JP3851001B2 (ja) | 静電気保護回路 | |
| JPS6358380B2 (ja) | ||
| JP2004336032A (ja) | 静電気放電エネルギーを導通するための集積回路の構造 | |
| JPH0324791B2 (ja) | ||
| JP2822915B2 (ja) | 半導体装置 | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JP3255547B2 (ja) | 絶縁ゲート付きサイリスタ | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| US6320229B1 (en) | Semiconductor device | |
| JP3191209B2 (ja) | 静電破壊防止装置 | |
| US6534834B1 (en) | Polysilicon bounded snapback device | |
| JP3539368B2 (ja) | 半導体装置 | |
| US6597021B2 (en) | Protection circuit and semiconductor device | |
| JPS6239547B2 (ja) | ||
| JP3211871B2 (ja) | 入出力保護回路 | |
| JPS5916365A (ja) | 相補型半導体装置 | |
| JP2004335634A (ja) | Ｅｓｄ保護ダイオード | |
| JP2000133775A (ja) | 保護素子 | |
| JPH04504030A (ja) | Ｍｏｓデバイス用過電圧保護回路 | |
| JPH0373574A (ja) | 半導体集積回路 | |
| JP2988000B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH03174763A (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPH07321307A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |