JP2909079B2 - 表示制御方式 - Google Patents

表示制御方式

Info

Publication number
JP2909079B2
JP2909079B2 JP63229015A JP22901588A JP2909079B2 JP 2909079 B2 JP2909079 B2 JP 2909079B2 JP 63229015 A JP63229015 A JP 63229015A JP 22901588 A JP22901588 A JP 22901588A JP 2909079 B2 JP2909079 B2 JP 2909079B2
Authority
JP
Japan
Prior art keywords
display
crt
dots
data
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63229015A
Other languages
English (en)
Other versions
JPH0277086A (ja
Inventor
浩輝 善田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63229015A priority Critical patent/JP2909079B2/ja
Priority to KR1019890013228A priority patent/KR920005308B1/ko
Priority to EP89116957A priority patent/EP0359234B1/en
Priority to DE68925854T priority patent/DE68925854T2/de
Publication of JPH0277086A publication Critical patent/JPH0277086A/ja
Priority to US08/303,879 priority patent/US5508714A/en
Application granted granted Critical
Publication of JP2909079B2 publication Critical patent/JP2909079B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G09G5/366—Graphics controllers with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばプラズマディスプレイユニットを標
準装備し、CRTディスプレイユニットを任意に接続可能
とした、パーソナルコンピュータ、パーソナルワークス
テーション等のコンピュータシステムに用いて好適な表
示制御方式に関する。
（従来の技術） 従来、プラズマディスプレイユニットを標準装備し、
CRTディスプレイユニットを任意に接続可能とした、パ
ーソナルコンピュータ、パーソナルワークステーション
等のコンピュータシステムに於いては、それぞれのディ
スプレイユニットの水平解像度が異なる（例えばCRTデ
ィスプレイは水平方向解像度720ドット（標準テキスト
表示）をもつのに対して、プラズマディスプレイは水平
方向解像度640ドット）ことから、CRTディスプレイ用に
作られたBIOS及びソフトウェアをプラズマディスプレイ
の表示に使用できないという問題があった。
（発明が解決しようとする課題） 従って、従来ではCRTディスプレイによる高解像度
と、CRTディスプレイ及びプラズマディスプレイの同時
並行（デュアルディスプレイモードの）を任意に選択し
て表示ドライブできるシステムが実現されなかった。
本発明は上記実情に鑑みなされたもので、CRTディス
プレイとプラズマディスプレイの水平方向の解像度の違
いによる不具合を解消して、CRTディスプレイによる高
解像度と、CRTディスプレイ及びプラズマディスプレイ
の同時並行（デュアルディスプレイモードの）を任意に
選択して表示ドライブできるシステムを容易に実現可能
にした表示制御方式を提供することを目的とする。
［発明の構成］ （課題を解決するための手段及び作用） 本発明は、CRTディスプレイ等の表示に用いられる第
１の表示モードと、プラズマディスプレイ等の表示に用
いられ、第１の表示モードよりも水平表示解像度が低い
第２の表示モードとを用いて表示制御を行う表示制御シ
ステムにおいて、CRT表示用に作成されたテキストデー
タ、つまり水平表示解像度が大きい第１表示モード用の
フォントデータを、水平表示解像度が低い第２の表示モ
ードにも適用できるようにして、CRT表示用に作成され
たフォントデータを第１および第２の双方の表示モード
で共用できるようにするために、第２表示モードで表示
する場合には、第１表示モード用に構成された縦Ｘドッ
ト、横Ｙドットの各フォントデータから横方向の特定位
置のドットを無くして、縦Ｘドット、横Ｙドットのフォ
ントデータを第２表示モード用の解像度に圧縮して表示
するようにしたものであり、これにより、CRTディスプ
レイによる高解像度と、CRTディスプレイ及びプラズマ
ディスプレイの同時並行（デュアルディスプレイモード
の）を任意に選択して表示ドライブできるシステムを容
易に実現できる。
（実施例） （実施例） 以下図面を参照して本発明の一実施例を説明する。
第１図は第２図のシステム内に於ける高解像度表示シ
ステム30の構成を示すブロック図、第２図は上記第１図
に示す高解像度表示システム30を含むシステム全体の構
成を示すブロック図である。
第２図に於いて、11はシステム全体の制御を司るCP
U、12は32ビット幅のCPUバス（D31−24,D23−16,D15−
8,D7−０）、13はラッチ回路（Ｂ−LAT）、14は32ビッ
ト幅のメモリバス（MD31−24,MD23−16,MD15−8,MD7−
０）、15はラッチ回路（Ｃ−LAT）、16は16ビット幅及
び７ビット幅のアドレスバス（SA19−0,LA23−17）と16
ビット幅のデータバス（SD15−8,SD7−０）16aとでなる
システムバス、17及び18はそれぞれ内部RAM（DRAM）、1
9はキャッシュメモリ（SRAM）、20は内部ROM（BIOS−RO
M）である。
21はメモリコントロールを含むシステム全体のタイミ
ング制御を司るタイミングコントローラ（TC）、22はシ
ステムバス制御を行なうバスコントローラ（BUS−CN
T）、23はキャッシュメモリコントローラ（CMC）であ
る。
30はCRTディスプレイを高解像度（水平方向720ドッ
ト）、多色・多階調（モノクロ）で表示ドライブする表
示制御機能と、CRTディスプレイ及びプラズマディスプ
レイを同時に表示ドライブ（この際は各ディスプレイと
もに水平方向640ドット）する表示制御機能とをもつ高
解像度表示システム（HRGS）であり、その詳細は第１図
に示される。
第１図に於いて、31乃至34はそれぞれ高解像度表示シ
ステムの構成要素をなすもので、31は、CRTディスプレ
イ（CRT）50を上記したような高解像度（720ドット）で
表示ドライブするCRT表示コントローラ（CRT−CNT）で
あり、内部には、CRT表示タイミングを管理する、クロ
ック管理レジスタ（１ドットの基本クロック（28,322MH
Z＝９×35,3ns/25,175MHZ＝８×39,7ns）を管理するレ
ジスタ）、クロックモードレジスタ（１キャラクタのド
ット数（９ドット/8ドット）を管理するレジスタ）、水
平方向パニングレジスタ（１キャラクタ内の水平方向ス
クロールドット数を管理するレジスタ）等が設けられ、
それぞれ後述する表示制御部32内の表示タイミング変換
回路323により設定制御される。
32はシステムバス16を介してCPU11との間で各種表示
制御系のデータをやりとりするバスインターフェイス機
能とプラズマディスプレイ（PDP）40の表示制御を司る
各種の機能回路部が実装されたゲートアレイ構造の表示
制御部（DC）であり、ここでは、プラズマディスプレイ
40の階調表示に供されるPDPパレット321、CPU11から送
出された高解像度表示システム（HRGS）30内部の表示タ
イミングを決定する表示タイミングデータを貯える表示
タイミングデータレジスタ322、同表示タイミングデー
タレジスタ322のデータを表示モード（CRT表示モード／
デュアルディスプレイモード）に応じ（デュアルディス
プレイモードのとき）選択的に変更してCRT表示コント
ローラ31内の各種タイミング制御レジスタ（クロック管
理レジスタ、クロックモードレジスタ、水平方向パニン
グレジスタ等）に設定する表示タイミング変換回路323
等が設けられる。
33は表示データを貯える表示データメモリ（以下VRAM
と称す）であり、ここでは64K×４ビットで構成され
る。34はCRT表示コントローラ31の制御の下にアナログ
の表示データを生成するCRT表示データ生成部であり、
ここでは内部にCRTパレット341、及びディジタル−アナ
ログ変換回路等をもつ。61はシステムバス16と表示制御
部32との間に於いて書替えパレットデータを含む各種の
データを転送する16ビットのデータバス（SD15−00）、
62は上記パレットデータをCRT表示データ生成部34内のC
RTパレット341に書込むためのデータバス（SD7−０）で
ある。
第３図は上記実施例に於けるフォント変換動作を説明
するための図である。ここでは、表示モードがCRTディ
スプレイ50とプラズマディスプレイ40を同時並行して表
示ドライブするデュアルディスプレイモードであると
き、CRT表示用の９×16ドット構成のフォント（１文字
９×16ドットのボックスサイズ）の横方向９ドット目の
表示期間（d8）を無くして、８×16ドットのフォントサ
イズに圧縮し、このフォントをプラズマディスプレイ40
及びCRTディスプレイ50に表示する。従って例えばボッ
クスサイズが９×16ドットであることを意識して、その
フォントエリアをフルに定義したユーザフォントに於い
ては、各フォントが８×16ドットで表示されることか
ら、フォント相互が隙間無く隣接する場合がある。又、
このデュアルディスプレイモードの際、CPU11側のイン
ターフェイスでは、表示モードに一切関係なく、１文字
９×16ドットのCRT表示用のフォントとして、キャラク
タデータがリード／ライトアクセスされる。
ここで上記第１図乃至第３図を参照して一実施例の動
作を説明する。
表示制御部32内の表示タイミングデータレジスタ322
には、CPU11により書込まれた例えばCRT表示モードの表
示タイミングデータが保持される。この表示タイミング
データレジスタ322に保持された表示タイミングデータ
は表示タイミング変換回路323に供給される。表示タイ
ミング変換回路323は表示モードがCRT表示モードである
とき、スルーモードとなり、上記表示タイミングデータ
レジスタ322に保持された表示タイミングデータをその
まま（変換せずに）、CRT表示コントローラ31内の各種
タイミング制御レジスタ（クロック管理レジスタ、クロ
ックモードレジスタ、水平方向パニングレジスタ等）に
設定する。これにより、CRT表示コントローラ31はCRTデ
ィスプレイ50を通常の解像度、即ち水平解像度720ドッ
トで表示ドライブ制御し、VRAM33上の表示データを表示
する。
また、表示モードがデュアルディスプレイモードであ
るときは、上記表示タイミングデータレジスタ322に保
持された表示タイミングデータをデュアルディスプレイ
モード（水平解像度640ドット）に固有の表示タイミン
グデータに書替えて、CRT表示コントローラ31内の各種
タイミング制御レジスタ（クロック管理レジスタ、クロ
ックモードレジスタ、水平方向パニングレジスタ等）に
設定する。これにより、CRT表示コントローラ31はCRTデ
ィスプレイ50をプラズマディスプレイ40と同様の水平解
像度640ドットで表示ドライブ制御し、VRAM33上の表示
データをプラズマディスプレイ40とともに表示する。
このようにして、CRTディスプレイ50とプラズマディ
スプレイ40の水平方向の解像度の違いによる表示タイミ
ングの差異を吸収したことにより、CRTディスプレイ50
による高解像度と、CRTディスプレイ50及びプラズマデ
ィスプレイ40の同時並行（デュアルディスプレイモード
の）を任意に選択して表示ドライブできるシステムが比
較的簡単な構成で容易に実現できる。
［発明の効果］ 以上詳記したように本発明の表示制御方式によれば、
水平方向解像度ｍドットのプラズマディスプレイと同プ
ラズマディスプレイより高いｎドットの水平方向解像度
表示を行なうCRTディスプレイとを表示ドライブ対象と
するパーソナルコンピュータに於いて、CRTディスプレ
イに表示するテキスト表示文字の水平方向の特定ドット
位置のドットを間引いてプラズマディスプレイに表示さ
せる表示タイミング制御回路を備えて、CRTディスプレ
イとプラズマディスプレイの水平方向の解像度の違いに
よる不具合を解消したことにより、CRTディスプレイに
よる高解像度と、CRTディスプレイ及びプラズマディス
プレイの同時並行（デュアルディスプレイモードの）を
任意に選択して表示ドライブできるシステムを容易に実
現できる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例に於けるシステム全体の構成を示すブロック
図、第３図は上記実施例に於けるフォント変換動作を説
明するための図である。 11……CPU、12……CPUバス（D31−24,D23−16,D15−8,D
7−０）、13……ラッチ回路（Ｂ−LAT）、14……メモリ
バス（MD31−24,MD23−16,MD15−8,MD7−０）、15……
ラッチ回路（Ｃ−LAT）、16……システムバス（SA19−
0,LA23−17、SD15−8,SD7−０）、17,18……内部RAM（D
RAM）、19……キャッシュメモリ（SRAM）、20……内部R
OM（BIOS−ROM）、21……タイミングコントローラ（T
C）、22……バスコントローラ（BUS−CNT）、23……キ
ャッシュメモリコントローラ（CMC）、30……高解像度
表示システム（HRGS）、31……CRT表示コントローラ（C
RT−CNT（PVGA））、32……表示制御部（DC（HRGS−G
A））、33……VRAM（表示データメモリ）、34……CRT表
示データ生成部（DAC）、40……プラズマディスプレイ
（PDP）、50……CRTディスプレイ（CRT）、61,62……デ
ータバス、321……PDPパレット、322……表示タイミン
グデータレジスタ、323……表示タイミング変換回路、3
41……CRTパレット。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/26

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の表示解像度で表示する第１の表示モ
    ードと、この第１の表示解像度により水平解像度の低い
    第２の表示解像度で表示する第２の表示モードとを有
    し、各表示モードに対応したフォントデータをディプレ
    イに表示させる表示制御方式において、 前記第２の表示モードで表示する場合、前記第１の表示
    モード用に縦方向Ｘドット、横方向Ｙドットに構成され
    たフォントデータに対して、前記横方向の特定のドット
    に対する表示を無くし、前記第２の表示モードの表示解
    像度に対応したフォントサイズに圧縮して前記ディスプ
    レイに表示させることを特徴とする表示制御方式。
  2. 【請求項２】前記第１の表示モード用に構成されたフォ
    ントデータは横方向９ドットのデータであり、 前記第２の表示モードで表示する場合、前記フォントデ
    ータの横方向９ドット目に対応する表示を無くして、横
    方向８ドットで前記ディスプレイに表示することを特徴
    とする請求項１記載の表示制御方式。
JP63229015A 1988-09-13 1988-09-13 表示制御方式 Expired - Lifetime JP2909079B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63229015A JP2909079B2 (ja) 1988-09-13 1988-09-13 表示制御方式
KR1019890013228A KR920005308B1 (ko) 1988-09-13 1989-09-12 하드웨어적으로 crt 해상도를 pdp 해상도로 변환하는 표시제어장치
EP89116957A EP0359234B1 (en) 1988-09-13 1989-09-13 Display control apparatus for converting CRT resolution into PDP resolution by hardware
DE68925854T DE68925854T2 (de) 1988-09-13 1989-09-13 Anzeigesteuergerät zum Konvertieren mittels Hardware von CRT-Auflösung in Plasmaanzeigetafel-Auflösung
US08/303,879 US5508714A (en) 1988-09-13 1994-09-09 Display control apparatus for converting CRT resolution into PDP resolution by hardware

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63229015A JP2909079B2 (ja) 1988-09-13 1988-09-13 表示制御方式

Publications (2)

Publication Number Publication Date
JPH0277086A JPH0277086A (ja) 1990-03-16
JP2909079B2 true JP2909079B2 (ja) 1999-06-23

Family

ID=16885421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63229015A Expired - Lifetime JP2909079B2 (ja) 1988-09-13 1988-09-13 表示制御方式

Country Status (5)

Country Link
US (1) US5508714A (ja)
EP (1) EP0359234B1 (ja)
JP (1) JP2909079B2 (ja)
KR (1) KR920005308B1 (ja)
DE (1) DE68925854T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004138B1 (en) * 1990-04-06 1994-05-13 Canon Kk Display apparatus
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
JPH0588846A (ja) * 1991-09-30 1993-04-09 Toshiba Corp フラツトパネル表示制御システム
US5841430A (en) * 1992-01-30 1998-11-24 Icl Personal Systems Oy Digital video display having analog interface with clock and video signals synchronized to reduce image flicker
JP2531426B2 (ja) * 1993-02-01 1996-09-04 日本電気株式会社 マルチスキャン型液晶ディスプレイ装置
US6014126A (en) * 1994-09-19 2000-01-11 Sharp Kabushiki Kaisha Electronic equipment and liquid crystal display
US5841418A (en) * 1995-06-07 1998-11-24 Cirrus Logic, Inc. Dual displays having independent resolutions and refresh rates
US5898441A (en) * 1995-06-16 1999-04-27 International Business Machines Corporation Method and apparatus for integrating video capture and monitor
US6088014A (en) 1996-05-11 2000-07-11 Hitachi, Ltd. Liquid crystal display device
JP3713084B2 (ja) 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
US5790083A (en) * 1996-04-10 1998-08-04 Neomagic Corp. Programmable burst of line-clock pulses during vertical retrace to reduce flicker and charge build-up on passive LCD display panels during simultaneous LCD and CRT display
US6067071A (en) * 1996-06-27 2000-05-23 Cirrus Logic, Inc. Method and apparatus for expanding graphics images for LCD panels
KR100190841B1 (ko) * 1996-07-08 1999-06-01 윤종용 화면정보전송기능을 갖는 모니터화면제어장치 및 그 제어방법
US5757338A (en) * 1996-08-21 1998-05-26 Neomagic Corp. EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum
US6115032A (en) * 1997-08-11 2000-09-05 Cirrus Logic, Inc. CRT to FPD conversion/protection apparatus and method
US7554510B1 (en) 1998-03-02 2009-06-30 Ati Technologies Ulc Method and apparatus for configuring multiple displays associated with a computing system
US6823525B1 (en) * 2000-01-21 2004-11-23 Ati Technologies Inc. Method for displaying single monitor applications on multiple monitors driven by a personal computer
JP4144193B2 (ja) * 2000-10-25 2008-09-03 ソニー株式会社 表示パネル、及びディスプレイ装置
JP2002149152A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd 画像表示制御装置
US7327355B2 (en) * 2001-12-08 2008-02-05 Samsung Electronics Co., Ltd. LCD monitor with dual interface and control method thereof
JP3831290B2 (ja) 2002-05-07 2006-10-11 株式会社日立製作所 Ｃａｄデータの評価方法及び評価装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928845A (en) * 1974-12-11 1975-12-23 Rca Corp Character generator system selectively providing different dot-matrix size symbols
US4121283A (en) * 1977-01-17 1978-10-17 Cromemco Inc. Interface device for encoding a digital image for a CRT display
US4430649A (en) * 1978-07-21 1984-02-07 Radio Shack Video processing system
GB2053533B (en) * 1979-07-06 1983-05-18 Digital Equipment Corp Digital data communications device with standard option connection
JPS56122132U (ja) * 1980-02-18 1981-09-17
DE3209530C2 (de) * 1981-03-17 1985-05-02 Sharp K.K., Osaka Textdarstellungseinrichtung für ein Textverarbeitungssystem
US4454593A (en) * 1981-05-19 1984-06-12 Bell Telephone Laboratories, Incorporated Pictorial information processing technique
US4422163A (en) * 1981-09-03 1983-12-20 Vend-A-Copy, Inc. Power down circuit for data protection in a microprocessor-based system
JPS58123118A (ja) * 1982-01-18 1983-07-22 Fujitsu Ltd 自動電源切断方式
US4536856A (en) * 1982-06-07 1985-08-20 Sord Computer Systems, Inc. Method of and apparatus for controlling the display of video signal information
DE3329130A1 (de) * 1982-08-23 1984-02-23 Kabushiki Kaisha Suwa Seikosha, Tokyo Verfahren zur ansteuerung einer matrix-anzeigetafel
US4574279A (en) * 1982-11-03 1986-03-04 Compaq Computer Corporation Video display system having multiple selectable screen formats
JPS59121391A (ja) * 1982-12-28 1984-07-13 シチズン時計株式会社 液晶表示装置
US4566005A (en) * 1983-03-07 1986-01-21 International Business Machines Corporation Data management for plasma display
JPS59221183A (ja) * 1983-05-31 1984-12-12 Seiko Epson Corp 液晶表示式受像装置の駆動方式
US4679038A (en) * 1983-07-18 1987-07-07 International Business Machines Corporation Band buffer display system
JPS6085678A (ja) * 1983-10-17 1985-05-15 Canon Inc 画像表示装置
JPS60100176A (ja) * 1983-11-05 1985-06-04 株式会社リコー 文字フオント縮小方式
US4712140A (en) * 1983-12-30 1987-12-08 International Business Machines Corporation Image reduction method
US4611203A (en) * 1984-03-19 1986-09-09 International Business Machines Corporation Video mode plasma display
DE3586927T2 (de) * 1984-04-20 1993-06-03 Hitachi Ltd Flaches bildschirmanzeigesystem mit integriertem eingabegeraet.
JPS60227296A (ja) * 1984-04-25 1985-11-12 シャープ株式会社 表示制御方式
US4628534A (en) * 1984-07-06 1986-12-09 Honeywell Information Systems Inc. Method for changing the resolution of compressed image data
JPS61118791A (ja) * 1984-11-15 1986-06-06 株式会社東芝 フオント圧縮装置
JP2583043B2 (ja) * 1984-12-06 1997-02-19 大日本スクリ−ン製造株式会社 画像データ圧縮装置
US4847788A (en) * 1985-03-01 1989-07-11 Hitachi, Ltd. Graphic data processing method and system
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社　アスキ− デイスプレイコントロ−ラ
JPH0736104B2 (ja) * 1985-03-27 1995-04-19 株式会社アスキ− デイスプレイコントロ−ラ
US4763279A (en) * 1985-12-26 1988-08-09 International Business Machines Corporation Method and apparatus for converting dot matrix display data of one resolution to a format for displaying on a display device having a different resolution
DE3782450T2 (de) * 1986-04-25 1993-03-18 Seiko Instr Inc Interface, zum beispiel fuer eine fluessigkristallanzeige.
JPH0782306B2 (ja) * 1986-05-30 1995-09-06 株式会社日立製作所 ビデオインターフェース方法及び装置
JPH01191914A (ja) * 1988-01-27 1989-08-02 Toshiba Corp コンピュータシステム
JP2892009B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式

Also Published As

Publication number Publication date
KR920005308B1 (ko) 1992-07-02
US5508714A (en) 1996-04-16
EP0359234B1 (en) 1996-03-06
KR900005276A (ko) 1990-04-13
EP0359234A2 (en) 1990-03-21
DE68925854D1 (de) 1996-04-11
EP0359234A3 (en) 1991-08-07
JPH0277086A (ja) 1990-03-16
DE68925854T2 (de) 1996-08-14

Similar Documents

Publication Publication Date Title
JP2909079B2 (ja) 表示制御方式
US6215459B1 (en) Dual display video controller
JPH0362090A (ja) フラットパネル表示制御回路
JP2889149B2 (ja) 画像表示制御方法及び画像表示制御装置
US4591845A (en) Character and graphic signal generating apparatus
JP2902290B2 (ja) 表示制御システム
JP2637724B2 (ja) 表示制御装置
KR20130043322A (ko) 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 장치
JPH0782747B2 (ja) ランダムアクセスポートおよびシリアルアクセスポートを有するメモリアレイ
JP2909080B2 (ja) 表示制御装置
US5555460A (en) Method and apparatus for providing a reformatted video image to a display
JP3017882B2 (ja) 表示制御システム
JP2909081B2 (ja) 表示制御装置
EP0228745A2 (en) Raster scan video controller provided with an update cache, update cache for use in such video controller, and CRT display station comprising such controller
JPH07234773A (ja) 表示制御装置
JPH1185106A (ja) 表示制御装置および表示装置
EP0326171A2 (en) Display controller having a function of controlling various display memories
JP3245230B2 (ja) 表示制御装置および表示制御方法
JP2000322044A (ja) 表示制御装置および方法
JPH0361199B2 (ja)
JPH096318A (ja) 表示制御装置
GB2284131A (en) Video display apparatus
JP2000293144A (ja) メモリ内蔵液晶駆動回路および液晶表示装置
JPH0659652A (ja) 表示制御装置
JPH05257793A (ja) 計算機システム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10