JP2892009B2 - 表示制御方式 - Google Patents

表示制御方式

Info

Publication number
JP2892009B2
JP2892009B2 JP63130923A JP13092388A JP2892009B2 JP 2892009 B2 JP2892009 B2 JP 2892009B2 JP 63130923 A JP63130923 A JP 63130923A JP 13092388 A JP13092388 A JP 13092388A JP 2892009 B2 JP2892009 B2 JP 2892009B2
Authority
JP
Japan
Prior art keywords
display
signal
timing
period
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63130923A
Other languages
English (en)
Other versions
JPH01300295A (ja
Inventor
浩輝 善田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63130923A priority Critical patent/JP2892009B2/ja
Priority to EP19890109480 priority patent/EP0344623A3/en
Priority to KR1019890007202A priority patent/KR930000455B1/ko
Publication of JPH01300295A publication Critical patent/JPH01300295A/ja
Priority to US07/789,537 priority patent/US5396258A/en
Priority to US08/326,808 priority patent/US5592187A/en
Application granted granted Critical
Publication of JP2892009B2 publication Critical patent/JP2892009B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G09G5/366—Graphics controllers with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、CRTディスプレイの表示タイミングでプラ
ズマディスプレイ等のフラットパネルディスプレイ表示
ドライブ制御する表示制御方式に関する。
（従来の技術〕 従来、CRTディスプレイの表示制御に於いては、垂直
同期信号とその前後のフロントポーチ及びバックポーチ
を含む垂直帰線期間が必要となり、一方、プラズマディ
スプレイの表示制御に於いては上記したような大きな垂
直帰線期間を必要としないことから、プラズマディスプ
レイとCRTディスプレイとでは、表示駆動のための表示
タイミングを全く異にしていた。従って、例えばプラズ
マディスプレイを備えたラップトップタイプのパーソナ
ルコンピュータに於いて、CRTディスプレイを外部表示
装置として接続できる構成としたとき、プラズマディス
プレイの表示ドライブに固有の表示タイミング回路と、
CRTディスプレイの表示ドライブに固有の表示タイミン
グ回路とを用意する必要があり、更に上記各表示タイミ
ングの切替回路が必要となることから構成が繁雑とな
る。
（発明が解決しようとする課題） 上記したように、従来では表示機構としてプラズマデ
ィスプレイを備えたパーソナルコンピュータに於いて、
外部表示機構としてCRTディスプレイを接続可能な構成
としたとき、プラズマディスプレイの表示ドライブに固
有の表示タイミング回路と、CRTディスプレイの表示ド
ライブに固有の表示タイミング回路とを用意する必要が
あり、更に上記各表示タイミングの切替回路が必要とな
ることから、構成が繁雑になるという問題があった。
又、CRTディスプレイに於いてはフロントポーチとバ
ックポーチが大きく表示マージンがあるので、画面が左
右又は上下に若干（数キャラクタ分）ずれても画面全体
を表示できるが、プラズマディスプレイの場合は表示マ
ージンがなく、従ってCRTディスプレイと同様の表示タ
イミングで同一画面を表示したとき、CRTディスプレイ
では画面が欠けていなくてもプラズマディスプレイでは
画面の一部が欠け表示されないという不都合が生じる。
本発明は上記実情に鑑みなされたもので、CRTディス
プレイディスプレイの表示タイミングでプラズマディス
プレイ等のフラットパネルディスプレイを表示ドライブ
制御でき、これによりフラットパネルディスプレイを備
えたパーソナルコンピュータに於いて、外部表示機構と
してCRTディスプレイを接続可能な構成としたとき、表
示機構の構成が簡素化でき、経済的にも有利な構成とす
ることのできるとともに、CRTディスプレイを対象に作
られた表示用ソフトウェア（BIOS及びアプリケーション
ソフトウェア等を何等の変更を伴わずプラズマディスプ
レイ等のフラットパネルディスプレイに使用できる表示
制御方式を提供することを目的とする。
更に、本発明に於いては、CRTディスプレイと同様の
表示タイミングで同一画面を表示したとき、CRTディス
プレイ上に於いて画面が左右又は上下に若干（数キャラ
クタ分）ずれが生じてもプラズマディスプレイ等のフラ
ットパネルディスプレイ上に於いて画面全体を正確に表
示できる表示制御方式を提供することを目的とする。
［発明の構成］ （課題を解決するための手段及び作用） 本発明は、CRTディスプレイの表示タイミングでフラ
ットディスプレイを表示制御する表示制御方式に於い
て、前記表示タイミングの為、水平及び垂直同期信号を
生成するCRTコントローラと、前記垂直同期信号に続く
バックポーチ期間に従い、前記フラットパネルディスプ
レイの表示有効期間を設定する表示有効期間設定手段
と、前記表示有効期間設定手段によって設定された表示
有効期間に表示データを表示する為に前記水平及び垂直
同期信号に同期して表示データを表示装置に送る手段と
を具備することを第１の特徴とする。
又、前記第１の特徴をもつ表示制御方式に於いて、前
記CRTコントローラは、表示データの有効表示期間を示
す表示期間信号（ENAB）を生成する手段を有し、前記表
示有効期間設定手段は、前記表示期間信号（ENAB）と前
記水平及び垂直同期信号に基づき、前記表示有効期間の
始まりを示すスキャニングデータ（SD）を生成する手段
を具備することを第２の特徴とする。
又、前記第１の特徴をもつ表示制御方式に於いて、前
記表示有効期間設定手段は、前記水平及び垂直同期信号
に基づき、前記表示有効期間の始まりを示すスキャニン
グデータを生成する手段を具備することを第３の特徴と
する。
又、前記第２の特徴をもつ表示制御方式に於いて、ス
キャニングデータ（SD）を生成する手段は、前記表示期
間信号（ENAB）に同期して、前記フラットパネルディス
プレイの行方向パルス信号（VSC）を生成する手段を具
備する事を第４の特徴とする。
又、前記第１の特徴ともつ表示制御方式に於いて、前
記表示有効期間設定手段は、前記水平及び垂直同期信号
に基づき、表示解像度を判定する手段と、前記表示解像
度判定手段の判定結果に従い、前記表示解像度が前記フ
ラットパネルディスプレイの最大解像度より下回る場
合、前記フラットパネルディスプレイの中央部に表示領
域を設定する手段を具備する事を第５の特徴とする。
又、前記第５の特徴をもつ表示制御方式に於いて、前
記表示有効期間設定手段は、前記フラットパネルディス
プレイの非表示期間中、前記フラットパネルディスプレ
イの行方向パネル信号（VSC）の生成タイミングを高速
に発生する手段を具備する事を第６の特徴とする。
（実施例） 以下図面を参照して本発明の一実施例を説明する。
第１図は本発明の一実施例による全体の構成を示すブ
ロック図である。
図中、１乃至４はそれぞれプラズマディスプレイを有
してなる装置本体内の構成要素をなすもので、１はCRT
コントローラ、２はクロックモジュール、３はドライ
バ、４はプラズマディスプレイ（PDP）である。５は装
置本体に接続されるCRTディスプレイである。
ここでは、CRTコントローラ１より、CRTディスプレイ
５の表示タイミングで生成された、垂直同期信号（VSYN
C）、水平同期信号（HSYNC）、及び表示データ（DATA）
等がドリイバ３を介してプラズマディスプレイ４及びCR
Tディスプレイ５に供給される。この際、垂直同期信号
（VSYNC）と水平同期信号（HSYNC）はプラズマディスプ
レイ４の表示解像度（ここでは640×480ドット/640×40
0ドット/640×350ドットの３種；第７図参照）に応じて
それぞれ極性（正／負）が変化する（第６図参照）。更
に、CRTコントローラ１より、ドライバ３を介してプラ
ズマディスプレイ４に、表示データ（DATA）の有効表示
期間を指定する表示期間信号（ENAB）が供給され、クロ
ックモジュール２より、ドリイバ３を介してプラズマデ
ィスプレイ４に、クロック信号３が供給される。
第２図は上記プラズマディスプレイ４の内部の構成を
示すブロック図である。
図中、11は１画素４ビット（16階調）の表示データ
（DATA）を連続して受、階調データ（GD）として出力す
るデータバッファである。12はクロック（CLK）と表示
期間信号（ENAB）とモータ判別／クロックジェネレータ
15からのクロック（MC）とを受けて、水平シフトクロッ
ク（HSC），ラッチパルス（LP）等を出力するアノード
タイミングジェネレータである。13はモード判別／クロ
ックジェネレータ15で生成されたクロック（MC）をもと
に変調パルス（MP）を生成する変調パルス発生回路であ
る。14は変調パルス発生回路13より生成される変調パル
ス（MP）のパネル間隔を変えて全階調一様の輝度調整を
行なう輝度調整用の可変抵抗器である。15は垂直同期信
号（VSYNC）と水平同期信号（HSYNC）の正／負極性（第
６図参照）から表示画面の表示解像度（第７図参照）を
判別し、モード切替信号（MS）を出力するとともに、各
種の内部クロック（MC）を生成するモード判別／クロッ
クジェネレータである。16は上記表示期間信号（ENAB）
と、モード判別／クロックジェネレータ15から出力され
る垂直同期信号（VSYNC），水平同期信号（HSYNC），モ
ード切替信号（MS;2ビット）等とを受けて、カソード電
極ドライブのためのスキャニングデータ（SD）、垂直シ
フトクロック（VSC）等の信号を発生するカソードタイ
ミング発生回路である。17は上記カソードタイミング発
生回路16から発生されたスキャニングデータ（SD）及び
垂直シフトクロック（VSC）を受けて、カソード電極ド
ライブのためのカソードパルス（CAP0〜CAP479）を出力
するカソードドライバである。18は上記データバッファ
11からの階調データ（GD）と、アノードタイミングジェ
ネレータ12からの水平シフトクロック（HSC）及びラッ
チパネル（LP）と、変調パルス発生回路13からの変調パ
ルス（MP）とを受けて、階調データ（GD）を水平シフト
クロック（HSC）により内部のシフトレジスタに読込
み、ラッチパネル（LP）により640画素のデータを内部
ラッチ回路へラッチし、変調パルス（MP）によりパネル
副制御を行なって、画素データの階調に従うパネル幅を
もったアノードパルス（ANP0〜ANP639）を出力するアノ
ードドライバである。19は上記カソードドイラバ17から
出力されるカソードパルス（CAP0〜CAP479）をカソード
電極に受け、アノードドライバ18から出力されるアノー
ドパルス（ANP0〜ANP639）をアノード電極に受けて、こ
こでは最大表示解像度640×480ドット・16階調で表示デ
ータを表示出力するディスプレイパネルである。
第３図は上記第２図に示す内部構成のプラズマディス
プレイ４に供給される各種信号のタイミング例を示すタ
イミングチャートであり、t1は１画面周期、t2は垂直同
期信号（VSYNC）期間、t3は垂直帰線期間に含まれる垂
直バックポーチ（第13図VBP参照）、t4は１ライン表示
期間、t5は垂直帰線期間に含まれる垂直フロントポーチ
（第13図VFP参照）、t8は水平同期信号（HSYNC）期間、
t9は水平バックポーチ（第13図HBP参照）,t10は表示期
間信号（ENAB）の幅に相当する有効表示データ幅、t11
は水平フロントポーチ（第13図HFP参照）である。これ
らの各信号の具体的な設定時間幅は第６図に示される。
第４図は表示解像度640×480ドット（第７図（ａ）参
照）の際のプラズマディスプレイ４内の各部の信号状態
を示すタイミングチャートである。
第５図は表示解像度（640×480ドット（第７図（ｂ）
参照）の際（又は640×350ドット（第７図（ｃ）参照）
の際）のプラズマディスプレイ４内の各部の信号状態を
示すタイミングチャートである。ここでは上下各40ライ
ン分の非表示領域に対して、表示領域より間隔の短い垂
直シフトクロック（VSC）を生成している。
第６図は上記モード判別／クロックジェネレータ15に
於いて、垂直同期信号（VSYNC）及び水平同期信号（HSY
NC）の極性と、同極性状態により判別される表示解像度
（640×480ドット/640×400ドット/640×350ドット）の
関係、及び各表示解像度に於ける上記第３図に示す各部
の信号時間幅を示す図である。
第７図は上記各表示解像度（640×480ドット/640×40
0ドット/640×350ドット）に於ける表示／非表示領域の
関係を示したもので、同図（ｂ）は表示解像度640×400
ドット、同図（ｂ）は表示解像度640×400ドット表示解
像度640×350ドットである。ここでは、640×400ドッ
ト,640×350ドット等、表示解像度ディスプレイパネル1
9上の物理的な最大解像度より低いとき、その表示エリ
アを常に画面中央に位置させている。尚、図中の斜線部
分は非表示領域を示す。
第８図はカソードタイミング発生回路16の内部回路構
成を示すブロック図である。
図中、21は垂直同期信号（VSYNC）と表示期間信号（E
NAB）から垂直シフトクロック（VSC）の生成タイミング
信号25を作るフリップフロップ（F/F）、22は同フリッ
プフロップ21で作られた信号25と水平同期信号（HSYN
C）とから垂直シフトクロック（VSC）を作るアンドゲー
トである。23は垂直同期信号（VSYNC）表示期間信号（E
NAB）からスキャニングデータ（SD）の生成タイミング
信号26を作るフリップフロップ（F/F）、24はフリップ
フロップ23で作られた信号26とアンドゲート22で作られ
た垂直シフトクロック（VSC）とからスキャニングデー
タ（SD）を作るフリップフロップ（F/F）である。
尚、アノードタイミングジェネレータ12についてもそ
の内部構成は上記第８図に示す構成と略同様であり、上
記第８図に於いて、垂直同期信号（VSYNC）を水平同期
信号（HSYNC）に、水平同期信号（HSYNC）をクロック
（CLK）にそれぞれ置換えることにより実現できる。
第９図は上記第８図に於ける各部の信号タイミングを
示すタイミングチャートである。
第10図及び第11図はそれぞれカソードタイミング発生
回路16の他の実施例による構成を示したもので、上記第
８図に示す構成が表示期間信号（ENAB）を用いて垂直シ
フトクロック（VSC）及びスキャニングデータ（SD）を
生成していたのに対し、ここでは、垂直同期信号（VSYN
C）と水平同期信号（HSYNC）とから垂直シフトクロック
（VSC）及びスキャニングデータ（SD）を生成してい
る。
図中、31は垂直同期信号（VSYNC）と水平同期信号（H
SYNC）とから表示期間のタイミング信号35を作るカウン
タ、32は同カウンタ31で生成した信号35と垂直同期信号
（VSYNC）とから、垂直同期信号（VSYNC）発生後の最初
の表示期間のタイミング信号35を抜取り、垂直シフトク
ロック（VSC）及びスキャニングデータ（SD）生成のた
めのタイミング信号36を作るフリップフロップ（F/F）
である。33は上記フリップフロップ32で作られた信号36
と水平同期信号（HSYNC）とから垂直シフトクロック（V
SC）を作るアンドゲートである。34はフリップフロップ
32で作られた信号36とアンドゲート33で作られた垂直シ
フトクロック（VSC）とからスキャニングデータ（SD）
を作るフリップフロップ（F/F）である。
第12図は上記表示期間信号（ENAB）を用いないときの
表示位置のずれを説明するための図であり、同図（ａ）
は水平同期信号（HSYNC）が正常な状態にあるとき、同
図（ｂ）は水平同期信号（HSYNC）がずれたときの各状
態を示している。このような水平同期信号（HSYNC）の
ずれにより、第13図（b1），（b2）に示す如く、CRTデ
ィスプレイ５の画面上に於いては表示位置のずれが若干
生じても表示データの一部が欠けることはない（b2）
が、プラズマディスプレイ４の画面上に於いては表示位
置のずれが若干生じても表示データの一部が欠けてしま
う（b1）。これに対して、上記表示期間信号（ENAB）を
用いたときは、有効表示期間が指定され、有効な表示デ
ータと表示タイミングの同期がとれるので、第13図（c
1），（c2）に示す如く、CRTディスプレイ５の画面上に
於いては表示位置のずれが若干生じても（b2）、プラズ
マディスプレイ４の画面上に於いては表示位置のずれが
なく、常に正常な表示位置上でデータ表示が可能とな
る。
第13図は上記表示期間信号（ENAB）を用いた構成と同
信号を用いない構成とで、その表示位置ずれ状態の相違
を対比して示したもので、同図（a1）は通常状態でのプ
ラズマディスプレイ４の表示例、同図（a2）は同CRTデ
ィスプレイ５の表示例、同図（b1）は上記表示期間信号
（ENAB）を用いない構成で、水平同期信号（HSYNC）の
ずれに伴う表示位置のずれが生じたときのプラズマディ
スプレイ４の表示例（破線部分が表示データの欠けた部
分）、同図（b2）は同CRTディスプレイ５の表示例、同
図（c1）は上記表示期間信号（ENAB）を用いた構成で、
水平同期信号（HSYNC）のずれに伴う表示位置のずれが
生じたときのプラズマディスプレイ４の表示例（表示デ
ータの欠けが無い）、同図（c2）は同CRTディスプレイ
５の表示例である。
ここで上記各図を参照して本発明の実施例に於ける要
部の動作を説明する。
CRTコントローラ１からは、CRTディスプレイ５の表示
タイミングで生成された、垂直同期信号（VSYNC）、水
平同期信号（HSYNC）、及び表示データ（DATA）等がド
ライバ３を介してプラズマディスプレイ４及びCRTディ
スプレイ５に供給される。この際、垂直同期信号（VSYN
C）と水平同期信号（HSYNC）は第７図に示す、プラズマ
ディスプレイ４の表示解像度（640×480ドット/640×40
0ドット/640×350ドット）に応じてそれぞれ電極（正／
負）が第６図に示すように変化する。更に、CRTコント
ローラ１からは、ドライバ３を介してプラズマディスプ
レイ４に、表示データ（DATA）の有効表示期間を指定す
る表示期間信号（ENAB）が供給され、クロックモジュー
ル２より、ドライバ３を介してプラズマディスプレイ４
に、クロック信号３が供給される。
プラズマディスプレイ４は上記CRTディスプレイ５の
表示タイミングで生成された各信号を受けて、同信号に
従いディスプレイパネル19を表示ドライブ制御する。
即ち、上記１画素４ビット（16階調）の表示データ
（DATA）はデータバッファ11を介し、階調データ（GD）
としてアノードドライバ18に送出される。
ノードタイミングジェネレータ12は、上記クロック
（CLK）と表示期間信号（ENAB）とモード判別／クロッ
クジェネレータ15からのクロック（MC）とを受けて、水
平シフトクロック（HSC），ラッチパルス（LP）等を生
成し、アノードドライバ18に出力する。
変調パルス発生回路13は、モード判別／クロックジェ
ネレータ15で生成されたクロック（MC）をもとに変調パ
ルス（MP）を生成し、アノードドライバ18に出力する。
この際、変調パルス発生回路13より生成される変調パル
ス（MP）のパルス間隔は、輝度調整用可変抵抗器14によ
り全階調一様に輝度調整を行なうことができる。
モード判別／クロックジェネレータ15は、垂直同期信
号（VSYNC）と水平同期信号（HSYNC）の正／負極性（第
６図参照）から表示画面の表示解像度（第７図参照）を
判別し、モード切替信号（MS）を出力するとともに、各
種の内部クロック（MC）を生成する。即ち、モード判別
／クロックジェネレータ15は、垂直同期信号（VSYNC）
と水平同期信号（HSYNC）が共に負極性のとき、、第７
図（ｂ）に示す640×480ドットの表示解像度であること
を判断し、垂直同期信号（VSYNC）が正極性で水平同期
信号（HSYNC）が負極性のとき、第７図（ｂ）に示す640
×400ドットの表示解像度であることを判断し、垂直同
期信号（VSYNC）が負極性で水平同期信号（HSYNC）が正
極性のとき、第７図（ｃ）に示す640×350ドットの表示
解像度であることを判断して、その判断結果に従うモー
ド切替信号（MS）を垂直同期信号（VSYNC）及び水平同
期信号（HSYNC）とともにカソードタイミング発生回路1
6に送出する。
カソードたいみ発生回路16は、上記表示期間信号（EN
AB）と、モード判別／クロックジェネレータ15から出力
される垂直同期信号（VSYNC），水平同期信号（HSYN
C），モード切替信号（MS;2ビット）等とを受けて、デ
ィスプレイパネル19のカソード電極をドライブのための
スキャニングデータ（SD）及び垂直シフトクロック（VS
C）等の信号を生成し、カソードドライバ17に送出す
る。
カソードドライバ17は、上記カソードタイミング発生
回路16から発生されたスキャニングデータ（SD）及び垂
直シフトクロック（VSC）を受けて、カソード電極ドラ
イブのためのカソードパルス（CAP0〜CAP479）を出力す
る。
このカソードタイミング発生回路16の信号生成処理動
作は第８図及び第９図から容易に理解できるので、ここ
ではその説明を省略する。
一方、アノードドライバ18は、上記データバッファ11
からの階調データ（GD）と、アノードタイミングジェネ
レータ12から水平シフトクロック（HSC）及びラッチパ
ルス（LP）と、変調パルス発生回路13からの変調パルス
（MP）とを受けて、階調データ（GD）を水平シフトクロ
ック（HSC）により内部にシフトレジスタに読込み、ラ
ッチパルス（LP）により640画素のデータを内部ラッチ
回路へラッチし、変調パルス（MP）によりパルス幅制御
を行なって、画素データの階調に従うパルス幅をもった
アノードパルス（ANP0〜ANP639）を出力する。
ディスプレイパネル19は、上記カソードドライバ17か
ら出力されるカソードパルス（CAP0〜CAP479）をカソー
ド電極に受け、アノードドライバ18から出力されるアノ
ードパルス（ANP0〜ANP639）をアノード電極に受けて、
最大表示解像度640×480ドット・16階調で表示データを
表示出力する。
第３図は上記プラズマディスプレイ４に供給される各
種信号のタイミング例を示すタイミングチャートであ
り、上記各表示解像度（640×480ドット/640×400ドッ
ト/640×350ドット）に応じて第６図に示す如く設定時
間幅が異なる。ここで。、t1は１画面周期、t2は垂直同
期信号（VSYNC）期間、t3は垂直帰線期間に含まれる垂
直バックポーチ（第13図VBP参照）、t4は１ライン表示
期間、t5は垂直帰線期間に含まれる垂直フロントポーチ
（第13図VFP参照）、t8は水平同期信号（HSYNC）期間、
t9は水平バックポーチ（第13図HBP参照）、t10は表示期
間信号（ENAB）の幅に相当する有効表示データ幅、t11
は水平フロントポーチ（第13図HFP参照）である。
又、表示解像度640×480ドット（第７図（ａ）参照）
の際のプラズマディスプレイ４内の各部の信号状態を第
４図に示し、表示解像度640×400ドット（第７図（ｂ）
参照）の際（又は640×350ドット（第７図（ｃ）参照）
の際）のプラズマディスプレイ４内の各部の信号状態を
第５図に示している。この第５図に於いては上下各40ラ
イン分（又は65ライン分）の非表示領域（第７図
（ｂ），（ｃ）に示す斜線部分）に対して、表示領域よ
り間隔の短い垂直シフトクロック（VSC）を生成し、表
示領域の動作タイミングが圧迫されないようにしてい
る。尚、ここでは第６図からも分かるように、表示解像
度640×480ドット（第７図（ａ）参照）の１画面周期t1
に対して表示解像度640×400ドット（第７図（ｂ）参
照）及び640×350ドット（第７図（ｃ）参照）の１画面
周期t1は短く、この例では、表示解像度640×480ドット
のとき１秒間に60画面であるのに対し、表示解像度640
×400ドット及び640×350ドットのとき１秒間に70画面
である。勿論これはCRTディスプレイ５の表示タイミン
グに合致している。
又、ここでは、640×400ドット,640×350ドット等、
表示解像度がディスプレイパネル19上の物理的な最大解
像度より低いとき、その表示エリアを常に画面中央に位
置させている。
第10図及び第11図は本発明の他の実施例によるカソー
ドタイミング発生回路の構成及びタイミングチャートを
示したもので、上記一実施例によるカソードタイミング
発生回路16が、表示期間信号（ENAB）を用いて、垂直シ
フトクロック（VSC）及びスキャニングデータ（SD）を
生成していたのに対し、ここでは、表示期間信号（ENA
B）を用いずに、垂直同期信号（VSYNC）と水平同期信号
（HSYNC）とから垂直シフトクロック（VSC）及びスキャ
ニングデータ（SD）を生成している。
ここでは、カウンタ31が垂直同期信号（VSYNC）と水
平同期信号（HSYNC）とから表示期間のタイミング信号3
5を作り、同カウンタ31で生成した信号35と垂直同期信
号（VSYNC）とから、フリップフロップ（F/F）32が垂直
同期信号（VSYNC）発生後の最初の表示期間のタイミン
グ信号35を抜取り、垂直シフトクロック（VSC）及びス
キャニングデータ（SD）を生成のためのタイミング信号
36を作っている。
この表示期間信号（ENAB）を用いないときの表示位置
のずれを第12図及び第13図を参照して説明すると、水平
同期信号（HSYNC）が同図（ａ）に示す正常な状態か
ら、同図（ｂ）に示す状態にずれたとき、第13図（b
1），（b2）に示す如く、CRTディスプレイ５の画面上に
於いては表示位置のずれが若干生じても表示データの一
部が欠けることはない（b2）が、プラズマディスプレイ
４の画面上に於いては表示位置のずれが若干生じても表
示データの一部が欠けてしまう（b1）。これに対して、
上述した一実施例のように、表示期間信号（ENAB）を用
いたときは、有効表示期間が指定され、有効な表示デー
タを表示タイミングの同期がとれるので、第13図（c
1），（c2）に示す如く、CRTディスプレイ５の画面上に
於いては表示位置のずれが若干生じても（b2）、プラズ
マディスプレイ４の画面上に於いては表示位置のずれが
なく、常に正常な表示位置上でデータ表示が可能とな
る。
［発明の効果］ 以上詳記したように本発明による表示制御方式によれ
ば、プラズマディスプレイ等のフラットパネルディスプ
レイに、垂直同期信号に続くバックポーチを認識する手
段と、同手段の認識期間に従い有効表示期間を設定する
手段とを有して、上記有効表示期間に従い表示データの
切出しを行なう構成としたことにより、CRTディスプレ
イの表示タイミングでフラットパネルディスプレイを表
示ドライブ制御でき、フラットパネルディスプレイを備
えたパーソナルコンピュータに於いて、外部表示機構と
してCRTディスプレイを接続可能な構成としたとき、表
示機構の構成が簡素化できるとともに、CRTディスプレ
イを対象に作られた表示用ソフトウェア（BIOS及びアプ
リケーションソフトウェア等）を何等の変更を伴わずフ
ラットパネルディスプレイに使用でき、経済的に有利な
システムが実現できる。
又、上記プラズマディスプレイの表示インターフェイ
スに、垂直同期信号及びフロントポーチを含む垂直帰線
期間と有効表示期間とを区分する表示制御信号を有し
て、同表示制御信号により表示電極を駆動する表示デー
タの切出しを行なう構成としたことにより、表示情報を
常に正しい表示位置に表示でき、CRTディスプレイと同
様の表示タイミングで同一画面を表示したとき、CRTデ
ィスプレイ上に於いて画面が左右又は上下に若干（数キ
ャラクタ分）ずれが生じてもフラットパネルディスプレ
イ上に於いて画面全体を正確に表示できる。
【図面の簡単な説明】
第１図乃至第９図はそれぞれ本発明の一実施例を説明す
るためのもので、第１図は本発明の一実施例による全体
の構成を示すブロック図、第２図は上記実施例に於ける
プラズマディスプレイ４の内部の構成を示すブロック
図、第３図は上記第２図に示す内部構成のプラズマディ
スプレイ４に供給される各種信号のタイミング例を示す
タイミングチャート、第４図は上記実施例に於ける表示
解像度640×480ドット（第７図（ａ）参照）の際のプラ
ズマディスプレイ４内の各部の信号状態を示すタイミン
グチャート、第５図は上記実施例に於ける表示解像度64
0×400ドット（第７図（ｂ）参照）の際（又は640×350
ドット（第７図（ｃ）参照）の際）のプラズマディスプ
レイ４内の各部の信号状態を示すタイミングチャート、
第６図は上記実施例に於いてモード判別／クロックジェ
ネレータ15に供給される垂直同期信号（VSYNC）及び水
平同期信号（HSYNC）の極性と、同極性状態により判別
される表示解像度（640×480ドット/640×400ドット/64
0×350ドット）の関係、及び各表示解像度に於ける上記
第３図に示す各部の信号時間幅を示す図、第７図（ａ）
乃至（ｃ）はそれぞれ上記各表示解像度に於ける表示／
非表示領域の関係を示す図、第８図は上記実施例に於け
るカソードタイミング発生回路16の内部回路構成を示す
ブロック図、第９図は上記第８図に於ける各部の信号タ
イミングを示すタイミングチャートである。第10図は本
発明の他の実施例によるカソードタイミング発生回路の
構成を示すブロック図、第11図は上記第10図に於ける各
部の信号タイミングを示すタイミングチャート、第12図
は上記一実施例に於ける表示期間信号（ENAB）を用いな
いときの表示位置のずれを説明するための図、第13図は
上記一実施例に於ける表示期間信号（ENAB）を用いた構
成と同信号を用いない構成とでその表示位置ずれ状態の
相違を対比して示す図である。 ４…プラズマディスプレイ（PDP）、５…CRTディスプレ
イ、11…データバッファ、12…アノードタイミングジェ
ネレータ、13…変調パルス発生回路、14…輝度調整用可
変抵抗器、15…モード判別／クロックジェネレータ、16
…カソードタイミング発生回路、17…カソードドライ
バ、18…アノードドライバ、19…ディスプレイパネル、
DATA…表示データ、GD…階調データ、CLK…クロック、E
NAB…表示期間信号、HSC…水平シフトクロック、LP…ラ
ッチパルス、MP…変調パルス、VSYNC…垂直同期信号、H
SYNC…水平同期信号、MC…内部クロック、MS…モード切
替信号、SD…スキャニングデータ、VSC…垂直シフトク
ロック、ANP（ANP0〜ANP639）…アノードパルス、CAP
（CAP0〜CAP479）…カソードパルス。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】垂直同期信号の前後にフロントポーチ及び
    バックポーチをもつCRTディスプレイの表示タイミング
    でフラットパネルディスプレイを表示ドライブ制御する
    フラットパネルディスプレイの表示制御方式に於いて、 前記垂直同期信号に続くバックポーチを認識し、当該バ
    ックポーチの期間終了タイミングをもとに前記フラット
    パネルディスプレイの有効表示期間を決定する手段と、 上記有効表示期間に亘り前記フラットパネルディスプレ
    イに表示する表示データの切り出しを行なう手段とを具
    備し、 CRTディスプレイの表示に用いられる垂直同期信号のバ
    ックポーチを用いてフラットパネルディスプレイに表示
    する表示データの切り出しを行なうことを特徴とした表
    示制御方式。
JP63130923A 1988-05-28 1988-05-28 表示制御方式 Expired - Lifetime JP2892009B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63130923A JP2892009B2 (ja) 1988-05-28 1988-05-28 表示制御方式
EP19890109480 EP0344623A3 (en) 1988-05-28 1989-05-26 Plasma display control system
KR1019890007202A KR930000455B1 (ko) 1988-05-28 1989-05-27 플라즈마 디스플레이 컨트롤 시스템 및 방법
US07/789,537 US5396258A (en) 1988-05-28 1991-11-08 Plasma display control system
US08/326,808 US5592187A (en) 1988-05-28 1994-10-19 Plasma display control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63130923A JP2892009B2 (ja) 1988-05-28 1988-05-28 表示制御方式

Publications (2)

Publication Number Publication Date
JPH01300295A JPH01300295A (ja) 1989-12-04
JP2892009B2 true JP2892009B2 (ja) 1999-05-17

Family

ID=15045895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63130923A Expired - Lifetime JP2892009B2 (ja) 1988-05-28 1988-05-28 表示制御方式

Country Status (4)

Country Link
US (2) US5396258A (ja)
EP (1) EP0344623A3 (ja)
JP (1) JP2892009B2 (ja)
KR (1) KR930000455B1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892009B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
JP2909079B2 (ja) * 1988-09-13 1999-06-23 株式会社東芝 表示制御方式
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
EP0502600A3 (en) * 1991-03-05 1993-02-03 Nview Corporation Method and apparatus for displaying rgb and sync video without auxiliary frame storage memory
US5579029A (en) * 1992-07-31 1996-11-26 Hitachi, Ltd. Display apparatus having automatic adjusting apparatus
US6008791A (en) * 1991-08-01 1999-12-28 Hitachi, Ltd. Automatic adjusting apparatus of multiscan display
US5521614A (en) * 1994-04-29 1996-05-28 Cirrus Logic, Inc. Method and apparatus for expanding and centering VGA text and graphics
JPH08234701A (ja) * 1995-02-28 1996-09-13 Sony Corp 映像表示装置
JP3891499B2 (ja) * 1995-04-14 2007-03-14 パイオニア株式会社 プラズマディスプレイパネルにおける輝度調整装置
KR0156804B1 (ko) * 1995-11-28 1998-12-15 김광호 데이타 인에이블 신호를 이용하여 바이오스에 관계없이 프리챠지를 하는 스타트 펄스 버티컬 신호 생성기
JP3517503B2 (ja) * 1995-12-21 2004-04-12 株式会社日立製作所 Ｔｆｔ液晶ディスプレイの駆動回路
US5977933A (en) * 1996-01-11 1999-11-02 S3, Incorporated Dual image computer display controller
KR970076451A (ko) * 1996-05-13 1997-12-12 가나이 츠토무 디스플레이장치 및 표시방법
JP3220023B2 (ja) * 1996-09-18 2001-10-22 日本電気株式会社 液晶表示装置
US5953074A (en) * 1996-11-18 1999-09-14 Sage, Inc. Video adapter circuit for detection of analog video scanning formats
JP3672697B2 (ja) * 1996-11-27 2005-07-20 富士通株式会社 プラズマディスプレイ装置
TW371386B (en) 1996-12-06 1999-10-01 Matsushita Electric Ind Co Ltd Video display monitor using subfield method
JP2962253B2 (ja) * 1996-12-25 1999-10-12 日本電気株式会社 プラズマディスプレイ装置
JP3703247B2 (ja) * 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
US6046738A (en) * 1997-08-12 2000-04-04 Genesis Microchip Corp. Method and apparatus for scanning a digital display screen of a computer screen at a horizontal scanning frequency lower than the origin frequency of a display signal
US5935247A (en) * 1997-09-18 1999-08-10 Geneticware Co., Ltd. Computer system having a genetic code that cannot be directly accessed and a method of maintaining the same
US7554510B1 (en) * 1998-03-02 2009-06-30 Ati Technologies Ulc Method and apparatus for configuring multiple displays associated with a computing system
US6329981B1 (en) * 1998-07-01 2001-12-11 Neoparadigm Labs, Inc. Intelligent video mode detection circuit
US6181300B1 (en) * 1998-09-09 2001-01-30 Ati Technologies Display format conversion circuit with resynchronization of multiple display screens
US6313813B1 (en) 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor
US6823525B1 (en) * 2000-01-21 2004-11-23 Ati Technologies Inc. Method for displaying single monitor applications on multiple monitors driven by a personal computer
JP4017335B2 (ja) * 2000-10-25 2007-12-05 三菱電機株式会社 映像信号の有効期間検出回路
TW540020B (en) * 2001-06-06 2003-07-01 Semiconductor Energy Lab Image display device and driving method thereof
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
US20050012678A1 (en) * 2003-07-17 2005-01-20 Yun Shon Low System and method for displaying a parallel panel simultaneously with an RGB panel
US7113182B2 (en) * 2003-07-17 2006-09-26 Seiko Epson Corporation System and method for sharing general purpose data lines between a display panel and non-display devices
KR100508937B1 (ko) * 2003-08-05 2005-08-17 삼성에스디아이 주식회사 고효율 플라즈마 디스플레이 패널에서의 계조 표현 방법및 그 방법을 사용한 플라즈마 디스플레이 패널 구동 장치
US7482995B2 (en) * 2004-06-23 2009-01-27 Panasonic Corporation Control device for a plurality of display devices
JP4442392B2 (ja) * 2004-11-05 2010-03-31 カシオ計算機株式会社 画像処理装置及び画像処理方法
US7564454B1 (en) * 2004-12-06 2009-07-21 National Semiconductor Corporation Methods and displays having a self-calibrating delay line
KR100720652B1 (ko) * 2005-09-08 2007-05-21 삼성전자주식회사 디스플레이 구동 회로
CN103794173A (zh) * 2011-12-31 2014-05-14 四川虹欧显示器件有限公司 等离子显示设备的显示方法及装置
CN102956189A (zh) * 2012-12-11 2013-03-06 四川虹欧显示器件有限公司 一种驱动等离子显示设备的方法和装置
JP6843550B2 (ja) * 2016-08-19 2021-03-17 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2090506B (en) * 1980-11-12 1984-07-18 British Broadcasting Corp Video colour graphics apparatus
US4536856A (en) * 1982-06-07 1985-08-20 Sord Computer Systems, Inc. Method of and apparatus for controlling the display of video signal information
US4536793A (en) * 1983-01-10 1985-08-20 Visual Information Institute, Inc. Pulse stretching circuit for a raster display
JPS6064386A (ja) * 1983-09-20 1985-04-12 株式会社東芝 画像表示装置
JPH0654960B2 (ja) * 1983-10-20 1994-07-20 シチズン時計株式会社 液晶表示装置の駆動方法
US4611203A (en) * 1984-03-19 1986-09-09 International Business Machines Corporation Video mode plasma display
KR930009159B1 (ko) * 1984-04-20 1993-09-23 가부시기가이샤 히다찌세이사꾸쇼 입력일체화 평면 디스플레이시스템
US4684936A (en) * 1984-04-20 1987-08-04 International Business Machines Corporation Displays having different resolutions for alphanumeric and graphics data
JPS60227296A (ja) * 1984-04-25 1985-11-12 シャープ株式会社 表示制御方式
US4727362A (en) * 1984-07-16 1988-02-23 International Business Machines Corporation Digital display system
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社　アスキ− デイスプレイコントロ−ラ
US4922448A (en) * 1985-07-10 1990-05-01 Brother Kogyo Kabushiki Kaisha Word processing system having small-sized and large-sized displays for simultaneous display and automatic power shut-off circuit
US4860246A (en) * 1985-08-07 1989-08-22 Seiko Epson Corporation Emulation device for driving a LCD with a CRT display
JPH084340B2 (ja) * 1985-08-07 1996-01-17 セイコーエプソン株式会社 インタ−フエイス装置
JPS62150388A (ja) * 1985-12-25 1987-07-04 日本電気株式会社 プラズマ表示装置
JPH0776866B2 (ja) * 1986-03-27 1995-08-16 株式会社東芝 液晶表示装置における駆動回路
JPH0636143B2 (ja) * 1986-04-11 1994-05-11 セイコーエプソン株式会社 表示制御装置
JPH0782306B2 (ja) * 1986-05-30 1995-09-06 株式会社日立製作所 ビデオインターフェース方法及び装置
US4779132A (en) * 1987-07-08 1988-10-18 Zenith Electronics Corporation Video monitor using encoded sync signals
DE3855067T2 (de) * 1987-11-30 1996-10-24 Nippon Electric Co Vorrichtung zur Erzeugung eines Bildsignales auf einer genauen horizontalen Stellung
JP2892009B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式

Also Published As

Publication number Publication date
EP0344623A3 (en) 1991-07-24
KR930000455B1 (ko) 1993-01-21
KR890017973A (ko) 1989-12-18
US5592187A (en) 1997-01-07
US5396258A (en) 1995-03-07
JPH01300295A (ja) 1989-12-04
EP0344623A2 (en) 1989-12-06

Similar Documents

Publication Publication Date Title
JP2892009B2 (ja) 表示制御方式
JP2892010B2 (ja) 表示制御方式
EP0553830A2 (en) Display driving apparatus and information processing system
US7176874B2 (en) Controller and control method for liquid-crystal display panel, and liquid-crystal display device
JPH1069251A (ja) 表示装置、表示システム及び画像処理装置
US7224340B2 (en) Method of processing signal of LCM timing controller
JPH113070A (ja) 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置
JP3505038B2 (ja) ディスプレイ装置およびコンピュータシステム
US5757352A (en) Image information control apparatus and display device
KR20040085306A (ko) 액정표시장치
JP2899073B2 (ja) 画像情報制御装置
JP2785327B2 (ja) 表示制御装置及びこれを用いる表示装置
JPH07147659A (ja) 液晶パネル駆動回路
US6922192B2 (en) Wide-range and balanced display position adjustment method for LCD controller
JP3509978B2 (ja) 表示装置
EP0519743B1 (en) Image information control apparatus and display device
JPH0413180A (ja) Ｌｃｄ表示制御方式
KR920003179B1 (ko) 플라즈마 디스플레이 콘트롤 시스템
JPH0833718B2 (ja) テレビジョン画面表示装置
KR960004646B1 (ko) 음극선관 제어기의 파라메터를 이용한 스크롤링 방법
KR19990080023A (ko) 표시 모드 변경에 따른 영상 위치를 자동 조정하는 디스플레이장치 및 이를 사용하는 컴퓨터 시스템
JPH0782304B2 (ja) 液晶表示装置
KR20050055231A (ko) 액정표시장치 및 그 구동방법
JPH01262590A (ja) 表示駆動装置および表示システム
JPH0434591A (ja) Ｌｃｄ表示制御方式