JP2891216B2 - サーボマーク検出回路 - Google Patents
サーボマーク検出回路Info
- Publication number
- JP2891216B2 JP2891216B2 JP8350447A JP35044796A JP2891216B2 JP 2891216 B2 JP2891216 B2 JP 2891216B2 JP 8350447 A JP8350447 A JP 8350447A JP 35044796 A JP35044796 A JP 35044796A JP 2891216 B2 JP2891216 B2 JP 2891216B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- servo mark
- pattern
- phase
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
- G11B5/59688—Servo signal format patterns or signal processing thereof, e.g. dual, tri, quad, burst signal patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデータ面サーボ方式
の磁気ディスク装置におけるサーボマークパターンの検
出回路に関する。
の磁気ディスク装置におけるサーボマークパターンの検
出回路に関する。
【０００２】
【従来の技術】データ面サーボ方式の磁気ディスク装置
では、磁気ディスク媒体のデータ面と同一の面に、磁気
ヘッドの位置決めのためのサーボパターンやセクタアド
レス、シリンダアドレス等の位置情報等を記録しておく
ための領域を設けており、その領域の開始位置を示すた
めのサーボマークと呼ばれるデータパターンをデータ面
に記録している。このサーボマークを検出するためのサ
ーボマーク検出回路としては、従来は図８および図９の
ブロック図に示されるような構成が採用されていた。
では、磁気ディスク媒体のデータ面と同一の面に、磁気
ヘッドの位置決めのためのサーボパターンやセクタアド
レス、シリンダアドレス等の位置情報等を記録しておく
ための領域を設けており、その領域の開始位置を示すた
めのサーボマークと呼ばれるデータパターンをデータ面
に記録している。このサーボマークを検出するためのサ
ーボマーク検出回路としては、従来は図８および図９の
ブロック図に示されるような構成が採用されていた。
【０００３】上記のデータパターンは装置内においてヘ
ッドをとおして読み込まれたピークディテクタ等の回路
で信号振幅のピークのタイミングを検出した信号として
ロー・リード・データ・パルス信号（以下、ＲＲＤ信号
ａ）に整形される。
ッドをとおして読み込まれたピークディテクタ等の回路
で信号振幅のピークのタイミングを検出した信号として
ロー・リード・データ・パルス信号（以下、ＲＲＤ信号
ａ）に整形される。
【０００４】従来のサーボマーク検出回路は、このＲＲ
Ｄ信号ａを入力し装置内のクロックに同期した同期デー
タ信号ｂを出力する同期回路１と、前記同期データ信号
ｂをシフトして格納し、Ｎビットのラッチデータ信号を
出力するシフトレジスタ回路２と、そのラッチデータ信
号ｃを入力して、予め定めたサーボマークに対応したパ
ターンと一致しているかどうかを判定することによりサ
ーボマークを検出したことを示す検出信号ｍを出力する
サーボマーク比較器１０とを備える。
Ｄ信号ａを入力し装置内のクロックに同期した同期デー
タ信号ｂを出力する同期回路１と、前記同期データ信号
ｂをシフトして格納し、Ｎビットのラッチデータ信号を
出力するシフトレジスタ回路２と、そのラッチデータ信
号ｃを入力して、予め定めたサーボマークに対応したパ
ターンと一致しているかどうかを判定することによりサ
ーボマークを検出したことを示す検出信号ｍを出力する
サーボマーク比較器１０とを備える。
【０００５】さらにサーボマーク比較器は図９に示すよ
うに多数の比較器１１〜１４とそれらの出力１０１〜１
０４を入力するＯＲ回路１５を備えている。
うに多数の比較器１１〜１４とそれらの出力１０１〜１
０４を入力するＯＲ回路１５を備えている。
【０００６】なお、ここでは例として比較器は４つしか
示していないが、実際の回路においては数十個以上の比
較器が必要となる。
示していないが、実際の回路においては数十個以上の比
較器が必要となる。
【０００７】ここでこの従来のサーボマーク検出回路の
動作を図１０を参照して説明する。
動作を図１０を参照して説明する。
【０００８】図１０はサーボマークパターンの一例を示
している。波形１０−１はＲＲＤ信号ａとして入力され
るサーボパターンである。波形１０−１を同期回路１の
内部において分周すると波形１０−２が得られる。波形
１０−３は前記波形１０−１を同期回路１に入力して得
られる同期データ信号ｂである。この図１０の波形１０
−３は波形１０−１がジッタのない理想状態の波形であ
るときの同期回路１の出力である。しかし現実には、波
形１０−１と装置のクロックが非同期であるためと、装
置の回転変動や電源変動等の要因により両波形の間にゆ
らぎが生じ、ジッタが発生する。この結果、同期回路１
の出力である同期データ信号ｂは、波形１０−３の状態
になるとはかぎらず、時間軸上において前後に変動す
る。そのために従来の回路ではサーボパターンを検出す
る為のサーボマーク比較器１０において、一定限度以内
で時間軸上において前後してシフトすることを許容し
て、発生し得るすべてのパターンを参照パターンとして
用意し、これらと比較していずれかのパターンと一致す
るかどうかを判定する必要があった。このため比較器が
複雑になり、素子遅延の関係でクロック周波数があがっ
てくると比較器の動作が保証されなくなってくるという
問題点と、起こりうるすべてのパターンと比較するのは
比較器の数が膨大となり、装置としての実現が事実上不
可能となるので、ある程度の数のパターン群で妥協せざ
るを得なくなり、そうなるとデコードミスの危険性がで
てくるという問題点があった。
している。波形１０−１はＲＲＤ信号ａとして入力され
るサーボパターンである。波形１０−１を同期回路１の
内部において分周すると波形１０−２が得られる。波形
１０−３は前記波形１０−１を同期回路１に入力して得
られる同期データ信号ｂである。この図１０の波形１０
−３は波形１０−１がジッタのない理想状態の波形であ
るときの同期回路１の出力である。しかし現実には、波
形１０−１と装置のクロックが非同期であるためと、装
置の回転変動や電源変動等の要因により両波形の間にゆ
らぎが生じ、ジッタが発生する。この結果、同期回路１
の出力である同期データ信号ｂは、波形１０−３の状態
になるとはかぎらず、時間軸上において前後に変動す
る。そのために従来の回路ではサーボパターンを検出す
る為のサーボマーク比較器１０において、一定限度以内
で時間軸上において前後してシフトすることを許容し
て、発生し得るすべてのパターンを参照パターンとして
用意し、これらと比較していずれかのパターンと一致す
るかどうかを判定する必要があった。このため比較器が
複雑になり、素子遅延の関係でクロック周波数があがっ
てくると比較器の動作が保証されなくなってくるという
問題点と、起こりうるすべてのパターンと比較するのは
比較器の数が膨大となり、装置としての実現が事実上不
可能となるので、ある程度の数のパターン群で妥協せざ
るを得なくなり、そうなるとデコードミスの危険性がで
てくるという問題点があった。
【０００９】
【発明が解決しようとする課題】本発明では従来の技術
で述べた高い動作周波数での動作が保証できなくなる問
題と比較パターンが多いためにある数のパターン群で妥
協することにより発生しうるデコードミスの危険性とい
う問題点を解決することにある。
で述べた高い動作周波数での動作が保証できなくなる問
題と比較パターンが多いためにある数のパターン群で妥
協することにより発生しうるデコードミスの危険性とい
う問題点を解決することにある。
【００１０】
【課題を解決するための手段】本発明のサーボマーク検
出回路は、データ面サーボ方式の磁気ディスク装置のデ
ータ面の一部にある、磁気ヘッドの位置決めのためのサ
ーボパターンや位置情報を記録する領域の開始位置を示
すサーボマークと呼ばれるデータパターンを検出するサ
ーボマーク検出回路であり、前記磁気ヘッドをとおして
読み出された前記データパターンの信号振幅のピークを
検出したロー・リード・データ信号（以下ＲＲＤ信号）
を入力し装置内のクロックに同期した同期データ信号を
出力する同期回路と、前記同期データ信号をシフトしつ
つ格納し、Ｎビットのラッチデータ信号を出力する第１
シフトレジスタと、前記ラッチデータ信号を入力し、前
記ラッチデータ信号のパターンにより０か１かを判定す
るフレームパターン判定手段と、前記ラッチデータ信号
が装置クロックに対して位相が進んだか遅れたかを判定
する位相判定手段を備え、前記フレームパターン判定手
段の判定結果を判定データ信号として出力し、位相判定
手段の結果を位相補正信号として出力するフレームパタ
ーン検出回路と、前記位相補正信号を入力することによ
り前記位相が進んでいるときは標準より遅いタイミング
でフレームパルス信号を出力し、前記位相が遅れている
ときは標準より早いタイミングで前記フレームパルス信
号を出力し所定数だけ前記フレームパルス信号を出力し
たときにチェックウィンドウ信号を出力する制御回路
と、前記判定データ信号を前記フレームパルス信号に同
期してシフトしながらラッチしてサーボマークデータ信
号を出力する第２シフトレジスタと、前記サーボマーク
データ信号と前記チェックウィンドウ信号を入力して前
記チェックウィンドウ信号がアクティブのときの前記サ
ーボマーク信号を参照パターンと比較することによりサ
ーボマークであると判定したときは検出信号を出力する
サーボマーク比較器とを備えることを特徴とする。
出回路は、データ面サーボ方式の磁気ディスク装置のデ
ータ面の一部にある、磁気ヘッドの位置決めのためのサ
ーボパターンや位置情報を記録する領域の開始位置を示
すサーボマークと呼ばれるデータパターンを検出するサ
ーボマーク検出回路であり、前記磁気ヘッドをとおして
読み出された前記データパターンの信号振幅のピークを
検出したロー・リード・データ信号（以下ＲＲＤ信号）
を入力し装置内のクロックに同期した同期データ信号を
出力する同期回路と、前記同期データ信号をシフトしつ
つ格納し、Ｎビットのラッチデータ信号を出力する第１
シフトレジスタと、前記ラッチデータ信号を入力し、前
記ラッチデータ信号のパターンにより０か１かを判定す
るフレームパターン判定手段と、前記ラッチデータ信号
が装置クロックに対して位相が進んだか遅れたかを判定
する位相判定手段を備え、前記フレームパターン判定手
段の判定結果を判定データ信号として出力し、位相判定
手段の結果を位相補正信号として出力するフレームパタ
ーン検出回路と、前記位相補正信号を入力することによ
り前記位相が進んでいるときは標準より遅いタイミング
でフレームパルス信号を出力し、前記位相が遅れている
ときは標準より早いタイミングで前記フレームパルス信
号を出力し所定数だけ前記フレームパルス信号を出力し
たときにチェックウィンドウ信号を出力する制御回路
と、前記判定データ信号を前記フレームパルス信号に同
期してシフトしながらラッチしてサーボマークデータ信
号を出力する第２シフトレジスタと、前記サーボマーク
データ信号と前記チェックウィンドウ信号を入力して前
記チェックウィンドウ信号がアクティブのときの前記サ
ーボマーク信号を参照パターンと比較することによりサ
ーボマークであると判定したときは検出信号を出力する
サーボマーク比較器とを備えることを特徴とする。
【００１１】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１２】図１は本発明の一実施形態を表す機能ブロ
ック図である。
ック図である。
【００１３】図２は図１中の同期回路１による信号の同
期化の一例である。
期化の一例である。
【００１４】図３はサーボマークパターンの一例であ
る。
る。
【００１５】図１において従来技術で説明したＲＤＤ信
号ａは同期回路１に入力される。そして図２を参照する
とＲＤＤ信号ａである波形２−１は同期回路１の内部に
おいて分周されて波形２−２のようになる。この信号は
同期回路１において装置のクロックでクロッキングされ
て同期化され、同期データ信号ｂとして出力されて、波
形は図２の波形２−３のようになる。この同期データ信
号ｂはシフトレジスタ２に入力され、シフトレジスタ２
は同期データ信号ｂをラッチさせてシフトさせたラッチ
データ信号ｃを出力する。ラッチデータ信号ｃはフレー
ムパターン検出回路３に入力される。フレームパターン
検出回路３は、判定データ信号ｇとＤＣイレーズ部検出
信号ｄと進相パルス信号ｅと遅相パルス信号ｆを出力す
る。
号ａは同期回路１に入力される。そして図２を参照する
とＲＤＤ信号ａである波形２−１は同期回路１の内部に
おいて分周されて波形２−２のようになる。この信号は
同期回路１において装置のクロックでクロッキングされ
て同期化され、同期データ信号ｂとして出力されて、波
形は図２の波形２−３のようになる。この同期データ信
号ｂはシフトレジスタ２に入力され、シフトレジスタ２
は同期データ信号ｂをラッチさせてシフトさせたラッチ
データ信号ｃを出力する。ラッチデータ信号ｃはフレー
ムパターン検出回路３に入力される。フレームパターン
検出回路３は、判定データ信号ｇとＤＣイレーズ部検出
信号ｄと進相パルス信号ｅと遅相パルス信号ｆを出力す
る。
【００１６】一方、媒体面に記録されるサーボマークパ
ターンは図３の例に示すように０００００００１００１
００１０００００１０となるが、回転数の変動や同期化
時の位相誤差によりジッタが発生し、１の位置が前後に
ビットシフトする可能性がある。
ターンは図３の例に示すように０００００００１００１
００１０００００１０となるが、回転数の変動や同期化
時の位相誤差によりジッタが発生し、１の位置が前後に
ビットシフトする可能性がある。
【００１７】そこで本発明のサーボマーク検出回路で
は、サーボマークパターンを図３のようにラッチデータ
信号ｃが００００００のパターンをＤＣイレーズ部と
し、Ｘ０００Ｘのパターン（ＸはＤｏｎ’ｔ ｃａｒｅ
（ドント・ケア）で０でも１でもよいことを表わす）を
コード０とみなし、Ｘ０１０Ｘのパターンをコード１と
みなしてフレームパターン検出回路３でそのように認識
する。
は、サーボマークパターンを図３のようにラッチデータ
信号ｃが００００００のパターンをＤＣイレーズ部と
し、Ｘ０００Ｘのパターン（ＸはＤｏｎ’ｔ ｃａｒｅ
（ドント・ケア）で０でも１でもよいことを表わす）を
コード０とみなし、Ｘ０１０Ｘのパターンをコード１と
みなしてフレームパターン検出回路３でそのように認識
する。
【００１８】フレームパターン検出回路３はコード１を
認識すると判定データ信号ｇに１を出力する。コード０
を認識すると判定データ信号ｇに０を出力する。フレー
ムパターン検出回路３は図３におけるＤＣイレーズ部の
後に０１０パターンを認識すると読み出し中の領域がサ
ーボマークである可能性を示すＤＣイレーズ部検出信号
ｄを出力する。
認識すると判定データ信号ｇに１を出力する。コード０
を認識すると判定データ信号ｇに０を出力する。フレー
ムパターン検出回路３は図３におけるＤＣイレーズ部の
後に０１０パターンを認識すると読み出し中の領域がサ
ーボマークである可能性を示すＤＣイレーズ部検出信号
ｄを出力する。
【００１９】またラッチデータ信号ｃのＸ０１０Ｘは認
識するタイミングによって０１０ＸＸやＸＸ０１０と認
識されることがある。この場合、０１０ＸＸと認識され
た場合は位相が進んでいるので、位相を遅らせるため
に、遅相パルス信号ｆを出力する。ＸＸ０１０と認識さ
れた場合は位相が遅れているので進相パルス信号ｅを出
力する。一方ＤＣイレーズ部検出信号ｄは制御回路５に
入力され、制御回路５は位相の進み遅れがないときは３
クロックに１発発生するフレームパルス信号ｈを生成す
る。図４はそのタイミング図であり、波形４−１がラッ
チデータ信号ｃで波形４−２がそのときのフレームパル
ス信号ｈである。
識するタイミングによって０１０ＸＸやＸＸ０１０と認
識されることがある。この場合、０１０ＸＸと認識され
た場合は位相が進んでいるので、位相を遅らせるため
に、遅相パルス信号ｆを出力する。ＸＸ０１０と認識さ
れた場合は位相が遅れているので進相パルス信号ｅを出
力する。一方ＤＣイレーズ部検出信号ｄは制御回路５に
入力され、制御回路５は位相の進み遅れがないときは３
クロックに１発発生するフレームパルス信号ｈを生成す
る。図４はそのタイミング図であり、波形４−１がラッ
チデータ信号ｃで波形４−２がそのときのフレームパル
ス信号ｈである。
【００２０】このフレームパルス信号ｈのタイミングで
判定データ信号ｇをシフトレジスタ４に入力する。シフ
トレジスタ４に入力された判定データ信号ｇはフレーム
パルス信号ｈが入力されるたびにシフトして、多ビット
（本実施形態では５ビット）のサーボマークデータ信号
ｉとして出力する。このときフレームパターン検出回路
はラッチデータ信号ｃのパターンのうち０１０がビット
シフトにより１００や００１と認識した場合はビットシ
フトが発生していると判断して、遅相信号ｅまたは進相
信号ｆを出力する。このとき制御回路５は遅相信号ｅが
入力される場合は前回フレームパルス信号ｈの４クロッ
ク後、進相信号ｆが入力される場合は２クロック後にフ
レームパルス信号ｈを出力する。
判定データ信号ｇをシフトレジスタ４に入力する。シフ
トレジスタ４に入力された判定データ信号ｇはフレーム
パルス信号ｈが入力されるたびにシフトして、多ビット
（本実施形態では５ビット）のサーボマークデータ信号
ｉとして出力する。このときフレームパターン検出回路
はラッチデータ信号ｃのパターンのうち０１０がビット
シフトにより１００や００１と認識した場合はビットシ
フトが発生していると判断して、遅相信号ｅまたは進相
信号ｆを出力する。このとき制御回路５は遅相信号ｅが
入力される場合は前回フレームパルス信号ｈの４クロッ
ク後、進相信号ｆが入力される場合は２クロック後にフ
レームパルス信号ｈを出力する。
【００２１】図５はパターンが００１の場合のタイミン
グ図で波形５−１がラッチデータ信号ｃでパターン００
１を含んでいる例である。波形５−２は制御回路５がジ
ッタ補正したフレームパルス信号ｈのタイミングであ
る。これにより前に述べたジッタによる同期化時の誤差
を補正することができる。
グ図で波形５−１がラッチデータ信号ｃでパターン００
１を含んでいる例である。波形５−２は制御回路５がジ
ッタ補正したフレームパルス信号ｈのタイミングであ
る。これにより前に述べたジッタによる同期化時の誤差
を補正することができる。
【００２２】この補正によりサーボマークを検出するた
めのサーボマーク比較器６はジッタによる誤差を含んで
いるラッチデータ信号ｃではなく、フレームパターン検
出回路３が出力する判定データ信号ｇをジッタ補正して
シフトレジスタ４で取り込んだ出力であるサーボマーク
データ信号ｉをサーボマーク比較器に含まれる参照パタ
ーンと比較するので、比較するビット数が判定データ信
号ｇの２１ビットに対して５ビット、比較パターン数も
１つでよく、回路が小さくできる。サーボマーク比較器
６は前述のようにサーボマークデータ信号ｉがサーボマ
ークのパターンに一致するときに検出信号ｋを出力す
る。
めのサーボマーク比較器６はジッタによる誤差を含んで
いるラッチデータ信号ｃではなく、フレームパターン検
出回路３が出力する判定データ信号ｇをジッタ補正して
シフトレジスタ４で取り込んだ出力であるサーボマーク
データ信号ｉをサーボマーク比較器に含まれる参照パタ
ーンと比較するので、比較するビット数が判定データ信
号ｇの２１ビットに対して５ビット、比較パターン数も
１つでよく、回路が小さくできる。サーボマーク比較器
６は前述のようにサーボマークデータ信号ｉがサーボマ
ークのパターンに一致するときに検出信号ｋを出力す
る。
【００２３】次に、図７の詳細なタイミング図をもとに
してジッタが発生した場合の本発明の実施の形態の動作
の詳細な説明を行う。
してジッタが発生した場合の本発明の実施の形態の動作
の詳細な説明を行う。
【００２４】一ＲＲＤ信号ａをもとにして、同期化した
同期データ信号ｂが作られる。
同期データ信号ｂが作られる。
【００２５】サーボマークパターンが入ってきた場合に
は、最初のＤＣイレーズ部があるため、最初は０が６つ
続くパターンとなるので、ＣＲＤが０になってから６個
分の０データ（図７中のｎ）が出力され、即ち６つ目の
クロックが終了して７つめのクロックの立ち上がりで一
ＤＣイレーズ部検出信号ｄがアクティブとして出力され
る（図中のｐ）。このｐをトリガとして、ＤＣイレーズ
部のあと０１０のパターンが来たことを確認した後、ｑ
のタイミングでフレームパルス信号ｈが出力される。
は、最初のＤＣイレーズ部があるため、最初は０が６つ
続くパターンとなるので、ＣＲＤが０になってから６個
分の０データ（図７中のｎ）が出力され、即ち６つ目の
クロックが終了して７つめのクロックの立ち上がりで一
ＤＣイレーズ部検出信号ｄがアクティブとして出力され
る（図中のｐ）。このｐをトリガとして、ＤＣイレーズ
部のあと０１０のパターンが来たことを確認した後、ｑ
のタイミングでフレームパルス信号ｈが出力される。
【００２６】この信号は位相が進んでおらずかつ遅れて
もいないときは、制御回路５によって３クロックに１回
の周期で出力される。
もいないときは、制御回路５によって３クロックに１回
の周期で出力される。
【００２７】フレームパルス信号ｈのｓのタイミングで
は、ｒにおける遅相パルス信号ｆがアクティブなので、
フレームパルス信号ｈが次にアクティブになるタイミン
グを３クロック後ではなく４クロック後のｕとする。
は、ｒにおける遅相パルス信号ｆがアクティブなので、
フレームパルス信号ｈが次にアクティブになるタイミン
グを３クロック後ではなく４クロック後のｕとする。
【００２８】次にフレームパルス信号ｈのｕのタイミン
グでは、ｔにおける進相パルス信号ｅがアクティブなの
で、フレームパルス信号ｈが次にアクティブになるタイ
ミングを３クロック後ではなく２クロック後のｖとす
る。
グでは、ｔにおける進相パルス信号ｅがアクティブなの
で、フレームパルス信号ｈが次にアクティブになるタイ
ミングを３クロック後ではなく２クロック後のｖとす
る。
【００２９】次にｖのタイミングにおいては、遅相パル
ス信号ｆも進相パルス信号ｅもアクティブでないので、
次は３クロック後のｗのタイミングに出力する。
ス信号ｆも進相パルス信号ｅもアクティブでないので、
次は３クロック後のｗのタイミングに出力する。
【００３０】以上のように制御回路５はｑ，ｓ，ｕ，
ｖ，ｗの５個のフレームパルス信号ｈを出力した後、チ
ェックウィンドウ信号ｊを出して、その時点でのサーボ
マークデータ信号ｉをサーボマーク比較器６において内
部にある参照パターンと比較して一致するときに検出信
号ｋを出力する。
ｖ，ｗの５個のフレームパルス信号ｈを出力した後、チ
ェックウィンドウ信号ｊを出して、その時点でのサーボ
マークデータ信号ｉをサーボマーク比較器６において内
部にある参照パターンと比較して一致するときに検出信
号ｋを出力する。
【００３１】
【発明の効果】本発明によるサーボマーク検出回路は前
述のようにフレームパターン検出回路３によってジッタ
量を進相パルス信号ｅと遅相パルス信号ｆとして出力し
て、その信号を入力する制御回路５によってフレームパ
ルス信号ｈのタイミングを変更することによりジッタを
補正することができ、それによってサーボマーク比較器
での比較パターンのビット数と種類を少なくすることが
できるので、回路規模や段数を減らすことができるとい
う効果がある。この理由により、動作周波数が高い回路
にも向いているという効果もある。最近の傾向として記
録密度の向上によりますます記録周波数が上昇してきて
いるので、この効果は大きい。
述のようにフレームパターン検出回路３によってジッタ
量を進相パルス信号ｅと遅相パルス信号ｆとして出力し
て、その信号を入力する制御回路５によってフレームパ
ルス信号ｈのタイミングを変更することによりジッタを
補正することができ、それによってサーボマーク比較器
での比較パターンのビット数と種類を少なくすることが
できるので、回路規模や段数を減らすことができるとい
う効果がある。この理由により、動作周波数が高い回路
にも向いているという効果もある。最近の傾向として記
録密度の向上によりますます記録周波数が上昇してきて
いるので、この効果は大きい。
【図１】図１は本発明の一実施形態を示すブロック図で
ある。
ある。
【図２】図２は同期回路１による信号の同期化の一例を
示す波形図である。
示す波形図である。
【図３】図３はサーボマークパターンの一例を示す図で
ある。
ある。
【図４】図４は通常時のフレームパルス信号のタイミン
グ図である。
グ図である。
【図５】図５はジッタが発生した場合のフレームパルス
信号のタイミング図である。
信号のタイミング図である。
【図６】図６は図１のシフトレジスタ２の構成を示す回
路図である。
路図である。
【図７】図７はジッタが発生した場合の本発明の実施形
態の詳細なタイミング図である。
態の詳細なタイミング図である。
【図８】図８は従来例のサーボマーク検出回路のブロッ
ク図である。
ク図である。
【図９】図９は図８のサーボマーク検出器１０を詳細に
示したブロック図である。
示したブロック図である。
【図１０】図１０は図８の同期回路１による信号の同期
化の一例を示す波形図である。
化の一例を示す波形図である。
１ 同期回路 ２ シフトレジスタ ３ フレームパターン検出回路 ４ シフトレジスタ ５ 制御回路 ６ サーボマーク比較器 １０ サーボマーク比較器 １１，１２，１３，１４ 比較器 １５ ＯＲ回路 ２１，２２，２３，２４，２５，２６，２７ フリッ
プフロップ １０１，１０２，１０３，１０４ 比較器出力 ａ ＲＲＤ信号 ｂ 同期データ信号 ｃ ラッチデータ信号 ｄ ＤＣイレーズ部検出信号 ｅ 進相パルス信号 ｆ 遅相パルス信号 ｇ 判定データ信号 ｈ フレームパルス信号 ｉ サーボマークデータ信号 ｊ チェックウィンドウ信号 ｋ 検出信号 ｍ 検出信号
プフロップ １０１，１０２，１０３，１０４ 比較器出力 ａ ＲＲＤ信号 ｂ 同期データ信号 ｃ ラッチデータ信号 ｄ ＤＣイレーズ部検出信号 ｅ 進相パルス信号 ｆ 遅相パルス信号 ｇ 判定データ信号 ｈ フレームパルス信号 ｉ サーボマークデータ信号 ｊ チェックウィンドウ信号 ｋ 検出信号 ｍ 検出信号
Claims (4)
- 【請求項１】 データ面サーボ方式の磁気ディスク装置
のデータ面の一部にある、磁気ヘッドの位置決めのため
のサーボパターンや位置情報を記録する領域の開始位置
を示すサーボマークと呼ばれるデータパターンを検出す
るサーボマーク検出回路であり、 前記磁気ヘッドをとおして読み出された前記データパタ
ーンの信号振幅のピークを検出したロー・リード・デー
タ信号（以下ＲＲＤ信号）を入力し装置内のクロックに
同期した同期データ信号を出力する同期回路と、 前記同期データ信号をシフトしつつ格納し、Ｎビットの
ラッチデータ信号を出力する第１シフトレジスタと、 前記ラッチデータ信号を入力し、前記ラッチデータ信号
のパターンにより０か１かを判定するフレームパターン
判定手段と、前記ラッチデータ信号が装置クロックに対
して位相が進んだか遅れたかを判定する位相判定手段を
備え、前記フレームパターン判定手段の判定結果を判定
データ信号として出力し、位相判定手段の結果を位相補
正信号として出力するフレームパターン検出回路と、 前記位相補正信号を入力することにより前記位相が進ん
でいるときは標準より遅いタイミングでフレームパルス
信号を出力し、前記位相が遅れているときは標準より早
いタイミングで前記フレームパルス信号を出力し所定数
だけ前記フレームパルス信号を出力したときにチェック
ウィンドウ信号を出力する制御回路と、 前記判定データ信号を前記フレームパルス信号に同期し
てシフトしながらラッチしてサーボマークデータ信号を
出力する第２シフトレジスタと、 前記サーボマークデータ信号と前記チェックウィンドウ
信号を入力して前記チェックウィンドウ信号がアクティ
ブのときの前記サーボマーク信号を参照パターンと比較
することによりサーボマークであると判定したときは検
出信号を出力するサーボマーク比較器とを備えることを
特徴とするサーボマーク検出回路。 - 【請求項２】 前記フレームパターンは、Ｘを任意の値
とすると、前記ラッチデータ信号がＸ０００Ｘのとき０
と判定し、Ｘ０１０Ｘのとき１と判定することを特徴と
する請求項１記載のサーボマーク検出回路。 - 【請求項３】 前記フレームパターンは、Ｘを任意の値
とすると、前記ラッチデータ信号が０１０ＸＸであると
認識したときは位相を遅らせるための遅相パルス信号を
出力し、ＸＸ０１０であると認識したときは位相を進ま
せるための進相パルス信号を出力し、前記位相補正信号
は前記遅相パルス信号と進相パルス信号からなることを
特徴とする請求項１または２記載のサーボマーク検出回
路。 - 【請求項４】 前記制御回路は、前記遅相信号が出力し
たときは前回の前記フレームパルス信号の４クロック後
に、前記進相信号が出力したときは前回の前記フレーム
パルス信号の２クロック後に、それぞれ前記フレームパ
ルス信号を出力することを特徴とする請求項１、２また
は３記載のサーボマーク検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8350447A JP2891216B2 (ja) | 1996-12-27 | 1996-12-27 | サーボマーク検出回路 |
| US08/995,939 US6014276A (en) | 1996-12-27 | 1997-12-22 | Servo mark detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8350447A JP2891216B2 (ja) | 1996-12-27 | 1996-12-27 | サーボマーク検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199170A JPH10199170A (ja) | 1998-07-31 |
| JP2891216B2 true JP2891216B2 (ja) | 1999-05-17 |
Family
ID=18410563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8350447A Expired - Lifetime JP2891216B2 (ja) | 1996-12-27 | 1996-12-27 | サーボマーク検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6014276A (ja) |
| JP (1) | JP2891216B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10224338A (ja) * | 1997-02-12 | 1998-08-21 | Matsushita Electric Ind Co Ltd | 同期検出回路 |
| US6532128B1 (en) * | 1999-05-19 | 2003-03-11 | International Business Machines Corporation | Data set to recording media registration and synchronization |
| US6490110B2 (en) * | 2000-12-05 | 2002-12-03 | Cirrus Logic, Inc. | Servo data detection with improved phase shift tolerance |
| JP3830356B2 (ja) | 2001-04-13 | 2006-10-04 | 富士通株式会社 | サーボマーク検出装置及びサーボマークを記録した記憶媒体 |
| JP3556623B2 (ja) * | 2001-08-02 | 2004-08-18 | 株式会社東芝 | ディスク記憶装置及び同装置におけるサーボセクタパルス生成方法 |
| US7116736B2 (en) * | 2002-01-02 | 2006-10-03 | International Business Machines Corporation | Method, system, and program for synchronization and resynchronization of a data stream |
| US7502187B2 (en) * | 2004-07-28 | 2009-03-10 | Agere Systems Inc. | Address mark detection |
| JP4459094B2 (ja) * | 2005-03-14 | 2010-04-28 | 東芝ストレージデバイス株式会社 | 媒体記憶装置及び媒体記憶装置の媒体の回転同期処理方法。 |
| JP4387967B2 (ja) * | 2005-03-14 | 2009-12-24 | 富士通株式会社 | 媒体記憶装置及び媒体記憶装置の回転同期処理方法。 |
| JP4339871B2 (ja) * | 2006-05-24 | 2009-10-07 | 富士通株式会社 | サーボ復調回路および方法 |
| US8023392B2 (en) * | 2006-12-15 | 2011-09-20 | Seagate Technology Llc | Compensating the effects of non-synchronous writing of erasable servo marks |
| US20090086360A1 (en) * | 2007-10-02 | 2009-04-02 | Seagate Technology Llc | Low Complexity Servo Demodulation Algorithm for Probe Storage |
| JP5308099B2 (ja) * | 2008-08-25 | 2013-10-09 | 株式会社日立ハイテクノロジーズ | 磁気ヘッドまたは磁気ディスクの検査装置及び検査方法 |
| JP2010108544A (ja) * | 2008-10-29 | 2010-05-13 | Hitachi Global Storage Technologies Netherlands Bv | ディスク・ドライブ及びサーボ・データ検出のための処理タイミングの制御方法 |
| US8456775B2 (en) * | 2009-12-31 | 2013-06-04 | Lsi Corporation | Systems and methods for detecting a reference pattern |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293276A (en) * | 1992-01-24 | 1994-03-08 | Fujitsu Limited | Method for generating a reference signal from unique servo mark pattern detection |
-
1996
- 1996-12-27 JP JP8350447A patent/JP2891216B2/ja not_active Expired - Lifetime
-
1997
- 1997-12-22 US US08/995,939 patent/US6014276A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10199170A (ja) | 1998-07-31 |
| US6014276A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891216B2 (ja) | サーボマーク検出回路 | |
| KR0176651B1 (ko) | 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로 | |
| US6600779B1 (en) | Signal processor having feedback loop control for decision feedback equalizer | |
| GB2312780A (en) | Disk writing control circuit | |
| GB2080658A (en) | Input data synchronizing circuit | |
| EP0950245B1 (en) | Method and apparatus for writing a clock track on a storage medium | |
| JP2001216743A (ja) | 同期信号検出装置、同検出装置を備えた情報記憶装置、及び同期信号検出方法 | |
| JPH01503342A (ja) | デジタル位相ロツクループを備えたデータ入力装置 | |
| JP3621149B2 (ja) | 同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路 | |
| US20020131190A1 (en) | Clock divider with error detection and reset capabilities | |
| US5475715A (en) | Sync data introduction method and system | |
| JP2891592B2 (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| US5293549A (en) | Digital signal apparatus for correctly demodulating data despite a fluctuation in reading rate or variation in regenerated pulse duration due to abnormalities in a recording medium from which data is being read | |
| JP2560406B2 (ja) | ディジタル位相制御回路 | |
| JP2702445B2 (ja) | 光ディスクコントローラ | |
| US6163423A (en) | Synchronizing signal detector for magnetic recording/reproducing apparatus and synchronizing signal detecting method thereof | |
| GB2205467A (en) | Disk drive controller | |
| JPH02306472A (ja) | 同期回路 | |
| JP2988460B2 (ja) | 磁気ディスク装置 | |
| JPH113574A (ja) | 記憶装置及びその記憶媒体 | |
| JP3520704B2 (ja) | 磁気記録再生装置 | |
| JP2792120B2 (ja) | ディジタル位相制御回路 | |
| JPH1074367A (ja) | クロック・コンバイン回路 | |
| JP2001016190A (ja) | デジタルデータ処理装置 | |
| JPS5994246A (ja) | 光デイスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |