JPH02306472A - 同期回路 - Google Patents
同期回路Info
- Publication number
- JPH02306472A JPH02306472A JP1127541A JP12754189A JPH02306472A JP H02306472 A JPH02306472 A JP H02306472A JP 1127541 A JP1127541 A JP 1127541A JP 12754189 A JP12754189 A JP 12754189A JP H02306472 A JPH02306472 A JP H02306472A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- synchronization
- window gate
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 abstract description 50
- 230000007547 defect Effects 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は同期信号のウィンドウゲートの幅を広げる手段
を設けた同期回路に関する。
を設けた同期回路に関する。
[従来技術]
近年、広い用途において、データ記録再生装置が用いら
れている。特に最近になって、扱われるデータ量が飛躍
的に増大し、光デイスク装置等、大量のデータの記録を
行える光学的な記録再生装置が注目される状況にある。
れている。特に最近になって、扱われるデータ量が飛躍
的に増大し、光デイスク装置等、大量のデータの記録を
行える光学的な記録再生装置が注目される状況にある。
ところで、上記光デイスク装置等ではデータは直列的に
記録され、且つ再生時には、この直列データを、そのデ
ータ領域の先端部分等にコード化されて記録されている
同期領域の同期信号と同期させて読み出す。
記録され、且つ再生時には、この直列データを、そのデ
ータ領域の先端部分等にコード化されて記録されている
同期領域の同期信号と同期させて読み出す。
上記同期信号のみでは次の同期信号までの間に回転むら
、欠陥等があると、データを正確に読み取ることができ
なくなってしまうので、第8図に示すように同期領域(
シンクマークで示す。)の後の一定データ毎に、再同期
を行うための同期領域(リシンクマークで示す。)が挿
入されており、データ再生時に欠陥等によって復調器が
誤動作した時に再同期させるのに用いられる。
、欠陥等があると、データを正確に読み取ることができ
なくなってしまうので、第8図に示すように同期領域(
シンクマークで示す。)の後の一定データ毎に、再同期
を行うための同期領域(リシンクマークで示す。)が挿
入されており、データ再生時に欠陥等によって復調器が
誤動作した時に再同期させるのに用いられる。
尚、この図において、VFO領域はリードデータからデ
ータビット用及びり日ツクビット用のウィンドウを発生
させるのに用いられる。
ータビット用及びり日ツクビット用のウィンドウを発生
させるのに用いられる。
光ディスクでは、磁気ディスクに比べ、媒体上の欠陥が
2〜3桁悪いので、このリシンクマーク部分に欠陥が存
在する場合がある。
2〜3桁悪いので、このリシンクマーク部分に欠陥が存
在する場合がある。
上記リシンクマークを検出する場合、誤検出をさけるた
めに、第9図に示すようなりシンクマーク検出ウィンド
ウを使用し、このウィンドウ内の信号パターンを比較し
て再同期信号(広い意味での同期信@)を得ている。
めに、第9図に示すようなりシンクマーク検出ウィンド
ウを使用し、このウィンドウ内の信号パターンを比較し
て再同期信号(広い意味での同期信@)を得ている。
このようにして同期信号を得ていたが、欠陥等による誤
検出により、同期信号が得られない場合がある。ウィン
ドウゲート信号が基準クロックを使用して作られる揚台
、ディスクの回転変動にjこる誤差の蓄積を防ぐため、
ウィンドウ内−1〜はリシンクマーク検出ごとに発生さ
せている。このような場合、シンクマーク又はリシンク
マークによる同期信号が検出されないと次のリシンクマ
ークのウィンドウゲートの位置がずれ、以降リシンクマ
ークの検出が不可能となるので特開昭61−19467
8号公報に示されているように、ウィンドウゲートを常
開にして次の同期信号を得るという方法が考えられてい
る。
検出により、同期信号が得られない場合がある。ウィン
ドウゲート信号が基準クロックを使用して作られる揚台
、ディスクの回転変動にjこる誤差の蓄積を防ぐため、
ウィンドウ内−1〜はリシンクマーク検出ごとに発生さ
せている。このような場合、シンクマーク又はリシンク
マークによる同期信号が検出されないと次のリシンクマ
ークのウィンドウゲートの位置がずれ、以降リシンクマ
ークの検出が不可能となるので特開昭61−19467
8号公報に示されているように、ウィンドウゲートを常
開にして次の同期信号を得るという方法が考えられてい
る。
[発明が解決しようとする問題点]
同期信号が検出できない時に上記公報のようにウィンド
ウゲートを常開にすると第10図に示すようにデータ中
に欠陥がある場合、欠陥の前後のデータによっては、こ
れをリシンクマークと誤検出してしまう場合があり、そ
の後のデータの復調は誤り訂正゛回路(FCC回路)を
用いても訂正できなくなってしまったり、その後の同期
信号の検出が困難になってしまう欠点が生じる。
ウゲートを常開にすると第10図に示すようにデータ中
に欠陥がある場合、欠陥の前後のデータによっては、こ
れをリシンクマークと誤検出してしまう場合があり、そ
の後のデータの復調は誤り訂正゛回路(FCC回路)を
用いても訂正できなくなってしまったり、その後の同期
信号の検出が困難になってしまう欠点が生じる。
本発明は上述した点にかんがみてなざされたもので、デ
ータ中に欠陥等が存在しても、誤って同期信号と検出さ
れてしまうことを少くでき、誤りの少ない同期信号を得
ることのできる同期回路を提供することを目的とする。
ータ中に欠陥等が存在しても、誤って同期信号と検出さ
れてしまうことを少くでき、誤りの少ない同期信号を得
ることのできる同期回路を提供することを目的とする。
1問題点を解決する手段及び作用]
本発明は第1図(A)に示すような概略の構成である。
再生信号は同期検出回路1に入力され、基準クロックを
用い、ウィンドウゲート信号aが開いている期間に同期
信号の検出を行い、同期検出信号すを生成する。この同
期検出回路1は、同期信号を検出しない場合には、ウィ
ンドウゲート発生回路2に同期補間信号Cを出力する。
用い、ウィンドウゲート信号aが開いている期間に同期
信号の検出を行い、同期検出信号すを生成する。この同
期検出回路1は、同期信号を検出しない場合には、ウィ
ンドウゲート発生回路2に同期補間信号Cを出力する。
このウィンドウゲート回路2は第1図(B)に示ずよう
に同期検出信号すに基づいて発生ずるウィンドウゲート
信号aよりも幅を広げたウィンドウゲート信号a′を・
同期補間信号Cに基づいて同期検出回路1に出ツノ覆る
。この幅が広げられたウィンドウゲート信号a′の期間
で、同期信号の検出を行うことにより、常開してしまう
場合よりも欠陥等により同期信号の誤検出の発生を防止
してエラーの少ない同期検出を行い従って、エラーレー
トの少ないデータ再生を行なえるようにしている。
に同期検出信号すに基づいて発生ずるウィンドウゲート
信号aよりも幅を広げたウィンドウゲート信号a′を・
同期補間信号Cに基づいて同期検出回路1に出ツノ覆る
。この幅が広げられたウィンドウゲート信号a′の期間
で、同期信号の検出を行うことにより、常開してしまう
場合よりも欠陥等により同期信号の誤検出の発生を防止
してエラーの少ない同期検出を行い従って、エラーレー
トの少ないデータ再生を行なえるようにしている。
[実施例コ
以下、図面を参照して本発明を具体的に説明する。
第2図ないし第6図は本発明の第1実施例に係り、第2
図は第1実施例を備えた光デイスク装置の概略の構成図
、第3図は第1実施例の同期回路のブロック図、第′4
図はウィンドウゲート発生口路の具体的構成を示す回路
図、第5図はウィンドウゲート発生回路の動作説明図、
第6図は補間信号発生回路の構成を示づ回路図である。
図は第1実施例を備えた光デイスク装置の概略の構成図
、第3図は第1実施例の同期回路のブロック図、第′4
図はウィンドウゲート発生口路の具体的構成を示す回路
図、第5図はウィンドウゲート発生回路の動作説明図、
第6図は補間信号発生回路の構成を示づ回路図である。
第2図に示すように第1実施例を備えた光デイスク装置
11は、スピンドルモータ12で回転駆動される光ディ
スク13に対向して、ピックアップ14が配置され、こ
のピックアップ14にはデ゛ −少記録回路15から光
ディスク13に記録するディスクライトデータが入力さ
れ、このピックアップ14からデータ再生回路16にデ
ィスクリ−、ドデータを出力し、復調されたリードデー
タを生成できるようにしている。
11は、スピンドルモータ12で回転駆動される光ディ
スク13に対向して、ピックアップ14が配置され、こ
のピックアップ14にはデ゛ −少記録回路15から光
ディスク13に記録するディスクライトデータが入力さ
れ、このピックアップ14からデータ再生回路16にデ
ィスクリ−、ドデータを出力し、復調されたリードデー
タを生成できるようにしている。
上記ディスクリートデータは図示しないリードデータ処
理回路を介して一定単位毎のディスクリートデータにさ
れて第3図に示す第1実施例の同期回路21に入力され
る。
理回路を介して一定単位毎のディスクリートデータにさ
れて第3図に示す第1実施例の同期回路21に入力され
る。
上記ディスクリートデータ(再生信号)はこの同期回路
21を構成する同期検出回路22に入力され、り[lツ
クCLKを用い、ウィンドウゲート発生回路23からの
ウィンドウゲート信号aが11 HI+の期間に同期信
号の検出を行い、検出された場合、同期検出信号すを出
力する。この同期検出信号すはウィンドウゲート発生回
路23及び補間信号発生回路24に入力される。
21を構成する同期検出回路22に入力され、り[lツ
クCLKを用い、ウィンドウゲート発生回路23からの
ウィンドウゲート信号aが11 HI+の期間に同期信
号の検出を行い、検出された場合、同期検出信号すを出
力する。この同期検出信号すはウィンドウゲート発生回
路23及び補間信号発生回路24に入力される。
上記ウィンドウゲート発生回路23は、同期検出信号す
に基づき、次の同期信号が検出されると予測されるタイ
ミングでウィンドウゲート信号aを発生し、同期検出回
路22に出力する。
に基づき、次の同期信号が検出されると予測されるタイ
ミングでウィンドウゲート信号aを発生し、同期検出回
路22に出力する。
上記補間信号発生回路24は、同期検出回路22がウィ
ンドウゲート信号期間に同期信号を検出しなかった場合
、同期検出信号を補間する擬似の同期信号、つまり同期
補間信りCを生成し、ウィンドウゲート回路23に出力
する。
ンドウゲート信号期間に同期信号を検出しなかった場合
、同期検出信号を補間する擬似の同期信号、つまり同期
補間信りCを生成し、ウィンドウゲート回路23に出力
する。
上記ウィンドウゲート回路23は、この同期補正信号C
が入力された場合には、同期検出信号すの場合よりも早
いタイミングでウィンドウゲート信号a′を発生させる
、つまり同期検出信号すの場合よりもウィンドウゲート
信号期間を広げるようにしている。
が入力された場合には、同期検出信号すの場合よりも早
いタイミングでウィンドウゲート信号a′を発生させる
、つまり同期検出信号すの場合よりもウィンドウゲート
信号期間を広げるようにしている。
従って、前のウィンドウゲート信号期間で、同期信号を
検出した場合には、・一定の間隔で次のウィンドウゲー
ト信号aを発生ずるが、前のウィンドウゲート信号期間
に同期信号が検出されなかった場合には、前記間隔より
短い間隔で次のウィンドウゲート信号a′を発生し同期
検出回路22はこの広げられたウィンドウゲート信号期
間にて同期信号を確実に検出できるようにしている。
検出した場合には、・一定の間隔で次のウィンドウゲー
ト信号aを発生ずるが、前のウィンドウゲート信号期間
に同期信号が検出されなかった場合には、前記間隔より
短い間隔で次のウィンドウゲート信号a′を発生し同期
検出回路22はこの広げられたウィンドウゲート信号期
間にて同期信号を確実に検出できるようにしている。
つまり、同期補間信号Cは、同期検出信号すよりも信頼
性が低いので、同期検出信号すの場合と同様の発生タイ
ミングでウィンドウゲート信号aを発生させると、同期
信号の検出ができなくなる可能性が高くなるので、より
広いウィンドウゲート信号期間にすることにより、次の
同期信号の検出を確実に行えるようにしている。
性が低いので、同期検出信号すの場合と同様の発生タイ
ミングでウィンドウゲート信号aを発生させると、同期
信号の検出ができなくなる可能性が高くなるので、より
広いウィンドウゲート信号期間にすることにより、次の
同期信号の検出を確実に行えるようにしている。
又、同期信号を検出できなかった場合、従来例のように
常開させてないので、データ中の欠陥部分を同期信号と
判断してしまう誤検出も防止するようにしている。
常開させてないので、データ中の欠陥部分を同期信号と
判断してしまう誤検出も防止するようにしている。
次に、ウィンドウゲート発生回路23の具体的構成を第
4図に示す。
4図に示す。
このウィンドウゲート発生回路23は同期検出信号すに
より、所定のタイミングでウィンドウゲート信号を発生
する正常時ウィンドウ発生回路31と、この同期検出信
@bが出力されない場合の同期補間信号Cににリウィン
ドウゲート信号a′を発生する異常時ウィンドウゲート
発生回路32とから構成される。
より、所定のタイミングでウィンドウゲート信号を発生
する正常時ウィンドウ発生回路31と、この同期検出信
@bが出力されない場合の同期補間信号Cににリウィン
ドウゲート信号a′を発生する異常時ウィンドウゲート
発生回路32とから構成される。
上記正常時ウィンドウゲート発生回路31は例えば同期
検出信号すにより、一定数(例えばプリセット値まで)
を計数するカウンタと、一定数の計測後の一定のゲート
幅のパルスを発生づるワンショットマルチバイブレータ
等で構成できる。
検出信号すにより、一定数(例えばプリセット値まで)
を計数するカウンタと、一定数の計測後の一定のゲート
幅のパルスを発生づるワンショットマルチバイブレータ
等で構成できる。
又、上記異常時ウィンドウゲート発生口・路32は同期
補間信号Cをラッチするフリップフロップ(FFと略記
1°る。)33と、このFF33より、ウィンドウゲー
ト幅をセットするためのカウント値を出力する第1及び
第2カウンタ34.35と、該カウンタ34,35の出
力をデコードし、ウィンドウゲート幅を設定づるデコー
ド回路36と、該デコード回路36の出力をラッチし、
ウィンドウゲートをセットするFF37と、正常時及び
異常時ウィンドウゲート発生回路31.32の各ウィン
ドウゲート信号の論理和を出力するオア回路38とから
構成される。
補間信号Cをラッチするフリップフロップ(FFと略記
1°る。)33と、このFF33より、ウィンドウゲー
ト幅をセットするためのカウント値を出力する第1及び
第2カウンタ34.35と、該カウンタ34,35の出
力をデコードし、ウィンドウゲート幅を設定づるデコー
ド回路36と、該デコード回路36の出力をラッチし、
ウィンドウゲートをセットするFF37と、正常時及び
異常時ウィンドウゲート発生回路31.32の各ウィン
ドウゲート信号の論理和を出力するオア回路38とから
構成される。
上記FF33の出力は第1及び第2カウンタ34.35
のリセットを解除し、クロックCLKのカウント動作を
行わせる。この場合筒1のカウンタ34のキ17り一出
力は第2のカウンタ35のカウントネーブル端子Tに印
加され、第2のカウンタ35はこのキャリー出力期間の
みカウント動作を行う。
のリセットを解除し、クロックCLKのカウント動作を
行わせる。この場合筒1のカウンタ34のキ17り一出
力は第2のカウンタ35のカウントネーブル端子Tに印
加され、第2のカウンタ35はこのキャリー出力期間の
みカウント動作を行う。
上記第1のカウンタ34の出力QC,QDと第2のカウ
ンタ34の出力QBは3人力のアンド回路41に、第1
のカウンタ34の出力QDと第2のカウンタ35の出力
QA、QBは3人力のアンド回路42にそれぞれ入力さ
れる。これらアンド回路41./1.2の出力は、それ
ぞれ次段のアンド回路43.44に入力され、これらア
ンド回路43.44にはクロックCLKをインバータ4
5で反転した信号が入力される。
ンタ34の出力QBは3人力のアンド回路41に、第1
のカウンタ34の出力QDと第2のカウンタ35の出力
QA、QBは3人力のアンド回路42にそれぞれ入力さ
れる。これらアンド回路41./1.2の出力は、それ
ぞれ次段のアンド回路43.44に入力され、これらア
ンド回路43.44にはクロックCLKをインバータ4
5で反転した信号が入力される。
上記アンド回路43.44の出力はさらにアンド回路4
6.47に人力され、これらアンド回路46.47はフ
ォーマット選択信号FOrlllat selにより、
アンド回路46.47の一方のみが選択される。つまり
、フォーマット選択信号F ormat、 s
elはアンド回路47に入力されると共に、インバータ
48を介してアンド回路46に入力され、フォーマット
選択信号Format selが11 H11の場合に
はアンド回路47を開き、一方di L 11の場合に
はアンド回路46を開く。
6.47に人力され、これらアンド回路46.47はフ
ォーマット選択信号FOrlllat selにより、
アンド回路46.47の一方のみが選択される。つまり
、フォーマット選択信号F ormat、 s
elはアンド回路47に入力されると共に、インバータ
48を介してアンド回路46に入力され、フォーマット
選択信号Format selが11 H11の場合に
はアンド回路47を開き、一方di L 11の場合に
はアンド回路46を開く。
上記アンド回路46.47の出力はオア回路4つを経て
FF37に入力される。尚、FF33゜37は同期検出
信号すの立上がりでリセットされる。
FF37に入力される。尚、FF33゜37は同期検出
信号すの立上がりでリセットされる。
つまり、この実施例ではフォーマット選択信号Form
at selにより、ウィンドウゲート幅を選択できる
ようにしてあり、第4図のデコード回路36の中央部分
の1点鎖線は2つのセクタフォーマット(例えば102
4BVteと512Byte>に応じて2つのウィンド
ウゲ−ト信号 と44のカウント値)の一方を選択できることを示して
いる。
at selにより、ウィンドウゲート幅を選択できる
ようにしてあり、第4図のデコード回路36の中央部分
の1点鎖線は2つのセクタフォーマット(例えば102
4BVteと512Byte>に応じて2つのウィンド
ウゲ−ト信号 と44のカウント値)の一方を選択できることを示して
いる。
次にこのウィンドウゲート発生回路23の動作−を説明
する。
する。
第5図(a)に示すように同期検出信号すが検出される
と、正常峙ウィンドウゲート発生回路31は、同図(b
)に示すように一定の間隔Taで次のウィンドウゲート
信号aを一定のウィンドウ(ゲート)幅paを出力する
。このウィンドウゲート信号aが出力された期間に、同
期信号が検出されないと、補間信号発生回路24から第
5図(C)に示すように同期補間信号Cが出力される。
と、正常峙ウィンドウゲート発生回路31は、同図(b
)に示すように一定の間隔Taで次のウィンドウゲート
信号aを一定のウィンドウ(ゲート)幅paを出力する
。このウィンドウゲート信号aが出力された期間に、同
期信号が検出されないと、補間信号発生回路24から第
5図(C)に示すように同期補間信号Cが出力される。
上記同期補間信号CはFF33でラッチされ、このラッ
チされた出力で第1及び第2カウンタ34.35がカウ
ント動作を開始する。しかして、アンド回路41あるい
は42への入力信号が全て“H′′になる所定のカウン
ト値になると、FF37がセットされ、オア回路38を
経てウィンドウゲート信号a′が出力される。
チされた出力で第1及び第2カウンタ34.35がカウ
ント動作を開始する。しかして、アンド回路41あるい
は42への入力信号が全て“H′′になる所定のカウン
ト値になると、FF37がセットされ、オア回路38を
経てウィンドウゲート信号a′が出力される。
このウィンドウゲート信号a′は第5図に示すように同
期検出信号が出力された場合の間隔Taより短い間隔7
. a +で開くようにしている。尚、第5図(a)で
は同期検出信号すの立上がりのタイミングの位置にずら
してウィンドウゲート信号a。
期検出信号が出力された場合の間隔Taより短い間隔7
. a +で開くようにしている。尚、第5図(a)で
は同期検出信号すの立上がりのタイミングの位置にずら
してウィンドウゲート信号a。
a′が出力されるまでの間隔Ta、Ta′を比較して示
している。
している。
しかして、上記ウィンドウゲート信号a′が出力されて
いる期間に同期検出信号すが検出されると、その同期検
出信号すの立上がりでFF33゜37がリセットされ、
ウィンドウゲート信号a′が閉じることになる。
いる期間に同期検出信号すが検出されると、その同期検
出信号すの立上がりでFF33゜37がリセットされ、
ウィンドウゲート信号a′が閉じることになる。
次に同期補間信号Cを生成する補間信号発生回路24の
具体的構成を第6図で示す。
具体的構成を第6図で示す。
カウンタ51のクロック入力端にはクロックCLKが印
加され、且つこのカウンタ51のクリア端子には再同期
信号検出回路52の再同期信号パルスR3DETがイン
バータ53を介して印加される。
加され、且つこのカウンタ51のクリア端子には再同期
信号検出回路52の再同期信号パルスR3DETがイン
バータ53を介して印加される。
しかして、この再同期信号パルスR3DETにの検出か
ら次の信号パルスR8DETの発生位置をこのカウンタ
51で計測し、本来法の信号パルスR3DETが出力さ
れるタイミングを含む適宜の時間幅でH′′となる分周
信号を2人力のアンドゲート54の一方に入力される。
ら次の信号パルスR8DETの発生位置をこのカウンタ
51で計測し、本来法の信号パルスR3DETが出力さ
れるタイミングを含む適宜の時間幅でH′′となる分周
信号を2人力のアンドゲート54の一方に入力される。
また、このカウンタ51は、本来法の再同期信号パルス
R8DETが出りされるタイミングを含む適宜の時間幅
のみで“H゛′となり、それ以外では“L″となる分局
出力を第1及び第2のD−FF55.56のクリア端子
に印加している。
R8DETが出りされるタイミングを含む適宜の時間幅
のみで“H゛′となり、それ以外では“L″となる分局
出力を第1及び第2のD−FF55.56のクリア端子
に印加している。
上記第1のD−FF55のクロック入力端子にはリード
クロックRCLKが印加され、データ入力端に印加され
る再同期信号パルスR8DETが出力される゛H″レベ
ル又は出力されないL ++レベル(以下゛レベル″を
略す。)に応じてその反転出力端口からリードクロック
RCLKのタイミングで“L″又はH′′を出力する。
クロックRCLKが印加され、データ入力端に印加され
る再同期信号パルスR8DETが出力される゛H″レベ
ル又は出力されないL ++レベル(以下゛レベル″を
略す。)に応じてその反転出力端口からリードクロック
RCLKのタイミングで“L″又はH′′を出力する。
このD−F F55の出力は、アンドゲート54の他方
の入力端に印加され、信号パルスR8DETが検出され
た場合にはこのゲートを閉じ、逆に検出されない場合に
はこのゲートを開いて、第2のD−FF56のデータ入
力端に゛ト1″′を印加する。
の入力端に印加され、信号パルスR8DETが検出され
た場合にはこのゲートを閉じ、逆に検出されない場合に
はこのゲートを開いて、第2のD−FF56のデータ入
力端に゛ト1″′を印加する。
従って、第2のD−FF56は、信号パルスR8’
DETが検出されないと、リードクロックRCLににて
データ入力端に印加された“H″となる同期補正信号C
を出力する。尚、一方、信号パルスR3DETが検出さ
れた場合には、この同期補間信号Cを出力しない。
DETが検出されないと、リードクロックRCLににて
データ入力端に印加された“H″となる同期補正信号C
を出力する。尚、一方、信号パルスR3DETが検出さ
れた場合には、この同期補間信号Cを出力しない。
この第1実施例によれば同期検出信8bが出力されない
場合には、ウィンドウゲート幅を広げるようにしている
ので、例えば第5図に示ずようにデータ中に欠陥[)e
が存在した場合、(上述の公報の従来例で誤検出が生じ
る欠陥であっても)欠陥部分よりも後でウィンドウゲー
トが聞く状態であればその欠陥によって同期信号である
と誤検出することを防ぐことができる。尚、データ中で
の欠陥によるデータの誤検出はFCC回路で訂正できる
。
場合には、ウィンドウゲート幅を広げるようにしている
ので、例えば第5図に示ずようにデータ中に欠陥[)e
が存在した場合、(上述の公報の従来例で誤検出が生じ
る欠陥であっても)欠陥部分よりも後でウィンドウゲー
トが聞く状態であればその欠陥によって同期信号である
と誤検出することを防ぐことができる。尚、データ中で
の欠陥によるデータの誤検出はFCC回路で訂正できる
。
第7図は本発明の第2実施例におけるウィンドウゲート
発生回路61の主要部を示1゜この第2実施例は、第4
図の1クインドウゲ一ト発生回路23において、F F
37の代りにワンショットマル−15−’ チバイブレータ(以下、08Mと記す。)62を用いて
いる。
発生回路61の主要部を示1゜この第2実施例は、第4
図の1クインドウゲ一ト発生回路23において、F F
37の代りにワンショットマル−15−’ チバイブレータ(以下、08Mと記す。)62を用いて
いる。
この08M62は、デコード回路36の出力信号の立上
がりで、例えば第5図のウィンドウゲート幅Paより広
いゲート幅のパルスを出力するように設定しであると共
に、そのゲート幅を広げられるようにコンデンサCと抵
抗R1,R2,R3の値が設定しである。
がりで、例えば第5図のウィンドウゲート幅Paより広
いゲート幅のパルスを出力するように設定しであると共
に、そのゲート幅を広げられるようにコンデンサCと抵
抗R1,R2,R3の値が設定しである。
例えば抵抗R1,R2,R3をそれぞれ選択した場合の
パルス幅(ゲート幅)をPA、、PB、PCとすると、
Pa <PA<PB<PCk−設定しである。
パルス幅(ゲート幅)をPA、、PB、PCとすると、
Pa <PA<PB<PCk−設定しである。
尚、この08M62は同期検出信号すでリセットされる
。
。
上記抵抗R1,R2,R3の選択は、カウンタ63の出
力でマルチプレクサ64を介して行われる。
力でマルチプレクサ64を介して行われる。
尚、このカウンタ63の出力は、デコード回路36のデ
コード値も切換え、ゲート幅を広くした場合、その発生
のタイミングも早くなるようにしている。(デコード値
の選択については図示路。
コード値も切換え、ゲート幅を広くした場合、その発生
のタイミングも早くなるようにしている。(デコード値
の選択については図示路。
例えばフォーマットセレクト信号で、切換えるのと同様
にしても良いし、マルチプレクサでアンド回路41.4
2に入力されるカウンタ34.35の出力QA、QB等
を切換える。) 上記カウンタ93は同期検出信号blcリセットされた
後、次の同期検出信号すが入力されるまでの同期補間信
号Cをカウントする。
にしても良いし、マルチプレクサでアンド回路41.4
2に入力されるカウンタ34.35の出力QA、QB等
を切換える。) 上記カウンタ93は同期検出信号blcリセットされた
後、次の同期検出信号すが入力されるまでの同期補間信
号Cをカウントする。
つまり、同期検出信号すが発生しない場合が続 。
くと、ウィンドウゲート幅を益々広くするように □こ
の第2実施例は、同期信号が検出されないでウィンドウ
ゲート幅を同期信号を検出した場合の所定のゲート幅の
値より広くした場合、同期信号を検出しないことがあっ
ても、設定されたゲート時間後にゲートを閉じるように
なると共に、同期信号が検出されない場合が続くと、益
々ゲート幅を広するようにし、同期信号が検出されなく
なっ゛ た場合、ゲートを開くタイミングが不正確
になる □のをゲート幅を広げることでカバーし、あわ
せてデータ中の欠陥等による誤検出を防止することがで
きる。
の第2実施例は、同期信号が検出されないでウィンドウ
ゲート幅を同期信号を検出した場合の所定のゲート幅の
値より広くした場合、同期信号を検出しないことがあっ
ても、設定されたゲート時間後にゲートを閉じるように
なると共に、同期信号が検出されない場合が続くと、益
々ゲート幅を広するようにし、同期信号が検出されなく
なっ゛ た場合、ゲートを開くタイミングが不正確
になる □のをゲート幅を広げることでカバーし、あわ
せてデータ中の欠陥等による誤検出を防止することがで
きる。
[発明の効果]
以上述べたように本発明によれば、同期信号が検出され
ない場合には、ろイントウゲートを常開するのでなく、
ウィンドウゲート幅を広げる方向に制御しでいるので、
データ中の欠陥等による同期信号を誤って検出すること
を防ぎ、正確な同期信号を得ることかできる。
ない場合には、ろイントウゲートを常開するのでなく、
ウィンドウゲート幅を広げる方向に制御しでいるので、
データ中の欠陥等による同期信号を誤って検出すること
を防ぎ、正確な同期信号を得ることかできる。
第1図は本発明の概略の構成及び動作の説明図、第2図
ないし第6図は本発明の第1実施例に係り、第2図は第
1実施例を備えた光デイスク装置の概略の構成図、第3
図は第1実施例の同期回路のブ[]ツク図、第4図はウ
ィンドウゲート発生回路の具体的構成を示す回路図、第
5図はウィンドウゲート発生回路の動作説明図、第6図
は補間信号発生回路の構成を示す回路図、第7図は本発
明の第2実施例におけるウィンドウ発生回路の一部を示
す回路図、第8図は光ディスクのデータフォーマットの
例を示す説明図、第9図はりシンクマーク検出のために
ウィンドウを設ける様子を示す説明、 図、第10図
は従来例による誤検出が生じることを示す説明図である
。 1.22・・・同期検出回路 2.23・・・ウィンドウゲー゛ト発生回路11・・・
光デイスク装置 13・・・光ディスク14・・・ピッ
クアップ 16・・・データ再生回路21・・・同期
回路 24・・・補間信号発生回路 州 ぐ 叫 F −L法 ヘエ δ間
ないし第6図は本発明の第1実施例に係り、第2図は第
1実施例を備えた光デイスク装置の概略の構成図、第3
図は第1実施例の同期回路のブ[]ツク図、第4図はウ
ィンドウゲート発生回路の具体的構成を示す回路図、第
5図はウィンドウゲート発生回路の動作説明図、第6図
は補間信号発生回路の構成を示す回路図、第7図は本発
明の第2実施例におけるウィンドウ発生回路の一部を示
す回路図、第8図は光ディスクのデータフォーマットの
例を示す説明図、第9図はりシンクマーク検出のために
ウィンドウを設ける様子を示す説明、 図、第10図
は従来例による誤検出が生じることを示す説明図である
。 1.22・・・同期検出回路 2.23・・・ウィンドウゲー゛ト発生回路11・・・
光デイスク装置 13・・・光ディスク14・・・ピッ
クアップ 16・・・データ再生回路21・・・同期
回路 24・・・補間信号発生回路 州 ぐ 叫 F −L法 ヘエ δ間
Claims (1)
- 【特許請求の範囲】 同期信号が検出された場合、次の同期信号の検出を行う
期間を規定するウィンドウゲート信号を発生するウィン
ドウゲート発生回路を備えた同期回路において、 同期信号が検出されない場合には、同期信号が検出され
た場合に比べ次の同期信号を検出するためのウィンドウ
ゲート信号の発生のタイミングを早くしてそのゲート幅
を広げる方向性を持った制御手段を設けたことを特徴と
する同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1127541A JPH02306472A (ja) | 1989-05-19 | 1989-05-19 | 同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1127541A JPH02306472A (ja) | 1989-05-19 | 1989-05-19 | 同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02306472A true JPH02306472A (ja) | 1990-12-19 |
Family
ID=14962563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1127541A Pending JPH02306472A (ja) | 1989-05-19 | 1989-05-19 | 同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02306472A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH066336A (ja) * | 1992-06-17 | 1994-01-14 | Yamaha Corp | 同期信号補正方法 |
US6069855A (en) * | 1996-11-22 | 2000-05-30 | Sanyo Electric Co., Ltd. | Synchronous circuit and optical disk reproduction device capable of realizing more precise synchronization |
US6209117B1 (en) | 1997-11-21 | 2001-03-27 | Samsung Electronics Co., Ltd. | Method for canceling abnormal synchronization signal |
US7397750B2 (en) | 2003-11-05 | 2008-07-08 | Teac Corporation | Optical disc apparatus with rule based synchronization |
-
1989
- 1989-05-19 JP JP1127541A patent/JPH02306472A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH066336A (ja) * | 1992-06-17 | 1994-01-14 | Yamaha Corp | 同期信号補正方法 |
US6069855A (en) * | 1996-11-22 | 2000-05-30 | Sanyo Electric Co., Ltd. | Synchronous circuit and optical disk reproduction device capable of realizing more precise synchronization |
US6209117B1 (en) | 1997-11-21 | 2001-03-27 | Samsung Electronics Co., Ltd. | Method for canceling abnormal synchronization signal |
US7397750B2 (en) | 2003-11-05 | 2008-07-08 | Teac Corporation | Optical disc apparatus with rule based synchronization |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5446715A (en) | Circuit for detecting a synchronous signal included in an information signal | |
US5327300A (en) | Digital information reproducing apparatus including a circuit for detecting frequency deviation of a synchronism clock | |
US4672483A (en) | Information recording and reading apparatus having recording error checking circuit | |
JPH0765513A (ja) | 同期マーク検出装置及び情報再生装置 | |
US5737371A (en) | Realignment of data stream from an optical disk | |
JP2919380B2 (ja) | ディスク回転速度制御回路 | |
JPH02306472A (ja) | 同期回路 | |
US6895174B2 (en) | Frame number detecting device | |
JP3895088B2 (ja) | 情報再生装置と再生情報の同期検出回路と再生情報の同期検出方法と通信情報の同期検出回路と通信情報の同期検出方法 | |
EP0409649B1 (en) | Information recording and reproducing device | |
JP3210323B2 (ja) | Resync検出回路 | |
JP2882612B2 (ja) | 同期回路 | |
JP2924831B2 (ja) | データ記録再生装置 | |
JPH04132431A (ja) | Resync検出回路 | |
JPH0721944B2 (ja) | フレ−ム同期検出方式 | |
TW200525504A (en) | Apparatus and method of dynamic adjusting the detection window | |
JP3377821B2 (ja) | 光ディスク装置の信号処理装置 | |
JPH04132048A (ja) | Pll擬似ロック検出回路 | |
JP2002163867A (ja) | 記録データ再生方法および記録再生装置 | |
JPH0431213B2 (ja) | ||
JPH0283861A (ja) | 同期信号検出装置 | |
JP2001155433A (ja) | メモリ書き込み回路 | |
JPH07320214A (ja) | データ弁別回路 | |
JPH1021654A (ja) | デジタル情報再生装置及びデジタル情報再生方法 | |
JP2001155442A (ja) | ヘッダ検出回路およびヘッダ検出回路を備えたデータ再生装置 |