JP2871309B2 - 電源電圧検知回路 - Google Patents
電源電圧検知回路Info
- Publication number
- JP2871309B2 JP2871309B2 JP4192532A JP19253292A JP2871309B2 JP 2871309 B2 JP2871309 B2 JP 2871309B2 JP 4192532 A JP4192532 A JP 4192532A JP 19253292 A JP19253292 A JP 19253292A JP 2871309 B2 JP2871309 B2 JP 2871309B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- reference voltage
- channel mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
れる電源電圧検知回路に関する。
路)は、推奨使用電源電圧を5Vとしたものが多い。し
かし、用途によっては電源電圧を5Vよりも低くして使
用することができるICが要求される。例えば、電池を
電源とする装置にICを搭載する場合、ICの電源電圧
として3.3V程度が望まれる。しかし、ICの各素子
が使用電源電圧を5Vと想定して最適設計されている場
合、電源電圧を5Vよりもある程度以上低くすると、各
素子の電気的特性が大きく変化し、そのICの所期の機
能を発揮し得なくなることがある。例えば、MOSFE
T(金属−酸化膜−半導体構造による電界効果トランジ
スタ)は、電源電圧が低くなると駆動能力が低下し、負
荷に十分な駆動電流を流すことができなくなる。このた
め、各素子の動作の著しい遅れが生じ、ICの電気的性
能が著しく劣化する。また、特にアナログ回路の場合は
MOSFETに流れる電流が減少することにより全く所
期の機能を果さなくなることが多い。そこで、従来、I
Cのユーザが要求する使用電源電圧の範囲が広い場合に
は、各使用電源電圧に適したICを各々別個に生産して
いた。
一機能であるにも拘らず、各ユーザの使用電源電圧の範
囲を考慮し、この範囲内の複数の使用電源電圧を想定し
た複数種類のICを別個に生産していたため、製造コス
トが嵩むという問題があった。また、使用電源電圧によ
って例えばトランジスタサイズ等、所期の性能を発揮す
るための最適な回路構成が異なってくる場合が多い。こ
のような場合、製造条件の変更等によっては対処し得
ず、同一機能を有するICであっても使用電源電圧によ
って回路構成を変える必要がある。従って、各使用電源
電圧に対応した各ICを製造するために、各々異なった
マスクを用意しなければならず、製造コストがさらに嵩
むという問題があった。
ものであり、半導体集積回路が電源電圧に依らず所期の
機能を果すように制御するための制御信号を出力する電
源電圧検知回路を提供することを目的とする。
圧して出力する分圧回路と、各々基準電圧を出力し、互
いに同一の回路構成である第1,第2の基準電圧発生回
路であって、それぞれ、電源電圧が印加されたソースお
よびローレベル電圧が印加されたゲートを有するPチャ
ネルMOSFETと、前記PチャネルMOSFETのド
レインに接続されたドレインを有するデプレッション型
NチャネルMOSFETと、ソースが接地されたNチャ
ネルMOSFETとからなり、デプレッション型Nチャ
ネルMOSFETのゲートおよびソースと、前記Nチャ
ネルMOSFETのゲートおよびドレインとを共通接続
し、該共通接続点を前記基準電圧として出力し、電源電
圧の変化に対してほぼ一定の電圧を供給する第1,第2
の基準電圧発生回路と、前記第2の基準電圧発生回路か
ら基準電圧が出力されることによって作動し、前記分圧
回路の出力電圧と前記第1の基準電圧発生回路から出力
される基準電圧とを比較して、該比較結果を制御信号と
して出力する比較回路とを備え、前記第2の基準電圧発
生回路が前記比較回路に供給する電圧を、前記ほぼ一定
の電圧値の範囲内で前記電源電圧の大きさに応じて変化
させるとともに、前記第1の基準電圧発生回路が前記比
較回路に供給する電圧の変化を前記第2の基準電圧発生
回路の出力の変化に合わせることを特徴とする。
第1の基準電圧発生回路から出力される電源電圧の変化
によらずほぼ一定の基準電圧とが、第2の基準電圧発生
回路から出力される基準電圧によって作動する比較回路
において比較され、その比較結果が制御信号として出力
される。また、第1,第2の基準電圧発生回路の構成を
同一にしたことにより、各基準電圧発生回路から出力さ
れる各基準電圧の値が電源電圧の値に応じてほぼ一定の
範囲で変化し、これにより、比較回路における比較動作
に必要な電流分のみが比較回路に供給される。
て説明する。図1はこの発明の一実施例による電源電圧
検知回路の構成を示す回路図である。この電源電圧検知
回路は、ICの電源電圧を検知するものであり、同IC
の機能を実現する回路と共に半導体チップ上に形成され
る。
ャネルMOSFET21〜23とNチャネルMOSFE
T24および25とがICの電源および接地間に直列接
続されてなる。PチャネルMOSFET21〜23とN
チャネルMOSFET24および25は各々ドレインお
よびゲートが共通接続されており、ICに電源電圧が印
加されることにより、いずれのMOSFETもオン状態
となる。このような構成により、PチャネルMOSFE
T23のドレインとNチャネルMOSFET24のドレ
インとが接続されるノードS2から電源電圧VDDを所
定の分圧比で分圧した電圧が得られる。
FET31とNチャネルMOSFET32および33と
を電源および接地間に順次直列に接続してなるものであ
る。PチャネルMOSFET31は、ソースが電源端子
に接続される。また、この電源電圧検知回路を動作させ
る場合、PチャネルMOSFET31はゲートにローレ
ベルの電圧が印加され、オン状態とされる。Nチャネル
MOSFET32はゲートしきい値電圧が負であるデプ
レッション型FETであり、ドレインがPチャネルMO
SFET31のドレインと接続され、ゲートおよびソー
スがNチャネルMOSFET33のドレインに接続され
ている。このようにNチャネルMOSFET32は、ゲ
ートおよびソース間電圧が0Vに固定されており、この
ゲートおよびソース間電圧(0V)とゲートしきい値電
圧(<0V)との差分が正味のゲートバイアスとなって
ソースおよびドレイン間に反転層を形成せしめる。従っ
て、NチャネルMOSFET32は、電源電圧VDDが
変化することによってドレインおよびソース間の電圧が
変化したとしても、常にほぼ一定のドレイン電流が流れ
る。NチャネルMOSFET33は、ソースが接地され
ると共にドレインおよびゲートがNチャネルMOSFE
T32のソースおよびゲートと共通接続されている。そ
して、電源側からNチャネルMOSFET32を介して
供給される電流がNチャネルMOSFET33にドレイ
ン電流として流れる。上述の通り、NチャネルMOSF
ET32のドレイン電流の大きさは電源電圧VDDに依
らずほぼ一定となるため、NチャネルMOSFET33
のドレイン電圧、すなわち、図1におけるノードS3の
電圧も電源電圧VDDに依らずほぼ一定となる。
を有する基準電圧発生回路であり、PチャネルMOSF
ET41とNチャネルMOSFET42および43とか
らなり、電源電圧VDDに依らずほぼ一定の電圧をノー
ドS4から出力する。
1〜13とNチャネルMOSFET14〜16とからな
る。PチャネルMOSFET11は、ソースが電源端子
に接続される。また、この電源電圧検知回路を動作させ
る場合、PチャネルMOSFET11はゲートにローレ
ベルの電圧が印加され、オン状態とされる。Pチャネル
MOSFET12および13は、各々のソースがPチャ
ネルMOSFET11のドレインに共通接続されてお
り、各々のドレインがNチャネルMOSFET15およ
び16の各ドレインに接続されている。また、これらの
PチャネルMOSFET12および13の各ゲートはP
チャネルMOSFET13のドレインとNチャネルMO
SFET16のドレインとの接続点に共通接続されてい
る。NチャネルMOSFET15および16の各ゲート
は、分圧回路2のノードS2および基準電圧発生回路3
のノードS3に各々接続されている。また、Nチャネル
MOSFET15および16の各ソースはNチャネルM
OSFET14のドレインに共通接続されている。この
NチャネルMOSFET14は、ソースが接地されると
共にゲートが基準電圧発生回路4のノードS4に接続さ
れている。
くしていった場合の各ノードS1〜S4の電圧の変化の
シミュレーション結果を示す。以下、この図を参照し、
この電源電圧検知回路の動作を説明する。
は図2に示すように電源電圧VDDにほぼ比例する。こ
れに対し、基準電圧発生回路3のノードS3の出力電圧
は、電源電圧VDDに対し以下のように変化する。ま
ず、電源電圧VDDがPチャネルMOSFET31のゲ
ートしきい値電圧以下である場合は、PチャネルMOS
FET31がオフ状態であるためNチャネルMOSFE
T33にドレイン電流が流れず、ノードS3の出力電圧
は0Vとなる。電源電圧VDDが、PチャネルMOSF
ET31のゲートしきい値電圧以上になると、Pチャネ
ルMOSFET31がオン状態となることによりNチャ
ネルMOSFET33にドレイン電流が流れ、ノードS
3の出力電圧は急激に上昇する。しかし、以後は、上述
した通り、デプレッション型MOSFET32のドレイ
ン電流が電源電圧VDDによらずほぼ一定になるため、
ノードS3の出力電圧は、電源電圧VDDの上昇に対し
飽和傾向を呈する。基準電圧発生回路4のノードS4も
ノードS3と全く同じように変化する。
路2のノードS2の出力電圧が基準電圧発生回路3のノ
ードS3の出力電圧よりも低い場合には、NチャネルM
OSFET16のゲート電圧に比べてNチャネルMOS
FET15のゲート電圧が不足する。このため、ノード
S1の出力電圧は、ハイレベル、すなわち、Pチャネル
MOSFET11のドレインとPチャネルMOSFET
12および13の各ソースの共通接続点の電圧にほぼ一
致した電圧となる(領域A)。
く分圧回路2のノードS2の出力電圧が基準電圧発生回
路3のノードS3の出力電圧よりも高い場合には、Nチ
ャネルMOSFET16のゲート電圧に比べてNチャネ
ルMOSFET15のゲート電圧が過剰となる。このた
め、ノードS1の出力電圧は、ローレベル、すなわち、
NチャネルMOSFET14のドレイン電圧にほぼ一致
する電圧となる(領域B)。図2にはVDD=3.5V
付近においてノードS1の電圧がハイレベルからローレ
ベルへと変化する様子が示されている。
路によれば、ICの電源電圧が所定値よりも低い場合に
はノードS1からハイレベルの信号が出力され、高い場
合にはローレベルの信号が出力される。従って、このノ
ードS1の出力信号を制御信号とし、この制御信号によ
り半導体チップ上に形成された回路の構成を切り換え、
使用電源電圧にとって最適な回路構成とすることができ
る。
ば、電源電圧に依らずほぼ一定の基準電圧を得ることが
できるため、半導体集積回路の電源電圧を検知すること
ができ、検知結果に基づき、半導体集積回路が電源電圧
に依らず所期の機能を発揮するように制御することがで
きる。従って、使用電源電圧範囲の広い半導体集積回路
を安価に製造することができるという効果が得られる。
また、第1,第2の基準電圧発生回路を同一の回路構成
にすることにより、設計を簡略化することができるとい
う効果を奏すると共に、第1,第2の基準電圧の値をほ
ぼ一定の範囲内で電源電圧の値に応じて変化させること
によって、比較回路での動作に必要な電流分のみ供給す
ることができる。
の構成を示す回路図である。
す図である。
圧発生回路。
Claims (1)
- 【請求項1】 電源電圧を分圧して出力する分圧回路
と、 各々基準電圧を出力し、互いに同一の回路構成である第
1,第2の基準電圧発生回路であって、それぞれ、電源
電圧が印加されたソースおよびローレベル電圧が印加さ
れたゲートを有するPチャネルMOSFETと、前記P
チャネルMOSFETのドレインに接続されたドレイン
を有するデプレッション型NチャネルMOSFETと、
ソースが接地されたNチャネルMOSFETとからな
り、デプレッション型NチャネルMOSFETのゲート
およびソースと、前記NチャネルMOSFETのゲート
およびドレインとを共通接続し、該共通接続点を前記基
準電圧として出力し、電源電圧の変化に対してほぼ一定
の電圧を供給する第1,第2の基準電圧発生回路と、 前記第2の基準電圧発生回路から基準電圧が出力される
ことによって作動し、前記分圧回路の出力電圧と前記第
1の基準電圧発生回路から出力される基準電圧とを比較
して、該比較結果を制御信号として出力する比較回路と
を備え、前記第2の基準電圧発生回路が前記比較回路に
供給する電圧を、前記ほぼ一定の電圧値の範囲内で前記
電源電圧の大きさに応じて変化させるとともに、前記第
1の基準電圧発生回路が前記比較回路に供給する電圧の
変化を前記第2の基準電圧発生回路の出力の変化に合わ
せることを特徴とする電源電圧検知回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4192532A JP2871309B2 (ja) | 1992-07-20 | 1992-07-20 | 電源電圧検知回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4192532A JP2871309B2 (ja) | 1992-07-20 | 1992-07-20 | 電源電圧検知回路 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15138597A Division JP3147042B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体集積回路 |
JP9151386A Division JPH10117138A (ja) | 1997-06-09 | 1997-06-09 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0634676A JPH0634676A (ja) | 1994-02-10 |
JP2871309B2 true JP2871309B2 (ja) | 1999-03-17 |
Family
ID=16292850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4192532A Expired - Fee Related JP2871309B2 (ja) | 1992-07-20 | 1992-07-20 | 電源電圧検知回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2871309B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005274642A (ja) * | 2004-03-23 | 2005-10-06 | Sony Corp | 表示装置および表示装置の駆動方法 |
KR100682059B1 (ko) | 2005-02-24 | 2007-02-15 | 삼성전자주식회사 | 초 저전력 과전압 보호회로 |
CN100357856C (zh) * | 2005-03-25 | 2007-12-26 | 威盛电子股份有限公司 | 主机板及其电源控制装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS547372A (en) * | 1977-06-17 | 1979-01-20 | Seiko Epson Corp | Electronic watch |
JPS55101058A (en) * | 1979-01-26 | 1980-08-01 | Hitachi Ltd | Detection circuit for operating lowest limit voltage |
JPS5910859A (ja) * | 1982-07-12 | 1984-01-20 | Hitachi Ltd | 電源電圧降下検出回路 |
JPS60205264A (ja) * | 1984-03-30 | 1985-10-16 | Citizen Watch Co Ltd | 電圧比較回路 |
JPS6134471A (ja) * | 1984-07-26 | 1986-02-18 | Matsushita Electric Ind Co Ltd | 電源電圧検出回路 |
-
1992
- 1992-07-20 JP JP4192532A patent/JP2871309B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0634676A (ja) | 1994-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940001251B1 (ko) | 전압 제어회로 | |
KR100274918B1 (ko) | 실리콘온절연체전계효과트랜지스터,실리콘온절연체회로및정전방전으로부터실리콘온절연체디바이스를보호하는방법 | |
US10295577B1 (en) | Current sensor with extended voltage range | |
US5825695A (en) | Semiconductor device for reference voltage | |
US4814686A (en) | FET reference voltage generator which is impervious to input voltage fluctuations | |
US5434534A (en) | CMOS voltage reference circuit | |
JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
US5811993A (en) | Supply voltage independent bandgap based reference generator circuit for SOI/bulk CMOS technologies | |
US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
KR0141157B1 (ko) | 기준전압발생회로 | |
KR100234701B1 (ko) | 외부전압에 둔감한 백바이어스전압 레벨 감지기 | |
US6445170B1 (en) | Current source with internal variable resistance and control loop for reduced process sensitivity | |
JP2809768B2 (ja) | 基準電位発生回路 | |
US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
JPH0382151A (ja) | Mos型半導体集積回路 | |
KR0137857B1 (ko) | 반도체 장치 | |
JP2871309B2 (ja) | 電源電圧検知回路 | |
US5406144A (en) | Power reduction in a temperature compensating transistor circuit | |
JP3476419B2 (ja) | 半導体回路 | |
JP3963597B2 (ja) | 短絡保護回路 | |
EP0651311A2 (en) | Self-exciting constant current circuit | |
JP3147042B2 (ja) | 半導体集積回路 | |
JPH07191065A (ja) | 集積コンパレータ回路 | |
JP3855810B2 (ja) | 差動増幅回路 | |
JPH10117138A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981208 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120108 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |