JPH0634676A - 電源電圧検知回路および該回路を有する半導体集積回路 - Google Patents
電源電圧検知回路および該回路を有する半導体集積回路Info
- Publication number
- JPH0634676A JPH0634676A JP4192532A JP19253292A JPH0634676A JP H0634676 A JPH0634676 A JP H0634676A JP 4192532 A JP4192532 A JP 4192532A JP 19253292 A JP19253292 A JP 19253292A JP H0634676 A JPH0634676 A JP H0634676A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- supply voltage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路が電源電圧に依らず所期の機
能を果たすように制御するための制御信号を出力する電
源電圧検知回路を提供することを目的とする。 【構成】 ＩＣの電源電圧が所定値よりも低い場合には
ノードＳ１からハイレベルの信号が出力され、高い場合
にはローレベルの信号が出力される。従って、このノー
ドＳ１の出力信号を制御信号とし、この制御信号により
半導体チップ上に形成された回路の構成を切り換え、使
用電源電圧にとって最適な回路構成とすることができ
る。
能を果たすように制御するための制御信号を出力する電
源電圧検知回路を提供することを目的とする。 【構成】 ＩＣの電源電圧が所定値よりも低い場合には
ノードＳ１からハイレベルの信号が出力され、高い場合
にはローレベルの信号が出力される。従って、このノー
ドＳ１の出力信号を制御信号とし、この制御信号により
半導体チップ上に形成された回路の構成を切り換え、使
用電源電圧にとって最適な回路構成とすることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に適用さ
れる電源電圧検知回路に関する。
れる電源電圧検知回路に関する。
【０００２】
【従来の技術】現在、市場に出回っているＩＣ（集積回
路）は、推奨使用電源電圧を５Ｖとしたものが多い。し
かし、用途によっては電源電圧を５Ｖよりも低くして使
用することができるＩＣが要求される。例えば、電池を
電源とする装置にＩＣを搭載する場合、ＩＣの電源電圧
として３．３Ｖ程度が望まれる。しかし、ＩＣの各素子
が使用電源電圧を５Ｖと想定して最適設計されている場
合、電源電圧を５Ｖよりもある程度以上低くすると、各
素子の電気的特性が大きく変化し、そのＩＣの所期の機
能を発揮し得なくなることがある。例えば、ＭＯＳＦＥ
Ｔ（金属−酸化膜−半導体構造による電界効果トランジ
スタ）は、電源電圧が低くなると駆動能力が低下し、負
荷に十分な駆動電流を流すことができなくなる。このた
め、各素子の動作の著しい遅れが生じ、ＩＣの電気的性
能が著しく劣化する。また、特にアナログ回路の場合は
ＭＯＳＦＥＴに流れる電流が減少することにより全く所
期の機能を果さなくなることが多い。そこで、従来、Ｉ
Ｃのユーザが要求する使用電源電圧の範囲が広い場合に
は、各使用電源電圧に適したＩＣを各々別個に生産して
いた。
路）は、推奨使用電源電圧を５Ｖとしたものが多い。し
かし、用途によっては電源電圧を５Ｖよりも低くして使
用することができるＩＣが要求される。例えば、電池を
電源とする装置にＩＣを搭載する場合、ＩＣの電源電圧
として３．３Ｖ程度が望まれる。しかし、ＩＣの各素子
が使用電源電圧を５Ｖと想定して最適設計されている場
合、電源電圧を５Ｖよりもある程度以上低くすると、各
素子の電気的特性が大きく変化し、そのＩＣの所期の機
能を発揮し得なくなることがある。例えば、ＭＯＳＦＥ
Ｔ（金属−酸化膜−半導体構造による電界効果トランジ
スタ）は、電源電圧が低くなると駆動能力が低下し、負
荷に十分な駆動電流を流すことができなくなる。このた
め、各素子の動作の著しい遅れが生じ、ＩＣの電気的性
能が著しく劣化する。また、特にアナログ回路の場合は
ＭＯＳＦＥＴに流れる電流が減少することにより全く所
期の機能を果さなくなることが多い。そこで、従来、Ｉ
Ｃのユーザが要求する使用電源電圧の範囲が広い場合に
は、各使用電源電圧に適したＩＣを各々別個に生産して
いた。
【０００３】
【発明が解決しようとする課題】このように、従来は同
一機能であるにも拘らず、各ユーザの使用電源電圧の範
囲を考慮し、この範囲内の複数の使用電源電圧を想定し
た複数種類のＩＣを別個に生産していたため、製造コス
トが嵩むという問題があった。また、使用電源電圧によ
って例えばトランジスタサイズ等、所期の性能を発揮す
るための最適な回路構成が異なってくる場合が多い。こ
のような場合、製造条件の変更等によっては対処し得
ず、同一機能を有するＩＣであっても使用電源電圧によ
って回路構成を変える必要がある。従って、各使用電源
電圧に対応した各ＩＣを製造するために、各々異なった
マスクを用意しなければならず、製造コストがさらに嵩
むという問題があった。この発明は上述した事情に鑑み
てなされたものであり、半導体集積回路が電源電圧に依
らず所期の機能を果すように制御するための制御信号を
出力する電源電圧検知回路を提供することを目的とす
る。
一機能であるにも拘らず、各ユーザの使用電源電圧の範
囲を考慮し、この範囲内の複数の使用電源電圧を想定し
た複数種類のＩＣを別個に生産していたため、製造コス
トが嵩むという問題があった。また、使用電源電圧によ
って例えばトランジスタサイズ等、所期の性能を発揮す
るための最適な回路構成が異なってくる場合が多い。こ
のような場合、製造条件の変更等によっては対処し得
ず、同一機能を有するＩＣであっても使用電源電圧によ
って回路構成を変える必要がある。従って、各使用電源
電圧に対応した各ＩＣを製造するために、各々異なった
マスクを用意しなければならず、製造コストがさらに嵩
むという問題があった。この発明は上述した事情に鑑み
てなされたものであり、半導体集積回路が電源電圧に依
らず所期の機能を果すように制御するための制御信号を
出力する電源電圧検知回路を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】請求項１に係る発明は、
電源電圧を分圧して出力する分圧回路と、基準電圧を出
力する基準電圧発生回路と、前記分圧回路の出力電圧と
前記基準電圧とを比較し、該比較結果を制御信号として
出力する比較回路とを具備することを特徴とする。請求
項２に係る発明は、半導体チップ上に前記電源電圧検知
回路とが形成されると共に所定の機能を果す回路であっ
て前記制御信号に基づいて状態が切り換えられる回路が
形成されてなることを特徴とする。
電源電圧を分圧して出力する分圧回路と、基準電圧を出
力する基準電圧発生回路と、前記分圧回路の出力電圧と
前記基準電圧とを比較し、該比較結果を制御信号として
出力する比較回路とを具備することを特徴とする。請求
項２に係る発明は、半導体チップ上に前記電源電圧検知
回路とが形成されると共に所定の機能を果す回路であっ
て前記制御信号に基づいて状態が切り換えられる回路が
形成されてなることを特徴とする。
【０００６】
【作用】上記請求項１に係る発明によれば、電源電圧を
分圧した電圧と基準電圧との比較結果が制御信号として
出力される。上記請求項２に係る発明によれば、上記制
御信号により半導体チップ上の回路の構成が切り換えら
れる。
分圧した電圧と基準電圧との比較結果が制御信号として
出力される。上記請求項２に係る発明によれば、上記制
御信号により半導体チップ上の回路の構成が切り換えら
れる。
【０００７】
【実施例】以下、図面を参照し本発明の一実施例につい
て説明する。図１はこの発明の一実施例による電源電圧
検知回路の構成を示す回路図である。この電源電圧検知
回路は、ＩＣの電源電圧を検知するものであり、同ＩＣ
の機能を実現する回路と共に半導体チップ上に形成され
る。
て説明する。図１はこの発明の一実施例による電源電圧
検知回路の構成を示す回路図である。この電源電圧検知
回路は、ＩＣの電源電圧を検知するものであり、同ＩＣ
の機能を実現する回路と共に半導体チップ上に形成され
る。
【０００８】図１において、２は分圧回路であり、Ｐチ
ャネルＭＯＳＦＥＴ２１〜２３とＮチャネルＭＯＳＦＥ
Ｔ２４および２５とがＩＣの電源および接地間に直列接
続されてなる。ＰチャネルＭＯＳＦＥＴ２１〜２３とＮ
チャネルＭＯＳＦＥＴ２４および２５は各々ドレインお
よびゲートが共通接続されており、ＩＣに電源電圧が印
加されることにより、いずれのＭＯＳＦＥＴもオン状態
となる。このような構成により、ＰチャネルＭＯＳＦＥ
Ｔ２３のドレインとＮチャネルＭＯＳＦＥＴのドレイン
とが接続されるノードＳ２から電源電圧ＶＤＤを所定の
分圧比で分圧した電圧が得られる。
ャネルＭＯＳＦＥＴ２１〜２３とＮチャネルＭＯＳＦＥ
Ｔ２４および２５とがＩＣの電源および接地間に直列接
続されてなる。ＰチャネルＭＯＳＦＥＴ２１〜２３とＮ
チャネルＭＯＳＦＥＴ２４および２５は各々ドレインお
よびゲートが共通接続されており、ＩＣに電源電圧が印
加されることにより、いずれのＭＯＳＦＥＴもオン状態
となる。このような構成により、ＰチャネルＭＯＳＦＥ
Ｔ２３のドレインとＮチャネルＭＯＳＦＥＴのドレイン
とが接続されるノードＳ２から電源電圧ＶＤＤを所定の
分圧比で分圧した電圧が得られる。
【０００９】基準電圧発生回路３は、ＰチャネルＭＯＳ
ＦＥＴ３１とＮチャネルＭＯＳＦＥＴ３２および３３と
を電源および接地間に順次直列に接続してなるものであ
る。ＰチャネルＭＯＳＦＥＴ３１は、ソースが電源端子
に接続される。また、この電源電圧検知回路を動作させ
る場合、ＰチャネルＭＯＳＦＥＴ３１はゲートにローレ
ベルの電圧が印加され、オン状態とされる。Ｎチャネル
ＭＯＳＦＥＴ３２はゲートしきい値電圧が負であるデプ
レッション型ＦＥＴであり、ドレインがＰチャネルＭＯ
ＳＦＥＴ３１のドレインと接続され、ゲートおよびソー
スがＮチャネルＭＯＳＦＥＴ３３のドレインに接続され
ている。このようにＮチャネルＭＯＳＦＥＴ３２は、ゲ
ートおよびソース間電圧が０Ｖに固定されており、この
ゲートおよびソース間電圧（０Ｖ）とゲートしきい値電
圧（＜０Ｖ）との差分が正味のゲートバイアスとなって
ソースおよびドレイン間に反転層を形成せしめる。従っ
て、ＮチャネルＭＯＳＦＥＴ３２は、電源電圧ＶＤＤが
変化することによってドレインおよびソース間の電圧が
変化したとしても、常にほぼ一定のドレイン電流が流れ
る。ＮチャネルＭＯＳＦＥＴ３３は、ソースが接地され
ると共にドレインおよびゲートがＮチャネルＭＯＳＦＥ
Ｔ３２のソースおよびゲートと共通接続されている。そ
して、電源側からＮチャネルＭＯＳＦＥＴ３２を介して
供給される電流がＮチャネルＭＯＳＦＥＴ３３にドレイ
ン電流として流れる。上述の通り、ＮチャネルＭＯＳＦ
ＥＴ３２のドレイン電流の大きさは電源電圧ＶＤＤに依
らずほぼ一定となるため、ＮチャネルＭＯＳＦＥＴ３３
のドレイン電圧、すなわち、図１のおけるノードＳ３の
電圧も電源電圧ＶＤＤに依らずほぼ一定となる。
ＦＥＴ３１とＮチャネルＭＯＳＦＥＴ３２および３３と
を電源および接地間に順次直列に接続してなるものであ
る。ＰチャネルＭＯＳＦＥＴ３１は、ソースが電源端子
に接続される。また、この電源電圧検知回路を動作させ
る場合、ＰチャネルＭＯＳＦＥＴ３１はゲートにローレ
ベルの電圧が印加され、オン状態とされる。Ｎチャネル
ＭＯＳＦＥＴ３２はゲートしきい値電圧が負であるデプ
レッション型ＦＥＴであり、ドレインがＰチャネルＭＯ
ＳＦＥＴ３１のドレインと接続され、ゲートおよびソー
スがＮチャネルＭＯＳＦＥＴ３３のドレインに接続され
ている。このようにＮチャネルＭＯＳＦＥＴ３２は、ゲ
ートおよびソース間電圧が０Ｖに固定されており、この
ゲートおよびソース間電圧（０Ｖ）とゲートしきい値電
圧（＜０Ｖ）との差分が正味のゲートバイアスとなって
ソースおよびドレイン間に反転層を形成せしめる。従っ
て、ＮチャネルＭＯＳＦＥＴ３２は、電源電圧ＶＤＤが
変化することによってドレインおよびソース間の電圧が
変化したとしても、常にほぼ一定のドレイン電流が流れ
る。ＮチャネルＭＯＳＦＥＴ３３は、ソースが接地され
ると共にドレインおよびゲートがＮチャネルＭＯＳＦＥ
Ｔ３２のソースおよびゲートと共通接続されている。そ
して、電源側からＮチャネルＭＯＳＦＥＴ３２を介して
供給される電流がＮチャネルＭＯＳＦＥＴ３３にドレイ
ン電流として流れる。上述の通り、ＮチャネルＭＯＳＦ
ＥＴ３２のドレイン電流の大きさは電源電圧ＶＤＤに依
らずほぼ一定となるため、ＮチャネルＭＯＳＦＥＴ３３
のドレイン電圧、すなわち、図１のおけるノードＳ３の
電圧も電源電圧ＶＤＤに依らずほぼ一定となる。
【００１０】４は基準電圧発生回路３と全く同様な構成
を有する基準電圧発生回路であり、ＰチャネルＭＯＳＦ
ＥＴ４１とＮチャネルＭＯＳＦＥＴ４２および４３とか
らなり、電源電圧ＶＤＤに依らずほぼ一定の電圧をノー
ドＳ４から出力する。
を有する基準電圧発生回路であり、ＰチャネルＭＯＳＦ
ＥＴ４１とＮチャネルＭＯＳＦＥＴ４２および４３とか
らなり、電源電圧ＶＤＤに依らずほぼ一定の電圧をノー
ドＳ４から出力する。
【００１１】比較回路１は、ＰチャネルＭＯＳＦＥＴ１
１〜１２とＮチャネルＭＯＳＦＥＴ１４〜１６とからな
る。ＰチャネルＭＯＳＦＥＴ１１は、ソースが電源端子
に接続される。また、この電源電圧検知回路を動作させ
る場合、ＰチャネルＭＯＳＦＥＴ１１はゲートにローレ
ベルの電圧が印加され、オン状態とされる。Ｐチャネル
ＭＯＳＦＥＴ１２および１３は、各々のソースがＰチャ
ネルＭＯＳＦＥＴ１１のドレインに共通接続されてお
り、各々のドレインがＮチャネルＭＯＳＦＥＴ１５およ
び１６の各ドレインに接続されている。また、これらの
ＰチャネルＭＯＳＦＥＴ１２および１３の各ゲートはＰ
チャネルＭＯＳＦＥＴ１３のドレインとＮチャネルＭＯ
ＳＦＥＴ１６のドレインとの接続点に共通接続されてい
る。ＮチャネルＭＯＳＦＥＴ１５および１６の各ゲート
は、分圧回路２のノードＳ２および基準電圧発生回路３
のノードＳ３に各々接続されている。また、Ｎチャネル
ＭＯＳＦＥＴ１５および１６の各ソースはＮチャネルＭ
ＯＳＦＥＴ１４のドレインに共通接続されている。この
ＮチャネルＭＯＳＦＥＴ１４は、ソースが接地されると
共にゲートが基準電圧発生回路３のノードＳ４に接続さ
れている。
１〜１２とＮチャネルＭＯＳＦＥＴ１４〜１６とからな
る。ＰチャネルＭＯＳＦＥＴ１１は、ソースが電源端子
に接続される。また、この電源電圧検知回路を動作させ
る場合、ＰチャネルＭＯＳＦＥＴ１１はゲートにローレ
ベルの電圧が印加され、オン状態とされる。Ｐチャネル
ＭＯＳＦＥＴ１２および１３は、各々のソースがＰチャ
ネルＭＯＳＦＥＴ１１のドレインに共通接続されてお
り、各々のドレインがＮチャネルＭＯＳＦＥＴ１５およ
び１６の各ドレインに接続されている。また、これらの
ＰチャネルＭＯＳＦＥＴ１２および１３の各ゲートはＰ
チャネルＭＯＳＦＥＴ１３のドレインとＮチャネルＭＯ
ＳＦＥＴ１６のドレインとの接続点に共通接続されてい
る。ＮチャネルＭＯＳＦＥＴ１５および１６の各ゲート
は、分圧回路２のノードＳ２および基準電圧発生回路３
のノードＳ３に各々接続されている。また、Ｎチャネル
ＭＯＳＦＥＴ１５および１６の各ソースはＮチャネルＭ
ＯＳＦＥＴ１４のドレインに共通接続されている。この
ＮチャネルＭＯＳＦＥＴ１４は、ソースが接地されると
共にゲートが基準電圧発生回路３のノードＳ４に接続さ
れている。
【００１２】図２に電源電圧ＶＤＤを０Ｖから徐々に高
くしていった場合の各ノードＳ１〜Ｓ４の電圧の変化の
シミュレーション結果を示す。以下、この図を参照し、
この電源電圧検知回路の動作を説明する。
くしていった場合の各ノードＳ１〜Ｓ４の電圧の変化の
シミュレーション結果を示す。以下、この図を参照し、
この電源電圧検知回路の動作を説明する。
【００１３】まず、分圧回路２のノードＳ２の出力電圧
は図２に示すように電源電圧ＶＤＤにほぼ比例する。こ
れに対し、基準電圧発生回路３のノードＳ３の出力電圧
は、電源電圧ＶＤＤに対し以下のように変化する。ま
ず、電源電圧ＶＤＤがＰチャネルＭＯＳＦＥＴ３１のゲ
ートしきい値電圧以下である場合は、ＰチャネルＭＯＳ
ＦＥＴ３１がオフ状態であるためＮチャネルＭＯＳＦＥ
Ｔ３３にドレイン電流が流れず、ノードＳ３の出力電圧
は０Ｖとなる。電源電圧ＶＤＤが、ＰチャネルＭＯＳＦ
ＥＴ３１のゲートしきい値電圧以上になると、Ｐチャネ
ルＭＯＳＦＥＴ３１がオン状態となることによりＮチャ
ネルＭＯＳＦＥＴ３３にドレイン電流が流れ、ノードＳ
３の出力電圧は急激に上昇する。しかし、以後は、上述
した通り、デプレッション型ＭＯＳＦＥＴ３２のドレイ
ン電流が電源電圧ＶＤＤによらずほぼ一定になるため、
ノードＳ３の出力電圧は、電源電圧ＶＤＤの上昇に対し
飽和傾向を呈する。基準電圧発生回路４のノードＳ４も
ノードＳ３と全く同じように変化する。
は図２に示すように電源電圧ＶＤＤにほぼ比例する。こ
れに対し、基準電圧発生回路３のノードＳ３の出力電圧
は、電源電圧ＶＤＤに対し以下のように変化する。ま
ず、電源電圧ＶＤＤがＰチャネルＭＯＳＦＥＴ３１のゲ
ートしきい値電圧以下である場合は、ＰチャネルＭＯＳ
ＦＥＴ３１がオフ状態であるためＮチャネルＭＯＳＦＥ
Ｔ３３にドレイン電流が流れず、ノードＳ３の出力電圧
は０Ｖとなる。電源電圧ＶＤＤが、ＰチャネルＭＯＳＦ
ＥＴ３１のゲートしきい値電圧以上になると、Ｐチャネ
ルＭＯＳＦＥＴ３１がオン状態となることによりＮチャ
ネルＭＯＳＦＥＴ３３にドレイン電流が流れ、ノードＳ
３の出力電圧は急激に上昇する。しかし、以後は、上述
した通り、デプレッション型ＭＯＳＦＥＴ３２のドレイ
ン電流が電源電圧ＶＤＤによらずほぼ一定になるため、
ノードＳ３の出力電圧は、電源電圧ＶＤＤの上昇に対し
飽和傾向を呈する。基準電圧発生回路４のノードＳ４も
ノードＳ３と全く同じように変化する。
【００１４】電源電圧ＶＤＤが所定値よりも低く分圧回
路２のノードＳ２の出力電圧が基準電圧発生回路３のノ
ードＳ３の出力電圧よりも低い場合には、ＮチャネルＭ
ＯＳＦＥＴ１６のゲート電圧に比べてＮチャネルＭＯＳ
ＦＥＴ１５のゲート電圧が不足する。このため、ノード
Ｓ１の出力電圧は、ハイレベル、すなわち、Ｐチャネル
ＭＯＳＦＥＴ１１のドレインとＮチャネルＭＯＳＦＥＴ
１２および１３の各ドレインの共通接続点の電圧にほぼ
一致した電圧となる（領域Ａ）。
路２のノードＳ２の出力電圧が基準電圧発生回路３のノ
ードＳ３の出力電圧よりも低い場合には、ＮチャネルＭ
ＯＳＦＥＴ１６のゲート電圧に比べてＮチャネルＭＯＳ
ＦＥＴ１５のゲート電圧が不足する。このため、ノード
Ｓ１の出力電圧は、ハイレベル、すなわち、Ｐチャネル
ＭＯＳＦＥＴ１１のドレインとＮチャネルＭＯＳＦＥＴ
１２および１３の各ドレインの共通接続点の電圧にほぼ
一致した電圧となる（領域Ａ）。
【００１５】一方、電源電圧ＶＤＤが所定電圧よりも高
く分圧回路２のノードＳ２の出力電圧が基準電圧発生回
路３のノードＳ３の出力電圧よりも高い場合には、Ｎチ
ャネルＭＯＳＦＥＴ１６のゲート電圧に比べてＮチャネ
ルＭＯＳＦＥＴ１５のゲート電圧が過剰となる。このた
め、ノードＳ１の出力電圧は、ローレベル、すなわち、
ＮチャネルＭＯＳＦＥＴ１４のドレイン電圧にほぼ一致
する電圧となる（領域Ｂ）。図３にはＶＤＤ＝３．５Ｖ
付近においてノードＳ１の電圧がハイレベルからローレ
ベルへと変化する様子が示されている。
く分圧回路２のノードＳ２の出力電圧が基準電圧発生回
路３のノードＳ３の出力電圧よりも高い場合には、Ｎチ
ャネルＭＯＳＦＥＴ１６のゲート電圧に比べてＮチャネ
ルＭＯＳＦＥＴ１５のゲート電圧が過剰となる。このた
め、ノードＳ１の出力電圧は、ローレベル、すなわち、
ＮチャネルＭＯＳＦＥＴ１４のドレイン電圧にほぼ一致
する電圧となる（領域Ｂ）。図３にはＶＤＤ＝３．５Ｖ
付近においてノードＳ１の電圧がハイレベルからローレ
ベルへと変化する様子が示されている。
【００１６】このように本実施例による電源電圧検知回
路によれば、ＩＣの電源電圧が所定値よりも低い場合に
はノードＳ１からハイレベルの信号が出力され、高い場
合にはローレベルの信号が出力される。従って、このノ
ードＳ１の出力信号を制御信号とし、この制御信号によ
り半導体チップ上に形成された回路の構成を切り換え、
使用電源電圧にとって最適な回路構成とすることができ
る。例えば以下のような適用例が考えられる。 （１）使用電源電圧に応じて駆動能力が要求されるＭＯ
ＳＦＥＴは、予め複数のＭＯＳＦＥＴを並列接続した構
成とする。電源電圧が高い場合には他方のＭＯＳＦＥＴ
を強制的にオフ状態とし（例えば入力信号のゲートへの
供給を絶ち、入力信号の代りにゲート電圧として０Ｖを
印加する等の方法が考えられる）、一方のＭＯＳＦＥＴ
のみを使用する。逆に電源電圧が低い場合には、両方の
ＭＯＳＦＥＴに入力信号を与え、両方のＭＯＳＦＥＴを
使用する。 （２）各回路の駆動順序を適正なものにするためのタイ
ミング補償用遅延回路の段数を切り換えられるように構
成しておく。電源電圧が所定値よりも高い場合には遅延
回路の段数を最低限必要と考えられる段数に減らして動
作速度を向上させる。また、電源電圧が所定値よりも低
い場合には遅延回路の段数を増してタイミング上の誤動
作を確実に防止する。
路によれば、ＩＣの電源電圧が所定値よりも低い場合に
はノードＳ１からハイレベルの信号が出力され、高い場
合にはローレベルの信号が出力される。従って、このノ
ードＳ１の出力信号を制御信号とし、この制御信号によ
り半導体チップ上に形成された回路の構成を切り換え、
使用電源電圧にとって最適な回路構成とすることができ
る。例えば以下のような適用例が考えられる。 （１）使用電源電圧に応じて駆動能力が要求されるＭＯ
ＳＦＥＴは、予め複数のＭＯＳＦＥＴを並列接続した構
成とする。電源電圧が高い場合には他方のＭＯＳＦＥＴ
を強制的にオフ状態とし（例えば入力信号のゲートへの
供給を絶ち、入力信号の代りにゲート電圧として０Ｖを
印加する等の方法が考えられる）、一方のＭＯＳＦＥＴ
のみを使用する。逆に電源電圧が低い場合には、両方の
ＭＯＳＦＥＴに入力信号を与え、両方のＭＯＳＦＥＴを
使用する。 （２）各回路の駆動順序を適正なものにするためのタイ
ミング補償用遅延回路の段数を切り換えられるように構
成しておく。電源電圧が所定値よりも高い場合には遅延
回路の段数を最低限必要と考えられる段数に減らして動
作速度を向上させる。また、電源電圧が所定値よりも低
い場合には遅延回路の段数を増してタイミング上の誤動
作を確実に防止する。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、半導体集積回路の電源電圧を検知することができ、
検知結果に基づき、半導体集積回路が電源電圧に依らず
所期の機能を発揮するように制御することができる。従
って、使用電源電圧範囲の広い半導体集積回路を安価に
製造することができるという効果が得られる。
ば、半導体集積回路の電源電圧を検知することができ、
検知結果に基づき、半導体集積回路が電源電圧に依らず
所期の機能を発揮するように制御することができる。従
って、使用電源電圧範囲の広い半導体集積回路を安価に
製造することができるという効果が得られる。
【図１】 この発明の一実施例による電源電圧検知回路
の構成を示す回路図である。
の構成を示す回路図である。
【図２】 同実施例の動作のシミュレーション結果を示
す図である。
す図である。
１……比較回路、２……分圧回路、３および４…基準電
圧発生回路。
圧発生回路。
Claims (2)
- 【請求項１】 電源電圧を分圧して出力する分圧回路
と、 基準電圧を出力する基準電圧発生回路と、 前記分圧回路の出力電圧と前記基準電圧とを比較し、該
比較結果を制御信号として出力する比較回路とを具備す
ることを特徴とする電源電圧検知回路。 - 【請求項２】 半導体チップ上に前記電源電圧検知回路
とが形成されると共に所定の機能を果す回路であって前
記制御信号に基づいて状態が切り換えられる回路が形成
されてなることを特徴とする請求項１記載の電源電圧検
知回路を有する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192532A JP2871309B2 (ja) | 1992-07-20 | 1992-07-20 | 電源電圧検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192532A JP2871309B2 (ja) | 1992-07-20 | 1992-07-20 | 電源電圧検知回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9151386A Division JPH10117138A (ja) | 1997-06-09 | 1997-06-09 | 半導体集積回路 |
| JP15138597A Division JP3147042B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0634676A true JPH0634676A (ja) | 1994-02-10 |
| JP2871309B2 JP2871309B2 (ja) | 1999-03-17 |
Family
ID=16292850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4192532A Expired - Fee Related JP2871309B2 (ja) | 1992-07-20 | 1992-07-20 | 電源電圧検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871309B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274642A (ja) * | 2004-03-23 | 2005-10-06 | Sony Corp | 表示装置および表示装置の駆動方法 |
| KR100682059B1 (ko) * | 2005-02-24 | 2007-02-15 | 삼성전자주식회사 | 초 저전력 과전압 보호회로 |
| CN100357856C (zh) * | 2005-03-25 | 2007-12-26 | 威盛电子股份有限公司 | 主机板及其电源控制装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547372A (en) * | 1977-06-17 | 1979-01-20 | Seiko Epson Corp | Electronic watch |
| JPS55101058A (en) * | 1979-01-26 | 1980-08-01 | Hitachi Ltd | Detection circuit for operating lowest limit voltage |
| JPS5910859A (ja) * | 1982-07-12 | 1984-01-20 | Hitachi Ltd | 電源電圧降下検出回路 |
| JPS60205264A (ja) * | 1984-03-30 | 1985-10-16 | Citizen Watch Co Ltd | 電圧比較回路 |
| JPS6134471A (ja) * | 1984-07-26 | 1986-02-18 | Matsushita Electric Ind Co Ltd | 電源電圧検出回路 |
-
1992
- 1992-07-20 JP JP4192532A patent/JP2871309B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547372A (en) * | 1977-06-17 | 1979-01-20 | Seiko Epson Corp | Electronic watch |
| JPS55101058A (en) * | 1979-01-26 | 1980-08-01 | Hitachi Ltd | Detection circuit for operating lowest limit voltage |
| JPS5910859A (ja) * | 1982-07-12 | 1984-01-20 | Hitachi Ltd | 電源電圧降下検出回路 |
| JPS60205264A (ja) * | 1984-03-30 | 1985-10-16 | Citizen Watch Co Ltd | 電圧比較回路 |
| JPS6134471A (ja) * | 1984-07-26 | 1986-02-18 | Matsushita Electric Ind Co Ltd | 電源電圧検出回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274642A (ja) * | 2004-03-23 | 2005-10-06 | Sony Corp | 表示装置および表示装置の駆動方法 |
| KR100682059B1 (ko) * | 2005-02-24 | 2007-02-15 | 삼성전자주식회사 | 초 저전력 과전압 보호회로 |
| US7688561B2 (en) | 2005-02-24 | 2010-03-30 | Samsung Electronics Co., Ltd. | Ultra-low power limiter |
| CN100357856C (zh) * | 2005-03-25 | 2007-12-26 | 威盛电子股份有限公司 | 主机板及其电源控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2871309B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136182A (en) | Controlled voltage or current source, and logic gate with same | |
| US6677803B1 (en) | Semiconductor integrated circuit device | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| US5654645A (en) | Buffer with controlled hysteresis | |
| US8704591B1 (en) | High-voltage tolerant biasing arrangement using low-voltage devices | |
| US4071784A (en) | MOS input buffer with hysteresis | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| KR100226486B1 (ko) | 고출력 전압 생성용 반도체 회로 | |
| US7053691B2 (en) | Electrical circuit for selecting a desired power source | |
| JPH0634676A (ja) | 電源電圧検知回路および該回路を有する半導体集積回路 | |
| US5406144A (en) | Power reduction in a temperature compensating transistor circuit | |
| US6985014B2 (en) | System and method for compensating for the effects of process, voltage, and temperature variations in a circuit | |
| JPS60237720A (ja) | 出力回路 | |
| JPH07191065A (ja) | 集積コンパレータ回路 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JP3147042B2 (ja) | 半導体集積回路 | |
| JPH10117138A (ja) | 半導体集積回路 | |
| JP2001092544A (ja) | 定電圧回路 | |
| US20230090005A1 (en) | Comparator architecture supporting lower oxide breakdown voltages | |
| JP2003273672A (ja) | 差動増幅回路 | |
| KR100221612B1 (ko) | 씨엠오에스 출력버퍼의 바이어스 조정 회로 | |
| US20190384343A1 (en) | Low-voltage reference current circuit | |
| JPH08274606A (ja) | 出力バッファ回路 | |
| WO2023049059A1 (en) | Comparator architecture supporting lower oxide breakdown voltages | |
| JPH06120790A (ja) | スタンバイフラグ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981208 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120108 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |