JP2859613B2 - 集積回路の診断装置 - Google Patents
集積回路の診断装置Info
- Publication number
- JP2859613B2 JP2859613B2 JP62037234A JP3723487A JP2859613B2 JP 2859613 B2 JP2859613 B2 JP 2859613B2 JP 62037234 A JP62037234 A JP 62037234A JP 3723487 A JP3723487 A JP 3723487A JP 2859613 B2 JP2859613 B2 JP 2859613B2
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- current value
- unit
- power supply
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
〔概 要〕
集積回路の診断装置であって、テストパターン発生手
段から集積回路に入力するテストパターンに対応したテ
スト結果パターンによる判定と並行して、電源手段から
集積回路への出力電流値による判定を並行して行なうこ
とにより、診断に要する時間を低減し、且つ、診断の信
頼性を上げることができる。 〔産業上の利用分野〕 本発明は、集積回路の診断装置に関し、例えば大規模
集積回路（LSI）のスタック故障の診断を行ないなが
ら、並行してショート故障の診断も行なえるように構成
した集積回路の診断装置に関するものである。 〔従来の技術〕 LSI等の集積回路は製造過程で密閉され、外部には電
源端子及び入出力端子のみが出ている。そのため、内部
の状態が正常であるかどうかを調べるために、一般的に
スタック故障診断が行なわれる。 スタック故障診断は、LSI内部の論理ロジックに異常
がないかどうかを調べるために、LSI内の各端子のH/Lス
タック故障が診断できる様なテストパターンをLSIの入
力端子から入力し、それに応じて出力端子から得られる
結果パターンを判定する。異常を想定した多くのパター
ンについて連続的にこの判定を行なう。 ショート故障診断は、LSI内部の回路が物理的に短絡
していないかどうかを調べるものである。短絡を想定す
る箇所は、ゲート規模に応じて増大するため、全ての点
を診断しようとすると、長大なパターンとなってしま
う。このため、実際にはスタック故障診断用パターン等
を利用して、これをLSIに印加し、そのときの電源電流
値を調べることにより、短絡による過大電流を検出し
て、異常の判定を行なう等の方法が利用されている。 〔発明が解決しようとする問題点〕 ところで、上述した従来方式にあっては、スタック故
障診断と同時にそのパターンを利用してショート故障診
断を行なおうとするものであり、スタック故障診断を行
なった後に、この同じパターンをLSIに印加し、あるパ
ターンで止めて電源電流値を測定するという操作を繰り
返すこととなる。この測定点数は、多ければ多い程診断
率が向上する。しかしながら、現行のテスタを利用した
場合、測定時間の増大を招くため、測定点数をしぼらざ
るを得ない。 また、LSIが大規模になるにしたがって診断パターン
数は増大するため、診断に費やす時間も多くなるという
問題点があった。更に、上述したように、ショート故障
診断のためパターンを途中で止める方法をとっているた
めに、診断に時間がかかるという問題点があった。 本発明は、このような点にかんがみて創作されたもの
であり、診断に要する時間を低減し、且つ、診断の信頼
性を上げるようにした集積回路の診断装置を提供するこ
とを目的としている。 〔問題点を解決するための手段〕 第１図は、本発明の集積回路の診断装置の原理ブロッ
ク図である。 図において、テストパターン発生手段121は、診断用
のテストパターンを集積回路199に入力する。 電源手段131は、集積回路199に電圧を供給し、その際
の電流値を電流判定部171に出力する。 電流テーブル格納部161はテストパターン毎に当該テ
ストパターンに対応する良品の電源電流値を格納する。 電流判定部171は、或るテストパターンを集積回路199
に入力したときにおける電源手段131の出力電流値と、
電流テーブル格納部161に格納されたテストパターンに
対応する良品の電源電流値とを比較し、電源手段の出力
電流値が正常か否かを判定する。 従って、全体として、テスト結果パターンの判定と電
流値の判定を並行して行なうように構成されている。 〔作 用〕 テストパターン発生手段121は、診断用のテストパタ
ーンを集積回路199に入力する。テストパターン毎に、
そのテストパターンに対応する良品の電源電流値を電流
テーブル格納部161に格納しておく。 電流判定部171において、或るテストパターンを集積
回路199に入力したときにおける電源手段131の出力電流
値と、電流テーブル格納部161に格納されたテストパタ
ーンに対応する良品の電源電流値とを比較し、電源手段
の出力電流値が正常か否かを判定する。 本発明にあっては、電流テーブル格納部に良品の電源
電流値が格納されているから、集積回路への電源電流値
とを比較することにより、診断に要する時間を低減し、
診断の信頼性を上げることができる。 〔実施例〕 以下、図面に基づいて本発明の実施例について詳細に
説明する。 第２図は、本発明の一実施例における集積回路の診断
装置の構成を示す。 I.実施例と第１図との対応関係 ここで、本発明の実施例と、第１図との対応関係を示
しておく。 テストパターン発生手段121は、制御部211,テストパ
ターン発生部221に相当する。 電源手段131は、制御部211,電源供給部231,電源測定
部233に相当する。 電流テーブル格納部161は、制御部211,電流値判定部2
41,電流テーブル格納部243に相当する。 電流判定部171は、制御部211,論理判定部251,論理テ
ーブル格納部253に相当する。 集積回路199は、被測定素子299に相当する。 II.実施例の構成 以上のような対応関係があるものとして、以下本発明
の実施例について説明する。 第２図において、LSIテスタ200は、全体を制御する制
御部211,テストパターンを作成して外部の被測定素子29
9に入力するテストパターン発生部221,被測定素子299に
電源を供給する電源供給部231,電源供給部231から被測
定素子299への電流の値を検出する電流測定部233,電流
値判定を行なう電流値判定部241,電流値判定部241で判
定を行なうための比較値を格納する電流テーブル格納部
243,被測定素子299から得られた結果パターンにより論
理判定を行なう論理判定部251,論理判定部251で論理判
定を行なうための比較値を格納する論理テーブル格納部
253から成っている。 被測定素子299は診断を行なう測定素子で、例えばCMO
SのLSIとする。 テストパターン発生部221,電源供給部231,電流値判定
部241,電流テーブル格納部243,論理判定部251,論理テー
ブル格納部253は制御部211に接続されている。また、テ
ストパターン発生部221は外部の被測定素子299の入力端
に接続され、電源供給部231は、電流測定部233を介して
被測定素子299の入力端（電源端子）に接続されてい
る。電流値判定部241は、電流測定部233及び電流テーブ
ル格納部243に接続され、論理判定部251は、被測定素子
299の出力端及び論理テーブル格納部253に接続されてい
る。 III.実施例の動作 論理テーブル格納部253には、予め良品（同タイプのC
MOS−LSI）についてスタック故障診断を行ない、そこで
得られた結果パターンを格納しておく。また、電流テー
ブル格納部243には、スタック故障診断の各パターンに
対応した電源の電流値を良品について測定しておき、そ
の値を格納しておく。 以下、第２図を参照する。 最初に、制御部211は、電源供給部231に指示を送り、
被測定素子299が動作するための電圧の供給を行なう。
電源供給部231の出力電圧は電流測定部233を介して被測
定素子299に供給され、電流測定部233では、そのときの
電流値を測定して電流値判定部241に入力する。 次に、制御部211は、テストパターン発生部221,論理
テーブル格納部253,電流テーブル格納部243に指示を送
る。テストパターン発生部221では、１番目のテストパ
ターンを作成して、被測定素子299に入力する。被測定
素子299は、テストパターンが入力されると、それに対
応した結果パターンを出力し、論理判定部251ではその
結果パターンを受け取る。論理テーブル格納部253は、
１番目のテストパターンに対応する良品の結果パターン
を論理判定部251に入力する。 論理判定部251は、論理テーブル格納部253からの良品
の結果パターンと被測定素子299から入力された結果パ
ターンを比較して、それらが同じであれば１番目のテス
トパターンについては正常であると判断する。 また、電流テーブル格納部243は、１番目のテストパ
ターンに対応する良品の電源電流値を電流値判定部241
に入力する。電流判定部241では、電流測定部233から入
力される被測定素子2991番目のテストパターンに対する
電流実測値と電流テーブル格納部243から入力される良
品の電流値を比較して、ばらつきを考慮して正常な値か
どうかを判断する。 以上で、１番目のテストパターンに対する電流値判定
部241と論理判定部251での判定が終了する。 次に、制御部211は、２番目のテスト指示をテストパ
ターン発生部221,論理テーブル格納部253,電流テーブル
格納部243に入力して、１番目のテストパターンと同様
の判定を行なう。以下、同様にして、全てのテストパタ
ーンについて、判定を行なう。 尚、電流測定部233で検出される電流値は、テストパ
ターンを変化させた直後は安定しないので、テストパタ
ーンを変化させる直前の値を検出するように、制御部21
1によって制御を行なう。 また、電流値判定部241,論理判定部251での判定の後
に、被測定素子299の良否を外部に知らせるための手段
（例えば、ディスプレイやブザー）については省略し
た。 IV.実施例のまとめ このように、通常のスタック故障診断の各テストパタ
ーン毎に、電流測定部233で電源の電流値を測定する。
そして、その値が正常であるかどうかを電流値判定部24
1で判定して、ショート故障診断を行なう。 従って、スタック故障診断とショート故障診断を並行
して行ない、診断に要する時間を低減し、しかも診断の
信頼性を上げることができる。 V.発明の変形態様 なお、上述した本発明の実施例にあっては、被測定素
子299をCMOSのLSIとしたが、他の素子であっても、電源
電流値を測定することでショート故障診断を行なうこと
ができるものならば、本発明は適用できる。 また、「I.実施例と第１図との対応関係」において、
第１図と本発明との対応関係を説明しておいたが、これ
に限られることはなく、各種の変形態様があることは当
業者であれば容易に推考できるであろう。 〔発明の効果〕 上述したように、本発明によれば、テストパターン発
生手段から集積回路に入力するテストパターンに対応し
たテスト結果パターンによる判定と、電源手段からの出
力電流値による判定を並行して行なうことができるの
で、実用的には極めて有用である。
段から集積回路に入力するテストパターンに対応したテ
スト結果パターンによる判定と並行して、電源手段から
集積回路への出力電流値による判定を並行して行なうこ
とにより、診断に要する時間を低減し、且つ、診断の信
頼性を上げることができる。 〔産業上の利用分野〕 本発明は、集積回路の診断装置に関し、例えば大規模
集積回路（LSI）のスタック故障の診断を行ないなが
ら、並行してショート故障の診断も行なえるように構成
した集積回路の診断装置に関するものである。 〔従来の技術〕 LSI等の集積回路は製造過程で密閉され、外部には電
源端子及び入出力端子のみが出ている。そのため、内部
の状態が正常であるかどうかを調べるために、一般的に
スタック故障診断が行なわれる。 スタック故障診断は、LSI内部の論理ロジックに異常
がないかどうかを調べるために、LSI内の各端子のH/Lス
タック故障が診断できる様なテストパターンをLSIの入
力端子から入力し、それに応じて出力端子から得られる
結果パターンを判定する。異常を想定した多くのパター
ンについて連続的にこの判定を行なう。 ショート故障診断は、LSI内部の回路が物理的に短絡
していないかどうかを調べるものである。短絡を想定す
る箇所は、ゲート規模に応じて増大するため、全ての点
を診断しようとすると、長大なパターンとなってしま
う。このため、実際にはスタック故障診断用パターン等
を利用して、これをLSIに印加し、そのときの電源電流
値を調べることにより、短絡による過大電流を検出し
て、異常の判定を行なう等の方法が利用されている。 〔発明が解決しようとする問題点〕 ところで、上述した従来方式にあっては、スタック故
障診断と同時にそのパターンを利用してショート故障診
断を行なおうとするものであり、スタック故障診断を行
なった後に、この同じパターンをLSIに印加し、あるパ
ターンで止めて電源電流値を測定するという操作を繰り
返すこととなる。この測定点数は、多ければ多い程診断
率が向上する。しかしながら、現行のテスタを利用した
場合、測定時間の増大を招くため、測定点数をしぼらざ
るを得ない。 また、LSIが大規模になるにしたがって診断パターン
数は増大するため、診断に費やす時間も多くなるという
問題点があった。更に、上述したように、ショート故障
診断のためパターンを途中で止める方法をとっているた
めに、診断に時間がかかるという問題点があった。 本発明は、このような点にかんがみて創作されたもの
であり、診断に要する時間を低減し、且つ、診断の信頼
性を上げるようにした集積回路の診断装置を提供するこ
とを目的としている。 〔問題点を解決するための手段〕 第１図は、本発明の集積回路の診断装置の原理ブロッ
ク図である。 図において、テストパターン発生手段121は、診断用
のテストパターンを集積回路199に入力する。 電源手段131は、集積回路199に電圧を供給し、その際
の電流値を電流判定部171に出力する。 電流テーブル格納部161はテストパターン毎に当該テ
ストパターンに対応する良品の電源電流値を格納する。 電流判定部171は、或るテストパターンを集積回路199
に入力したときにおける電源手段131の出力電流値と、
電流テーブル格納部161に格納されたテストパターンに
対応する良品の電源電流値とを比較し、電源手段の出力
電流値が正常か否かを判定する。 従って、全体として、テスト結果パターンの判定と電
流値の判定を並行して行なうように構成されている。 〔作 用〕 テストパターン発生手段121は、診断用のテストパタ
ーンを集積回路199に入力する。テストパターン毎に、
そのテストパターンに対応する良品の電源電流値を電流
テーブル格納部161に格納しておく。 電流判定部171において、或るテストパターンを集積
回路199に入力したときにおける電源手段131の出力電流
値と、電流テーブル格納部161に格納されたテストパタ
ーンに対応する良品の電源電流値とを比較し、電源手段
の出力電流値が正常か否かを判定する。 本発明にあっては、電流テーブル格納部に良品の電源
電流値が格納されているから、集積回路への電源電流値
とを比較することにより、診断に要する時間を低減し、
診断の信頼性を上げることができる。 〔実施例〕 以下、図面に基づいて本発明の実施例について詳細に
説明する。 第２図は、本発明の一実施例における集積回路の診断
装置の構成を示す。 I.実施例と第１図との対応関係 ここで、本発明の実施例と、第１図との対応関係を示
しておく。 テストパターン発生手段121は、制御部211,テストパ
ターン発生部221に相当する。 電源手段131は、制御部211,電源供給部231,電源測定
部233に相当する。 電流テーブル格納部161は、制御部211,電流値判定部2
41,電流テーブル格納部243に相当する。 電流判定部171は、制御部211,論理判定部251,論理テ
ーブル格納部253に相当する。 集積回路199は、被測定素子299に相当する。 II.実施例の構成 以上のような対応関係があるものとして、以下本発明
の実施例について説明する。 第２図において、LSIテスタ200は、全体を制御する制
御部211,テストパターンを作成して外部の被測定素子29
9に入力するテストパターン発生部221,被測定素子299に
電源を供給する電源供給部231,電源供給部231から被測
定素子299への電流の値を検出する電流測定部233,電流
値判定を行なう電流値判定部241,電流値判定部241で判
定を行なうための比較値を格納する電流テーブル格納部
243,被測定素子299から得られた結果パターンにより論
理判定を行なう論理判定部251,論理判定部251で論理判
定を行なうための比較値を格納する論理テーブル格納部
253から成っている。 被測定素子299は診断を行なう測定素子で、例えばCMO
SのLSIとする。 テストパターン発生部221,電源供給部231,電流値判定
部241,電流テーブル格納部243,論理判定部251,論理テー
ブル格納部253は制御部211に接続されている。また、テ
ストパターン発生部221は外部の被測定素子299の入力端
に接続され、電源供給部231は、電流測定部233を介して
被測定素子299の入力端（電源端子）に接続されてい
る。電流値判定部241は、電流測定部233及び電流テーブ
ル格納部243に接続され、論理判定部251は、被測定素子
299の出力端及び論理テーブル格納部253に接続されてい
る。 III.実施例の動作 論理テーブル格納部253には、予め良品（同タイプのC
MOS−LSI）についてスタック故障診断を行ない、そこで
得られた結果パターンを格納しておく。また、電流テー
ブル格納部243には、スタック故障診断の各パターンに
対応した電源の電流値を良品について測定しておき、そ
の値を格納しておく。 以下、第２図を参照する。 最初に、制御部211は、電源供給部231に指示を送り、
被測定素子299が動作するための電圧の供給を行なう。
電源供給部231の出力電圧は電流測定部233を介して被測
定素子299に供給され、電流測定部233では、そのときの
電流値を測定して電流値判定部241に入力する。 次に、制御部211は、テストパターン発生部221,論理
テーブル格納部253,電流テーブル格納部243に指示を送
る。テストパターン発生部221では、１番目のテストパ
ターンを作成して、被測定素子299に入力する。被測定
素子299は、テストパターンが入力されると、それに対
応した結果パターンを出力し、論理判定部251ではその
結果パターンを受け取る。論理テーブル格納部253は、
１番目のテストパターンに対応する良品の結果パターン
を論理判定部251に入力する。 論理判定部251は、論理テーブル格納部253からの良品
の結果パターンと被測定素子299から入力された結果パ
ターンを比較して、それらが同じであれば１番目のテス
トパターンについては正常であると判断する。 また、電流テーブル格納部243は、１番目のテストパ
ターンに対応する良品の電源電流値を電流値判定部241
に入力する。電流判定部241では、電流測定部233から入
力される被測定素子2991番目のテストパターンに対する
電流実測値と電流テーブル格納部243から入力される良
品の電流値を比較して、ばらつきを考慮して正常な値か
どうかを判断する。 以上で、１番目のテストパターンに対する電流値判定
部241と論理判定部251での判定が終了する。 次に、制御部211は、２番目のテスト指示をテストパ
ターン発生部221,論理テーブル格納部253,電流テーブル
格納部243に入力して、１番目のテストパターンと同様
の判定を行なう。以下、同様にして、全てのテストパタ
ーンについて、判定を行なう。 尚、電流測定部233で検出される電流値は、テストパ
ターンを変化させた直後は安定しないので、テストパタ
ーンを変化させる直前の値を検出するように、制御部21
1によって制御を行なう。 また、電流値判定部241,論理判定部251での判定の後
に、被測定素子299の良否を外部に知らせるための手段
（例えば、ディスプレイやブザー）については省略し
た。 IV.実施例のまとめ このように、通常のスタック故障診断の各テストパタ
ーン毎に、電流測定部233で電源の電流値を測定する。
そして、その値が正常であるかどうかを電流値判定部24
1で判定して、ショート故障診断を行なう。 従って、スタック故障診断とショート故障診断を並行
して行ない、診断に要する時間を低減し、しかも診断の
信頼性を上げることができる。 V.発明の変形態様 なお、上述した本発明の実施例にあっては、被測定素
子299をCMOSのLSIとしたが、他の素子であっても、電源
電流値を測定することでショート故障診断を行なうこと
ができるものならば、本発明は適用できる。 また、「I.実施例と第１図との対応関係」において、
第１図と本発明との対応関係を説明しておいたが、これ
に限られることはなく、各種の変形態様があることは当
業者であれば容易に推考できるであろう。 〔発明の効果〕 上述したように、本発明によれば、テストパターン発
生手段から集積回路に入力するテストパターンに対応し
たテスト結果パターンによる判定と、電源手段からの出
力電流値による判定を並行して行なうことができるの
で、実用的には極めて有用である。
【図面の簡単な説明】
第１図は本発明の集積回路の診断装置の原理ブロック
図、 第２図は本発明の一実施例による集積回路の診断装置の
構成ブロック図である。 図において、 121はテストパターン発生手段、 131は電源手段、 141は第１判定手段、 151は第２判定手段、 199は集積回路、 200はLSIテスタ、 211は制御部、 221はテストパターン発生部、 231は電源供給部、 233は電流測定部、 241は電流値判定部、 243は電流テーブル格納部、 251は論理判定部、 253は論理テーブル格納部、 299は被測定素子である。
図、 第２図は本発明の一実施例による集積回路の診断装置の
構成ブロック図である。 図において、 121はテストパターン発生手段、 131は電源手段、 141は第１判定手段、 151は第２判定手段、 199は集積回路、 200はLSIテスタ、 211は制御部、 221はテストパターン発生部、 231は電源供給部、 233は電流測定部、 241は電流値判定部、 243は電流テーブル格納部、 251は論理判定部、 253は論理テーブル格納部、 299は被測定素子である。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
G01R 31/28
Claims (1)
- (57)【特許請求の範囲】 １．診断用のテストパターンを集積回路に入力するテス
トパターン発生手段と、 前記集積回路に電圧を供給し、その際の電流値を出力す
る電源手段と、 テストパターン毎に、当該テストパターンに対応する良
品の電源電流値を格納する電流テーブル格納部と、 或るテストパターンを前記集積回路に入力したときにお
ける前記電源手段の出力電流値と、前記電流テーブル格
納部に格納された該テストパターンに対応する前記良品
の電源電流値とを比較し、該出力電流値が正常な値か否
かを判定する電流判定部と、 からなることを特徴とする集積回路の診断装置。 ２．各テストパターンに対応する良品の結果パターンを
格納する論理テーブル格納部と、 前記テストパターンを前記集積回路に入力したときにお
ける該集積回路からの結果パターンが前記論理テーブル
格納部に格納された該テストパターンに対応する前記良
品の結果パターンと一致するか否かを判定する論理判定
部と、 を有することを特徴とする特許請求の範囲第１項に記載
の集積回路の診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62037234A JP2859613B2 (ja) | 1987-02-20 | 1987-02-20 | 集積回路の診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62037234A JP2859613B2 (ja) | 1987-02-20 | 1987-02-20 | 集積回路の診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205581A JPS63205581A (ja) | 1988-08-25 |
| JP2859613B2 true JP2859613B2 (ja) | 1999-02-17 |
Family
ID=12491918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62037234A Expired - Lifetime JP2859613B2 (ja) | 1987-02-20 | 1987-02-20 | 集積回路の診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859613B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139974U (ja) * | 1984-08-17 | 1986-03-13 | 三洋電機株式会社 | 音響機器のキヤビネツト固定装置 |
| JPS6324174A (ja) * | 1986-07-16 | 1988-02-01 | Nec Corp | 半導体装置の測定方法 |
-
1987
- 1987-02-20 JP JP62037234A patent/JP2859613B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205581A (ja) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0418793B2 (ja) | ||
| JP2859613B2 (ja) | 集積回路の診断装置 | |
| JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
| JPH1138085A (ja) | テスタの動作誤謬検査方法 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JP2003066124A (ja) | 半導体集積回路試験装置 | |
| JP3043716B2 (ja) | 半導体装置のテスト結果判定回路及びテスト結果判定方法 | |
| JP2002090414A (ja) | 半導体試験装置 | |
| KR100798128B1 (ko) | Ｄｃ 아웃 릴레이의 자가 진단 방법 | |
| JPH0432619Y2 (ja) | ||
| KR20010045147A (ko) | 반도체 테스트설비의 테스트헤드 릴레이 점검방법 | |
| JP2527623Y2 (ja) | Ｉｃ試験装置 | |
| JP2023105474A (ja) | 検査装置、電池監視装置の検査方法 | |
| JPH0511015A (ja) | 半導体集積回路のテスト回路 | |
| JPH03120697A (ja) | 集積回路装置 | |
| JPH05223893A (ja) | 半導体試験装置 | |
| KR20020068138A (ko) | 반도체 메모리 테스트 회로 | |
| JPH01240873A (ja) | 半導体集積回路の試験方法 | |
| JPH0377345A (ja) | 半導体測定装置 | |
| JPS62145171A (ja) | ボ−ドテスト装置 | |
| JPH1114710A (ja) | 電子回路における不良素子検出方法および記憶媒体 | |
| JPS63227356A (ja) | サ−マルヘツド駆動回路 | |
| JPS62147374A (ja) | プリント板試験装置 | |
| JP2002340994A (ja) | パタンデータチェック方法及びパタンデータチェック回路 |