JPH0314033A - マイクロプロセッサ比較チェック機能の検査方式 - Google Patents
マイクロプロセッサ比較チェック機能の検査方式Info
- Publication number
- JPH0314033A JPH0314033A JP1149143A JP14914389A JPH0314033A JP H0314033 A JPH0314033 A JP H0314033A JP 1149143 A JP1149143 A JP 1149143A JP 14914389 A JP14914389 A JP 14914389A JP H0314033 A JPH0314033 A JP H0314033A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- microprocessor
- data
- microprocessors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title abstract description 10
- 238000012360 testing method Methods 0.000 claims description 29
- 230000006870 function Effects 0.000 description 13
- 230000010365 information processing Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
例えば、ワークステーションのような、汎用マイクロプ
ロセッサを用いた情報処理装置において信幀性向上のた
めに二重化したマイクロプロセッサの比較チェック機能
を検査するようにしたマイクロプロセッサ比較チェック
機能の検査方式に関し、 マイクロプロセッサの比較チェック機能を検査すること
を目的とし、 同一の動作を行ない、一方が通常運用に使用され、他方
が動作チェックに使用される2つのマイクロプロセッサ
と、2つのマイクロプロセッサにそれぞれ異なったデー
タを与える検査手段と、検査手段から与えられたデータ
に対する2つのマイクロプロセッサのそれぞれの出力を
比較する比較手段とを備えるように構成する。
ロセッサを用いた情報処理装置において信幀性向上のた
めに二重化したマイクロプロセッサの比較チェック機能
を検査するようにしたマイクロプロセッサ比較チェック
機能の検査方式に関し、 マイクロプロセッサの比較チェック機能を検査すること
を目的とし、 同一の動作を行ない、一方が通常運用に使用され、他方
が動作チェックに使用される2つのマイクロプロセッサ
と、2つのマイクロプロセッサにそれぞれ異なったデー
タを与える検査手段と、検査手段から与えられたデータ
に対する2つのマイクロプロセッサのそれぞれの出力を
比較する比較手段とを備えるように構成する。
本発明は、例えば、ワークステーションのような、汎用
マイクロプロセッサを用いた情報処理装置において信顛
性向上のために二重化したマイクロプロセッサの比較チ
ェック機能を検査するようにしたマイクロプロセッサ比
較チェック機能の検査方式に関するものである。
マイクロプロセッサを用いた情報処理装置において信顛
性向上のために二重化したマイクロプロセッサの比較チ
ェック機能を検査するようにしたマイクロプロセッサ比
較チェック機能の検査方式に関するものである。
第5図に情報処理装置の全体構成を示す。
図に示す情報処理装置510は、二重化されたMPU5
11およびMPU513と、MPU511の出力とMP
U513の出力とを比較する比較チェック回路515と
、情報処理装置510の処理を行なうためのプログラム
を格納するメモリ517と、バスを制御するバスコント
ローラ519と、データの入出力を制御するI10チャ
ネル521を備える。また、図示しないが、データの表
示を行なうCRT表示装置や、データの入力を行なうキ
ーボード、データを格納する記憶装置等がI10チャネ
ル521に接続されている。
11およびMPU513と、MPU511の出力とMP
U513の出力とを比較する比較チェック回路515と
、情報処理装置510の処理を行なうためのプログラム
を格納するメモリ517と、バスを制御するバスコント
ローラ519と、データの入出力を制御するI10チャ
ネル521を備える。また、図示しないが、データの表
示を行なうCRT表示装置や、データの入力を行なうキ
ーボード、データを格納する記憶装置等がI10チャネ
ル521に接続されている。
この情報処理装置510には、RAS機構の一部として
MPU511と同型のMPU513が設置されている。
MPU511と同型のMPU513が設置されている。
MPU511とMPU513とは入力された共通のデー
タに従ってメモリ517に格納されている同一のプログ
ラムをそれぞれ実行する。MPU511の処理結果(ア
ドレス出力も含む)とMPU513の処理結果とはそれ
ぞれ比較チェック回路515に入力される。比較チェッ
ク回路515は画処理結果を比較して相違のあるときに
は、警告を発して情報処理装置の処理を中断させる。こ
れにより、マイクロプロセッサ511.513の障害を
検出することができる。
タに従ってメモリ517に格納されている同一のプログ
ラムをそれぞれ実行する。MPU511の処理結果(ア
ドレス出力も含む)とMPU513の処理結果とはそれ
ぞれ比較チェック回路515に入力される。比較チェッ
ク回路515は画処理結果を比較して相違のあるときに
は、警告を発して情報処理装置の処理を中断させる。こ
れにより、マイクロプロセッサ511.513の障害を
検出することができる。
ところで、上述した従来方式にあっては、装置組み込み
状態では二重化されたMPU511とMPU513とは
同一の動作が行なわれる。このため、その処理結果は同
一となり、MPUの比較チェック機能の検査を行なうこ
とができないという問題点があった。
状態では二重化されたMPU511とMPU513とは
同一の動作が行なわれる。このため、その処理結果は同
一となり、MPUの比較チェック機能の検査を行なうこ
とができないという問題点があった。
このため、MPUの比較チェック機能の検査は、例えば
、装置組み込み前に行なうか、あるいは、疑似的に比較
チェック回路515にエラー発生信号を与えて検査の代
用を行なうといった方法が取られているが、装置組み込
み状態においては正確に検査することができなかった。
、装置組み込み前に行なうか、あるいは、疑似的に比較
チェック回路515にエラー発生信号を与えて検査の代
用を行なうといった方法が取られているが、装置組み込
み状態においては正確に検査することができなかった。
本発明は、このような点にかんがみて創作されたもので
あり、装置組み込み状態でのMPUのチェック機能の検
査が可能となるようにしたマイクロプロセッサ比較チェ
ック機能の検査方式を提供することを目的としている。
あり、装置組み込み状態でのMPUのチェック機能の検
査が可能となるようにしたマイクロプロセッサ比較チェ
ック機能の検査方式を提供することを目的としている。
〔課題を解決するための手段]
第1図は、本発明のマイクロプロセッサ比較チェック機
能の検査方式の原理ブロック図である。
能の検査方式の原理ブロック図である。
図において、2つのマイクロプロセッサ111゜113
は、同一の動作を行ない、一方が通常運用に使用され、
他方が動作チェックに使用される。
は、同一の動作を行ない、一方が通常運用に使用され、
他方が動作チェックに使用される。
検査手段115は、マイクロプロセッサ111とマイク
ロプロセッサ113とにそれぞれ異なったデータを与え
る。
ロプロセッサ113とにそれぞれ異なったデータを与え
る。
比較手段117は、検査手段115から与えられたデー
タに対するマイクロプロセッサ111の出力とマイクロ
プロセッサ113の出力とを比較する。
タに対するマイクロプロセッサ111の出力とマイクロ
プロセッサ113の出力とを比較する。
従って、全体として、検査手段115によってマイクロ
プロセッサ111とマイクロプロセッサ113とにそれ
ぞれ異なるデータを出力するように構成されている。
プロセッサ111とマイクロプロセッサ113とにそれ
ぞれ異なるデータを出力するように構成されている。
検査手段115によってマイクロプロセッサ111とマ
イクロプロセッサ113とに異なるデータが与えられる
。マイクロプロセッサ111とマイクロプロセッサ11
3とはそれぞれ同一のプログラムを実行して、それぞれ
異なる出力を比較手段117に出力する。比較手段11
7は、マイクロプロセッサ111の出力とマイクロプロ
セッサ113の出力とを比較して、その出力が異なるこ
とを検出する。
イクロプロセッサ113とに異なるデータが与えられる
。マイクロプロセッサ111とマイクロプロセッサ11
3とはそれぞれ同一のプログラムを実行して、それぞれ
異なる出力を比較手段117に出力する。比較手段11
7は、マイクロプロセッサ111の出力とマイクロプロ
セッサ113の出力とを比較して、その出力が異なるこ
とを検出する。
本発明にあっては、マイクロプロセッサ111とマイク
ロプロセッサ113とに検査手段115が異なるデータ
を与えることにより、比較手段117に異なるデータが
入力され、比較手段117の動作が検査される。
ロプロセッサ113とに検査手段115が異なるデータ
を与えることにより、比較手段117に異なるデータが
入力され、比較手段117の動作が検査される。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明のマイクロプロセッサ比較チェック機
能の検査方式を適用した一実施例の構成を示す。
能の検査方式を適用した一実施例の構成を示す。
■ と 1 との
ここで、本発明の実施例と第1図との対応関係を示して
おく。
おく。
マイクロプロセッサ111は、MPU211に相当する
。
。
マイクロプロセッサ113は、MPU213に相当する
。
。
検査手段115は、検査処理部225に相当する。
比較手段117は、比較チェック回路223に相当する
。
。
以上のような対応間、係があるものとして、以下本発明
の実施例について説明する。
の実施例について説明する。
■ の ゛よびΦ
第2図において、実施例の情報処理装置210は、二重
化されたMPU211およびMPU213と、情報処理
装置210の処理を行なうためのプログラムを格納する
メモリ215と、データの入出力を行なうI10チャネ
ル217と、バスを制御するバスコントローラ219と
、MPU211とMPU213の検査を行なう比較部2
21を備える。比較部221は、MPU211の出力と
MPU213の出力とを比較する比較チェック回路22
3と、比較チェック回路223の検査を行なうためのデ
ータをMPU211とMPU213とに出力する検査処
理部225とを有する。また、図示しないが、データの
表示を行なうCRT表示装置や、データの入力を行なう
キーボード、データを格納する記憶装置等がI10チャ
ネル217に接続されている。
化されたMPU211およびMPU213と、情報処理
装置210の処理を行なうためのプログラムを格納する
メモリ215と、データの入出力を行なうI10チャネ
ル217と、バスを制御するバスコントローラ219と
、MPU211とMPU213の検査を行なう比較部2
21を備える。比較部221は、MPU211の出力と
MPU213の出力とを比較する比較チェック回路22
3と、比較チェック回路223の検査を行なうためのデ
ータをMPU211とMPU213とに出力する検査処
理部225とを有する。また、図示しないが、データの
表示を行なうCRT表示装置や、データの入力を行なう
キーボード、データを格納する記憶装置等がI10チャ
ネル217に接続されている。
MPU211は、通常の運用を実現するためのプロセッ
サであり、システムバス(図示せず)を介して他の構成
部に接続されている。また、MPU213は、RAS機
構を実現するためのプロセッサであり、MPU211と
同型が用いられMPU211と同じ動作を行なう。
サであり、システムバス(図示せず)を介して他の構成
部に接続されている。また、MPU213は、RAS機
構を実現するためのプロセッサであり、MPU211と
同型が用いられMPU211と同じ動作を行なう。
第3図に検査処理部225の構成を示す。
検査処理部225は、3つの制御レジスタ227.22
9.231を備える。これらの制御レジスタ227〜2
31は、MPU211およびMPU213からそれぞれ
アドレス指定によってアクセス可能である。制御レジス
タ227のアドレスを“a″゛とし、制御レジスタ22
9のアドレスを“b ”とし、制御レジスタ231のア
ドレスを“C”とする。
9.231を備える。これらの制御レジスタ227〜2
31は、MPU211およびMPU213からそれぞれ
アドレス指定によってアクセス可能である。制御レジス
タ227のアドレスを“a″゛とし、制御レジスタ22
9のアドレスを“b ”とし、制御レジスタ231のア
ドレスを“C”とする。
制御レジスタ227および制御レジスタ229は共に書
き込み用レジスタである。制御レジスタ231は、読み
込み用レジスタであり、MPU211とMPU213と
にそれぞれ異なるデータを読み込ませるために仮想的に
設けられたレジスタである。
き込み用レジスタである。制御レジスタ231は、読み
込み用レジスタであり、MPU211とMPU213と
にそれぞれ異なるデータを読み込ませるために仮想的に
設けられたレジスタである。
第4図にMPU211とMPU213とにそれぞれ異な
るデータを与えるための構成を示す。
るデータを与えるための構成を示す。
マルチプレクサ233の入力端には図示しない各種のレ
ジスタの出力端が接続されている。
ジスタの出力端が接続されている。
マルチプレクサ233は何れかのレジスタを選択し、そ
の出力端はセレクタ235およびセレクタ237のそれ
ぞれの一方の入力端に接続されている。
の出力端はセレクタ235およびセレクタ237のそれ
ぞれの一方の入力端に接続されている。
セレクタ235の他方の入力端には制御レジスタ227
の出力端が接続され、セレクタ235の出力端はMPU
211に接続されている。同様に、セレクタ237の他
方の入力端には制御レジスタ229の出力端が接続され
、セレクタ237の出力端はMPU213に接続されて
いる。
の出力端が接続され、セレクタ235の出力端はMPU
211に接続されている。同様に、セレクタ237の他
方の入力端には制御レジスタ229の出力端が接続され
、セレクタ237の出力端はMPU213に接続されて
いる。
セレクタ235およびセレクタ237は、MPU211
が制御レジスタ231の読み込みを行なうときに出力す
るリード信号に応じた選択動作を行なう。
が制御レジスタ231の読み込みを行なうときに出力す
るリード信号に応じた選択動作を行なう。
通常動作時は、マルチプレクサ233の出力がセレクタ
235およびセレクタ237によって選択されて、同一
のデータがMPU211とMPU213とに供給される
。
235およびセレクタ237によって選択されて、同一
のデータがMPU211とMPU213とに供給される
。
また、制御レジスタ231に対してMPU211とMP
U213とが読み込みを行なう場合には、MPU211
とMPU213とにそれぞれ異なる出力が供給される。
U213とが読み込みを行なう場合には、MPU211
とMPU213とにそれぞれ異なる出力が供給される。
MPU211とMPU213とが番地Cを指定して読み
込みを行なうと、リード信号がセレクタ235とセレク
タ237とにそれぞれ供給される。
込みを行なうと、リード信号がセレクタ235とセレク
タ237とにそれぞれ供給される。
セレクタ235はリード信号が供給されている場合には
制御レジスタ227のデータをMPU211に供給する
。同様に、セレクタ237は制御レジスタ229のデー
タをMPU213に供給する。
制御レジスタ227のデータをMPU211に供給する
。同様に、セレクタ237は制御レジスタ229のデー
タをMPU213に供給する。
このように構成される情報処理装置210の動作のうち
、比較チェック回路223に対する検査の動作について
説明する。例えば、MPU211゜213はメモリ21
5に格納されているテストプログラムを実行することで
、以下の検査動作を行なう。
、比較チェック回路223に対する検査の動作について
説明する。例えば、MPU211゜213はメモリ21
5に格納されているテストプログラムを実行することで
、以下の検査動作を行なう。
まず、MPU211とMPU213とが制御レジスタ2
27のアドレス(番地a)を指定して、所定のデータA
を書き込む。次に、MPU211とMPU213とは制
御レジスタ229のアドレス(番地b)を指定して、デ
ータAとは異なるデータBを書き込む。
27のアドレス(番地a)を指定して、所定のデータA
を書き込む。次に、MPU211とMPU213とは制
御レジスタ229のアドレス(番地b)を指定して、デ
ータAとは異なるデータBを書き込む。
制御レジスタ227と制御レジスタ229とに異なるデ
ータを設定した後、制御レジスタ231のアドレス(番
地C)を指定してMPU211とMPU213とが読み
込みを行なうと、MPU211には制御レジスタ227
に格納されたデータAが、MPU213には制御レジス
タ229に格納されたデータBがそれぞれ読み込まれる
。
ータを設定した後、制御レジスタ231のアドレス(番
地C)を指定してMPU211とMPU213とが読み
込みを行なうと、MPU211には制御レジスタ227
に格納されたデータAが、MPU213には制御レジス
タ229に格納されたデータBがそれぞれ読み込まれる
。
読み込んだそれぞれのデータに基づいて、MPU211
とMPU213とは同一の処理を行なって、その結果は
それぞれ比較チェック回路223に出力される。
とMPU213とは同一の処理を行なって、その結果は
それぞれ比較チェック回路223に出力される。
MPU211とMPU213とに与えたデータが相異な
るため、比較チェック回路223には相異なる出力が与
えられる。
るため、比較チェック回路223には相異なる出力が与
えられる。
比較チェック回路223が正常に動作している場合には
、比較チェック回路223はMPU211の出力とMP
U213の出力との相違のために、例えば、アラームを
発する。
、比較チェック回路223はMPU211の出力とMP
U213の出力との相違のために、例えば、アラームを
発する。
尚、通常動作時には、このアラームの出力と共に各マイ
クロプロセッサ211,213の動作を停止させている
が、比較チェック回路223の検査時は、動作を停止さ
せることなく継続してテストプログラムの実行を行−な
うようにする。
クロプロセッサ211,213の動作を停止させている
が、比較チェック回路223の検査時は、動作を停止さ
せることなく継続してテストプログラムの実行を行−な
うようにする。
■ のまとめ
このように、検査処理部225がMPU211とMPU
213とにそれぞれ別のデータを与えると、MPU21
1とMPU213とは相異なる出力を比較チェック回路
223に供給する。これにより、比較チェック回路22
3の試験を行なうことができる。
213とにそれぞれ別のデータを与えると、MPU21
1とMPU213とは相異なる出力を比較チェック回路
223に供給する。これにより、比較チェック回路22
3の試験を行なうことができる。
N−虜」伐口U刻級様
なお、上述した本発明の実施例にあっては、MPU21
1,213のそれぞれに異なるデータを与えるために制
御レジスタ227と制御レジスタ229とを備えるよう
にしたが、固定されたデータを与える場合には、電源線
あるいは接地線との接続によって予め任意のデータを用
意しておくことで、装置構成を簡略化することができる
。
1,213のそれぞれに異なるデータを与えるために制
御レジスタ227と制御レジスタ229とを備えるよう
にしたが、固定されたデータを与える場合には、電源線
あるいは接地線との接続によって予め任意のデータを用
意しておくことで、装置構成を簡略化することができる
。
また、rl、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、信頼性向上のために
二重化して備えられている2つのマイクロプロセッサの
それぞれに相異なるデータを与え、装置組み込み状態で
マイクロプロセッサのチェッり機能の検査を行なうこと
ができるので、実用的には極めて有用である。
二重化して備えられている2つのマイクロプロセッサの
それぞれに相異なるデータを与え、装置組み込み状態で
マイクロプロセッサのチェッり機能の検査を行なうこと
ができるので、実用的には極めて有用である。
第1図は本発明のマイクロプロセッサ比較チェック機能
の検査方式の原理ブロック図、 第2図は本発明のマイクロプロセッサ比較チェック機能
の検査方式を適用した実施例の構成図、第3図は検査処
理部の構成図、 第4図は実施例の詳細構成図、 第5図は従来技術の説明図である。 217はI10チャネル、 219はバスコントローラ、 221は比較部、 223は比較チェック回路、 225は検査処理部、 227.229,231は制御レジスタ、233はマル
チプレクサ、 235.237はセレクタである。 図において、 111はマイクロプロセッサ、 113はマイクロプロセッサ、 115は検査手段115. 117は比較手段、 210は情報処理装置、 211.213はMPU。 215はメモリ1 、不・発明の湧壬里グ山7りm 第1図 積禾処理仔9講戎図 第3図 27 29 ハヒ」)りJJ苧紳F*i\(7 第4図
の検査方式の原理ブロック図、 第2図は本発明のマイクロプロセッサ比較チェック機能
の検査方式を適用した実施例の構成図、第3図は検査処
理部の構成図、 第4図は実施例の詳細構成図、 第5図は従来技術の説明図である。 217はI10チャネル、 219はバスコントローラ、 221は比較部、 223は比較チェック回路、 225は検査処理部、 227.229,231は制御レジスタ、233はマル
チプレクサ、 235.237はセレクタである。 図において、 111はマイクロプロセッサ、 113はマイクロプロセッサ、 115は検査手段115. 117は比較手段、 210は情報処理装置、 211.213はMPU。 215はメモリ1 、不・発明の湧壬里グ山7りm 第1図 積禾処理仔9講戎図 第3図 27 29 ハヒ」)りJJ苧紳F*i\(7 第4図
Claims (1)
- (1)同一の動作を行ない、一方が通常運用に使用され
、他方が動作チェックに使用される2つのマイクロプロ
セッサ(111、113)と、 前記マイクロプロセッサ(111)と前記マイクロプロ
セッサ(113)とにそれぞれ異なったデータを与える
検査手段(115)と、 前記検査手段(115)から与えられたデータに対する
前記マイクロプロセッサ(111)の出力と前記マイク
ロプロセッサ(113)の出力とを比較する比較手段(
117)と、 を備えるように構成したことを特徴とするマイクロプロ
セッサ比較チェック機能の検査方式。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149143A JPH0314033A (ja) | 1989-06-12 | 1989-06-12 | マイクロプロセッサ比較チェック機能の検査方式 |
DE69028449T DE69028449T2 (de) | 1989-06-12 | 1990-06-08 | System zur Prüfung der Vergleichsprüfungsfunktion einer Datenverarbeitungsanlage |
EP90306253A EP0403168B1 (en) | 1989-06-12 | 1990-06-08 | System for checking comparison check function of information processing apparatus |
AU57015/90A AU615146B2 (en) | 1989-06-12 | 1990-06-08 | System for checking comparision check function of information processing apparatus |
KR1019900008518A KR940001146B1 (ko) | 1989-06-12 | 1990-06-11 | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 |
US08/096,005 US5428768A (en) | 1989-06-12 | 1993-07-23 | System for checking comparison check function of information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149143A JPH0314033A (ja) | 1989-06-12 | 1989-06-12 | マイクロプロセッサ比較チェック機能の検査方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0314033A true JPH0314033A (ja) | 1991-01-22 |
Family
ID=15468705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1149143A Pending JPH0314033A (ja) | 1989-06-12 | 1989-06-12 | マイクロプロセッサ比較チェック機能の検査方式 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5428768A (ja) |
EP (1) | EP0403168B1 (ja) |
JP (1) | JPH0314033A (ja) |
KR (1) | KR940001146B1 (ja) |
AU (1) | AU615146B2 (ja) |
DE (1) | DE69028449T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013106056A (ja) * | 2011-11-10 | 2013-05-30 | Hitachi Ltd | 自己診断機能付き装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581713A (en) * | 1994-10-25 | 1996-12-03 | Pyramid Technology Corporation | Multiprocessor computer backplane bus in which bus transactions are classified into different classes for arbitration |
US5918006A (en) * | 1994-12-20 | 1999-06-29 | Canon Kabushiki Kaisha | Communication device provided with a storage medium for storing a control program |
JP3247043B2 (ja) * | 1996-01-12 | 2002-01-15 | 株式会社日立製作所 | 内部信号で障害検出を行う情報処理システムおよび論理lsi |
DE19861088A1 (de) * | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
DE19951541C1 (de) * | 1999-10-26 | 2000-10-26 | Siemens Ag | Integrierter elektronischer Baustein mit duplizierter Kernlogik und Hardware-Fehlereinspeisung für Prüfzwecke |
US7003691B2 (en) * | 2002-06-28 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for seeding differences in lock-stepped processors |
JP4155088B2 (ja) * | 2003-04-18 | 2008-09-24 | 日本電気株式会社 | 情報処理装置 |
US7392432B2 (en) * | 2004-10-07 | 2008-06-24 | International Business Machines Corporation | Synchronizing cross checked processors during initialization by miscompare |
JP4461135B2 (ja) * | 2006-12-25 | 2010-05-12 | 富士通株式会社 | 演算回路及び演算方法並びに情報処理装置 |
KR101671403B1 (ko) | 2014-06-18 | 2016-11-01 | 이영 | 연삭 공구 및 가공 장치 |
JP2019066983A (ja) * | 2017-09-29 | 2019-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58109944A (ja) * | 1981-12-23 | 1983-06-30 | Kyosan Electric Mfg Co Ltd | 不一致検出回路の故障検知方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU568977B2 (en) * | 1985-05-10 | 1988-01-14 | Tandem Computers Inc. | Dual processor error detection system |
IT1213344B (it) * | 1986-09-17 | 1989-12-20 | Honoywell Information Systems | Architettura di calcolatore a tolleranza di guasto. |
AU5202690A (en) * | 1990-03-20 | 1991-12-19 | Tandem Computers Incorporated | High-performance computer system with fault-tolerant capability |
-
1989
- 1989-06-12 JP JP1149143A patent/JPH0314033A/ja active Pending
-
1990
- 1990-06-08 EP EP90306253A patent/EP0403168B1/en not_active Expired - Lifetime
- 1990-06-08 AU AU57015/90A patent/AU615146B2/en not_active Ceased
- 1990-06-08 DE DE69028449T patent/DE69028449T2/de not_active Expired - Fee Related
- 1990-06-11 KR KR1019900008518A patent/KR940001146B1/ko not_active IP Right Cessation
-
1993
- 1993-07-23 US US08/096,005 patent/US5428768A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58109944A (ja) * | 1981-12-23 | 1983-06-30 | Kyosan Electric Mfg Co Ltd | 不一致検出回路の故障検知方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013106056A (ja) * | 2011-11-10 | 2013-05-30 | Hitachi Ltd | 自己診断機能付き装置 |
Also Published As
Publication number | Publication date |
---|---|
DE69028449D1 (de) | 1996-10-17 |
EP0403168B1 (en) | 1996-09-11 |
US5428768A (en) | 1995-06-27 |
KR910001542A (ko) | 1991-01-31 |
AU5701590A (en) | 1991-05-23 |
AU615146B2 (en) | 1991-09-19 |
DE69028449T2 (de) | 1997-02-06 |
EP0403168A1 (en) | 1990-12-19 |
KR940001146B1 (ko) | 1994-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5851292B2 (ja) | 診断/デバツク計算システム | |
JPS6134639A (ja) | 電子回路試験装置 | |
JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
JPS63148498A (ja) | 自己診断機能を具備した記憶装置 | |
JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
JPS59183443A (ja) | デバツグ装置 | |
JPS60262249A (ja) | マイクロプロセツサ応用装置 | |
JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
JPH0238879A (ja) | 論理回路 | |
JPS6319046A (ja) | レジスタ試験方式 | |
JPS62260234A (ja) | 故障診断装置 | |
JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
JPH0495884A (ja) | 半導体試験装置 | |
JPS61199131A (ja) | マイクロコンピユ−タの試験方法 | |
JPH05150019A (ja) | Ic試験装置 | |
JPS6232512B2 (ja) | ||
JPH04192040A (ja) | デバッグ装置 | |
JPH01171049A (ja) | システム内メモリの試験装置 | |
JPS61290585A (ja) | Icメモリカ−ド単体試験装置 | |
JPS59111551A (ja) | 動作記録装置 | |
JPS6123250A (ja) | 試験方式 | |
JPH0256032A (ja) | データ処理装置の自己テスト方式 | |
JPH01184551A (ja) | プログラムのデバッギング方式 | |
JPS607552A (ja) | プログラムテスト装置 | |
JPS63127170A (ja) | 集積回路試験装置 |