JP2836101B2 - プローバのアタッチメントボード - Google Patents
プローバのアタッチメントボードInfo
- Publication number
- JP2836101B2 JP2836101B2 JP1151231A JP15123189A JP2836101B2 JP 2836101 B2 JP2836101 B2 JP 2836101B2 JP 1151231 A JP1151231 A JP 1151231A JP 15123189 A JP15123189 A JP 15123189A JP 2836101 B2 JP2836101 B2 JP 2836101B2
- Authority
- JP
- Japan
- Prior art keywords
- prober
- lsi tester
- attachment board
- wafer
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はウェハをLSIテスタにて検査するとき、導通
チェックを行う機構に関する。
チェックを行う機構に関する。
従来、LSIテスタからプローバのアタッチメントボー
ドを通してプローブカードまで信号線が導通しているこ
とを確認するため、ウェハの表面が導体で覆われている
ウェハをプロービングして各信号端子とグランド端子が
導通していることを確認することにより、LSIテスタの
信号端子とプローブカードの探針が導通していることを
確認していた。
ドを通してプローブカードまで信号線が導通しているこ
とを確認するため、ウェハの表面が導体で覆われている
ウェハをプロービングして各信号端子とグランド端子が
導通していることを確認することにより、LSIテスタの
信号端子とプローブカードの探針が導通していることを
確認していた。
第３図において、10はLSIテスタ、11はロードボー
ド、12はプローバ、1cはプローバのアタッチメントボー
ド、13はプローブカード、14はウェハである。
ド、12はプローバ、1cはプローバのアタッチメントボー
ド、13はプローブカード、14はウェハである。
前述した従来の導通チェックでは、導通しなかった場
合、第３図からわかるように（１）LSIテスタ10とロー
ドボード11間の接触不良、（２）ロードボード11とプロ
ーバのアタッチメントボード1c間の接触不良、（３）プ
ローバのアタッチメントボード1cとプローブカード13間
の接触不良、（４）プローブカード13の探針とウェハ14
間の接触不良、（５）LSIテスタ10の不良、（６）ロー
ドボード11の不良、（７）プローバのアタッチメントボ
ード1cの不良、（８）プローブカード13の不良のどれが
原因か判断ができなかった。
合、第３図からわかるように（１）LSIテスタ10とロー
ドボード11間の接触不良、（２）ロードボード11とプロ
ーバのアタッチメントボード1c間の接触不良、（３）プ
ローバのアタッチメントボード1cとプローブカード13間
の接触不良、（４）プローブカード13の探針とウェハ14
間の接触不良、（５）LSIテスタ10の不良、（６）ロー
ドボード11の不良、（７）プローバのアタッチメントボ
ード1cの不良、（８）プローブカード13の不良のどれが
原因か判断ができなかった。
このため、導通不良が生じた場合、上述した８箇所を
１箇所ずつチェックしなければならず、導通不良をなく
すために時間を要するという欠点があった。
１箇所ずつチェックしなければならず、導通不良をなく
すために時間を要するという欠点があった。
本発明の目的は前記課題を解決したプローバのアタッ
チメントボードを提供することにある。
チメントボードを提供することにある。
上述した従来の装置に対し、本発明のプローバは、プ
ローバのアタッチメントボード上のLSIテスタからの信
号線とグランド線をショートさせる、又は前述した信号
線の電圧レベルを検出することにより、導通不良が生じ
た場合、LSIテスタからプローバのアタッチメントボー
ドまでの不良か、又は、プローバのアタッチメントボー
ドからウェハまでの不良かチェツクできるという相違点
を有する。
ローバのアタッチメントボード上のLSIテスタからの信
号線とグランド線をショートさせる、又は前述した信号
線の電圧レベルを検出することにより、導通不良が生じ
た場合、LSIテスタからプローバのアタッチメントボー
ドまでの不良か、又は、プローバのアタッチメントボー
ドからウェハまでの不良かチェツクできるという相違点
を有する。
前記目的を達成するため、本発明に係るプローバのア
タッチメントボードにおいては、LSIテスタの信号端子
及びグランド端子間をショートさせ、あるいは前記信号
端子の電圧レベルを検出することにより、LSIテスタと
ウェハ間の導通チェックを可能にする手段を有するもの
である。
タッチメントボードにおいては、LSIテスタの信号端子
及びグランド端子間をショートさせ、あるいは前記信号
端子の電圧レベルを検出することにより、LSIテスタと
ウェハ間の導通チェックを可能にする手段を有するもの
である。
次に本発明について図面を参照して説明する。
（実施例１） 第１図は本発明の実施例１を示す構成図である。
図において、1aはプローバのアタッチメントボード、
２はリレー回路、3a〜3iはロードボードに接続する導体
パッド（ただしパッド3bはLSIテスタのグランド線と導
通しているとする）、4a〜4hはプローブカードに接続す
るパッド、5aは導線である。
２はリレー回路、3a〜3iはロードボードに接続する導体
パッド（ただしパッド3bはLSIテスタのグランド線と導
通しているとする）、4a〜4hはプローブカードに接続す
るパッド、5aは導線である。
通常、リレー回路２のリレーはオープンになってお
り、導体パッド3a,3b,3e,3g,3iはそれぞれ導通していな
い。
り、導体パッド3a,3b,3e,3g,3iはそれぞれ導通していな
い。
LSIテスタとウェハ間での導通チェックで不良が生じ
た場合、パッド3cに電圧を加えれば、リレー回路２のリ
レーは閉じる。よって、グランド端子（パッド3b）と信
号端子（パッド3a,3b,3e,3g,3i）が導通し、導通チェッ
クすなわち信号線に電流を流し、信号線−グランド線間
の電圧を測定すれば、LSIテスタとアタッチメントボー
ド間が導通しているかどうかをチェックできる。よっ
て、LSIテスタからプローバのアタッチメントボード間
の不良か、又はプローバのアタッチメントボードからウ
ェハ間の不良かの区別が明らかになる。これにより、不
良箇所の絞り込みが迅速に行え、ウェハをLSIテスタで
検査するための準備時間を大幅に短縮できる。
た場合、パッド3cに電圧を加えれば、リレー回路２のリ
レーは閉じる。よって、グランド端子（パッド3b）と信
号端子（パッド3a,3b,3e,3g,3i）が導通し、導通チェッ
クすなわち信号線に電流を流し、信号線−グランド線間
の電圧を測定すれば、LSIテスタとアタッチメントボー
ド間が導通しているかどうかをチェックできる。よっ
て、LSIテスタからプローバのアタッチメントボード間
の不良か、又はプローバのアタッチメントボードからウ
ェハ間の不良かの区別が明らかになる。これにより、不
良箇所の絞り込みが迅速に行え、ウェハをLSIテスタで
検査するための準備時間を大幅に短縮できる。
（実施例２） 第２図は本発明の実施例２を示す構成図である。
図において、1bはプローバのアタッチメントボード、
3j〜3rはロードボードに接続する導体パッド、4i〜4pは
プローブカードに接続する導体パッド、5bは導線、６は
半導体集積回路、7a〜7dは入力バッファ回路、８は出力
バッファ回路、９は４入力AND回路である。
3j〜3rはロードボードに接続する導体パッド、4i〜4pは
プローブカードに接続する導体パッド、5bは導線、６は
半導体集積回路、7a〜7dは入力バッファ回路、８は出力
バッファ回路、９は４入力AND回路である。
第２図において、パッド3j,3l,3o,3qの電位をすべてH
ighレベルにすれば、パッド3kの電位レベルもHighレベ
ルになる。よって、例えば、プローバのアタッチメント
ボード上のパッド3jとLSIテスタの信号端子間で導通不
良が生じた場合、パッド3jの電位レベルはLSIテスタの
信号をHighレベルにしてもHighレベルにならず、パッド
3kの電位レベルはLowレベルになる。よって、LSIテスタ
とアタッチメントボード間の導通不良を検出できる。
ighレベルにすれば、パッド3kの電位レベルもHighレベ
ルになる。よって、例えば、プローバのアタッチメント
ボード上のパッド3jとLSIテスタの信号端子間で導通不
良が生じた場合、パッド3jの電位レベルはLSIテスタの
信号をHighレベルにしてもHighレベルにならず、パッド
3kの電位レベルはLowレベルになる。よって、LSIテスタ
とアタッチメントボード間の導通不良を検出できる。
以上説明したように本発明のプローバは、アタッチメ
ントボード上で信号線とグランド線をショートさせる
か、又は信号線の電位を検出する手段を有することによ
り、LSIテスタとウェハ間の導通チェックにて、不良が
発生した場合、LSIテスタからプローバのアタッチメン
トボード間の不良及びアタッチメントボードからウェハ
間の不良を容易に測定できる。これにより、不良箇所の
判定を迅速に行え、ウェハをLSIテスタで検査するため
の準備時間を大幅に短縮できる効果がある。
ントボード上で信号線とグランド線をショートさせる
か、又は信号線の電位を検出する手段を有することによ
り、LSIテスタとウェハ間の導通チェックにて、不良が
発生した場合、LSIテスタからプローバのアタッチメン
トボード間の不良及びアタッチメントボードからウェハ
間の不良を容易に測定できる。これにより、不良箇所の
判定を迅速に行え、ウェハをLSIテスタで検査するため
の準備時間を大幅に短縮できる効果がある。
第１図は本発明の実施例１を示す構成図、第２図は本発
明の実施例２を示す構成図、第３図はLSIテスタからウ
ェハまでの信号経路を示す図である。 1a,1a,1c……プローバのアタッチメントボード ２……リレー回路 3a〜3r……ロードボードに接続する導体パッド 4a〜4p……プローブカードに接続する導体パッド 5a,5b……導線、６……半導体集積回路 7a〜7d……入力バッファ回路 ８……出力バッファ回路、９……４入力AND回路 10……LSIテスタ、11……ロードボード 12……プローバ、13……プローブカード 14……ウェハ
明の実施例２を示す構成図、第３図はLSIテスタからウ
ェハまでの信号経路を示す図である。 1a,1a,1c……プローバのアタッチメントボード ２……リレー回路 3a〜3r……ロードボードに接続する導体パッド 4a〜4p……プローブカードに接続する導体パッド 5a,5b……導線、６……半導体集積回路 7a〜7d……入力バッファ回路 ８……出力バッファ回路、９……４入力AND回路 10……LSIテスタ、11……ロードボード 12……プローバ、13……プローブカード 14……ウェハ
Claims (1)
- 【請求項１】LSIテスタの信号端子及びグランド端子間
をショートさせ、あるいは前記信号端子の電圧レベルを
検出することにより、LSIテスタとウェハ間の導通チェ
ックを可能にする手段を有することを特徴とするプロー
バのアタッチメントボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151231A JP2836101B2 (ja) | 1989-06-14 | 1989-06-14 | プローバのアタッチメントボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151231A JP2836101B2 (ja) | 1989-06-14 | 1989-06-14 | プローバのアタッチメントボード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0317567A JPH0317567A (ja) | 1991-01-25 |
| JP2836101B2 true JP2836101B2 (ja) | 1998-12-14 |
Family
ID=15514111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151231A Expired - Lifetime JP2836101B2 (ja) | 1989-06-14 | 1989-06-14 | プローバのアタッチメントボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836101B2 (ja) |
-
1989
- 1989-06-14 JP JP1151231A patent/JP2836101B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317567A (ja) | 1991-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109736B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| JP3228816B2 (ja) | 回路板試験装置及び回路板試験方法 | |
| JP2003531481A (ja) | 集積回路ウェーハとウェーハ・テスターとの間の信号経路を試験するための方法および装置 | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| TW201915500A (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
| TW201538983A (zh) | 基板檢查裝置 | |
| JP2836101B2 (ja) | プローバのアタッチメントボード | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JP2767845B2 (ja) | プローブカード | |
| JP3227207B2 (ja) | 半導体装置およびその測定方法 | |
| JP2977959B2 (ja) | 半導体装置およびその測定方法 | |
| JP3149925B2 (ja) | 回路基板プロービング方式 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JPS5942707Y2 (ja) | ハンドリング装置の電極子 | |
| JPS6057947A (ja) | 半導体測定装置 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JPH02186654A (ja) | 半導体集積回路の試験方法 | |
| JPS60111973A (ja) | 回路基板結線識別装置 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| JPH0682534A (ja) | 半導体集積回路装置 | |
| JPS62182677A (ja) | 集積回路のソケツト***不良検知方法 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JPS62168068A (ja) | プリント基板検査装置 | |
| JPH11190767A (ja) | 基準電位検出装置 |