JPS6057947A - 半導体測定装置 - Google Patents

半導体測定装置

Info

Publication number
JPS6057947A
JPS6057947A JP16591083A JP16591083A JPS6057947A JP S6057947 A JPS6057947 A JP S6057947A JP 16591083 A JP16591083 A JP 16591083A JP 16591083 A JP16591083 A JP 16591083A JP S6057947 A JPS6057947 A JP S6057947A
Authority
JP
Japan
Prior art keywords
test head
wafer
tester
spode
oman
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16591083A
Other languages
English (en)
Inventor
Yasuyoshi Kameda
亀田 耕悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16591083A priority Critical patent/JPS6057947A/ja
Publication of JPS6057947A publication Critical patent/JPS6057947A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ウェハー状態もしくは外囲器に収納され完
成した状態でICの特性測定を行ないその良否判定を行
なう半導体測定装置に関し。
特にこの装置をウェハープローバやオートハンドラーと
組合せて自動無人運転させる際の良否判定の信頼性を向
上させるようにした改良に関する。
〔発明の技術的背景〕
クエハーあるいはICの良否判定を行なうICテスタは
、クエハープローパーやオートハンドラーと組合わせる
ことによって連続的に被測定ICの良否判定を行なうこ
とができる。第1図は従来のICテスタとウェハープロ
ーバーとを組合わせて、ウェハー状態でICの良否判定
を行なうためのテストシステムの一部を示ス側面図であ
る。図において11はICテスタ側のテストヘッドであ
り、このテストヘッド内には図示しないICテスタ本体
と被測定用ウェハーとを電気的に接続するピンエレクト
ロニクス(図示しない)が設けられている。さらにテス
トヘッド11には上記ピンエレクトロニクスと接続され
るバー7オマンスポード12が取す付けられている。こ
のパーフォマンスポード12の表面には上記テストヘッ
ド11内に設けられているピンエレクトロニクスもしく
は後述するクエハーグローバー内に設けられているピン
エレクトロニクスと接触するコンタクトやこれらコンタ
クト間を相互に結線する配線が形成されている。
一方、13はウェハー10−バーである。このウェハー
プローバー13内には被測定用ウェハーが載置されこの
ウェハーを平面方向に移動するためのウェハーステージ
、このウェハーステージ上に載置されるウェハーに形成
されている電極に接触するグローブ(接触子)が設けら
れているグローブカード、このグローブカードの10−
プと前記バーフオマンスポード12に設けられているコ
ンタクトとを接続するために用いられるインナーリング
等が設けられている。
上記テストヘッド11は軸14を中心にして図中矢印で
示す方向に回動可能であり、ウェハーのut測測定際に
は上記バー7オマンスポードZ2とウェハー10−バー
13内の図示しないインナーリングとが接続されるよう
にテスト−ラド、Iが図示の位置に固定される・これに
よって、ウェハープローバー13内のウェハーとテスト
ヘッド11とが電気的に接続され、この後、ウェハーの
特性測定が行なわれ、さらにこの測定結果に応じてIC
テスタ本体で良否判定がなされる。
また、紀2図は従来のICテスタとオートノ・ンドラー
とを組合わせて、外囲器に収納され完成した状態のIC
の良否判定を行なうためのテストシステムの一社15を
示す側面図である。図において21はICテスタ側のテ
ストヘッドであり、このテストヘッド内にも図示しない
ICテスタ本体と被測定用ICとを電気的に接続するた
めのピンエレクトロニクス(図示しない)が設けられて
いる。さらにテストヘッド2Zには上記ピンエレクトロ
ニクスと接続されるバー7オマンスボード22が取り伺
けられている。このバーフォマンスポード220表面に
は前記第1図中のものと同4Qに上記テストヘッド21
内に設けられているピンエレクトロニクスト接触するコ
ンタクトが形成されているとともに。
ICのリードが挿入される電極やこの電極と上記コンタ
クトとの間を相互に結線する配線が形成されている。一
方、23はオートノ・ンドラーである。このオートハン
ドラー″23は被測定用ICのリードを、上記パーフォ
マンスボード22に設けられている電極に挿入する機能
を有している。
上記テストヘッド21は軸24を中心にして図中の矢印
で示す方向にN動可能であり、ICの特定測定の際には
上記バーフオマンスポード22とオートハンドラー23
とが対向するようにテストヘッド21が図示の位置に固
定される。
そしてオートハンドラー23によって1つのIC25(
バーフオマンスポード22に装着され、この後、このI
Cの特性測定が行なわれ、さらにこの測定結果に応じて
ICテスタ本体で良否判定がなされる。
ところで、上記第1図および第2図に示すようなテスト
システムは、ウェハーやICの自即)供給、排出装置と
組合わせることによって、長時間の無人運転が可能であ
る。しかし7ながら、無人運転の際に異常が発生したと
きには、との異常を検知して運転を停止させる等の何ら
かの対策を自動的に行なわせる必要がある。さらに上記
テストシステムが異常状態を検知したとき。
テストンステム自体が不良となっているのかあるいはそ
の他の原因で異常となっているのかを調べる必要があり
、これを調べるために従来では次の2通りの方式が行な
われている。
このうち1つの方式は、ます前記ウェハープローバー1
3やオートハンドシー23からテストヘッド11.21
を切り離し、さらにパーフオマンスボー1’ 72 、
22をテストヘッド11゜21かう取りはずす。次に上
記バーフオマンスポード12.22の代わりに自己診断
用バー7オマンスボードを取り付け、この後にICテス
タ本体に内蔵されている自己診断プログラムを起動する
。このような操作はすべて人手によつて行なわれている
。なお、上記自己診断用バーフオマンスボードにはテス
トンステム自体全試験する回路が予め構成されているの
で、このボードを用いて自己診断プログラムを実行する
ことにより、テストンステム自体が不良である場合には
その旨が検出される。 − また2つ8式は、テストヘッド11.21内でパーフオ
マンスポード12.22を電気的に切り離し、次にテス
トヘッド11.21内に予め用意されている診断回路を
ICテスタ本体と接続し、その後はシステムプログラム
に基づいてシステムの異常診断を行なうものである。
〔背景技術の問題点〕
ところが、前者の方式は人手にたよって行なうようにし
ているので、異常の発生毎に作業者が必要となる。しか
も無人運転のための設定をいったん解除する必要もある
ので、長時間の無人運転には極めて不都合であるという
欠点がある。また後者の方式は、自己診断に必要なハー
ドウェアを予め内蔵しているために前者のような欠点は
ないが、システムの価格が高価となる欠点があり、この
ような方式のものをICの生産ライン用に採用すること
はできない。
また、上記第1図および第2図に示す従来のテストシス
テムでは、高精度の測定を可能とするために、テストヘ
ッドはウェハープローバーやオートハンドラーに対し至
近距離に配置される。このため、異常発生時に作業者が
たとえばオシロスコープ等によってウェハーやICの信
号波形を観測して異常の原因を解明しようとしても・プ
ローブをウエノ・−やICに接触させることができない
ので不可能である。
〔発明の目的〕
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、異常発生時に自動的に自己診断を行
ない装置自体の良否判定を行なうことができ、かつ価格
も安価な半導体測定装置を提供することにある。さらに
この発明の目的Qコ、良否判定の際に不良と判定された
場合ニ、ウェハープローバーもしくはオートハンド2−
との接続状態を解除することなしにウェハーもしくはI
Cの入出力波形を容易に観測することができる半導体測
定装置を提供することにある。
〔発明の概要〕
上記目的を達成するにあたりこの発明にあっては、被測
定用ウェハーもしくはICと電気的に接続される被測定
用パーフオマンスポードと、特性が既知の標準ICが設
置される標準パーフオマンスポードとをテストヘッドに
取り付け、さらに選択回路によって上記2つのパーフオ
マンスポードを選択的に上記テストヘッドと電気的に接
続するようにし、また上記標準パーフォマンスポードは
、特性測定時にその表面が外部に露出した状態で上記テ
ストヘッドに取り付けるようにした半導体測定装置が提
供されている。
〔発明の実施例〕
以下図面を参照してこの発明の一笑施例な説明する。第
3図はこの発明に係る半導体測定装置を、ウェハープロ
ーバーとともに組合わせて用いられるICテスタに実施
した場合の、テストシステムの一部を示す側面図である
。なお、前ii2第1図と対応する箇所には同一符号な
伺してその説明は省略する。この第3図のものが第1図
と異なるところは、前記バーフォマンスボ−)” t 
2の他にモモう1つのバーフォマンスボード15がテス
トヘッドIIに取り付kl゛られている点である。しか
もこのバーフォマンスポード15は、従来から設けられ
ているパーフォマンスポード12を用いてウェハーの特
性測定を行なっている際に、その表面が外部に露出する
ような状態となるように、上記テストヘッドIIの側面
に取り付けられている。上記バーフオマンスポード15
上には、予め特性が測定され特性が既知で良品のIC1
6が装着されている。そしてこのバーフォマンスポード
15ト’4)。
51つのバーンオマンスポード12とは、テストヘッド
11内に設けられている選択回路を介してICテスタ本
体と接続されている。
第4図は上記構成でなるテストシステムの電気団路を示
す図である。第4図において選択回M 30 ハs 上
記2つのパー7オマンスボード12.15を選択的にI
Cテスタ本体4oと接続するものであり、その選択動作
はICテスタ本体40からの制御信号に基づいて行なわ
れる。
このような構成において、ウェハープローバー13内の
ウェハーの特性測定を行なう場合に。
選択回路30は一方のパー7オマンスポード12とIC
テスタ本体40とを接続するように制御される。したが
って、この場合にはウェハープローバー13内のウェハ
ーの特性測定が行なわれ、この測定結果に基づいてウェ
ハー内のIC+7)良否判定が行なわれる。このとき、
ウェハーグローp<−ts側にウェハーの自動供給、排
出装置を設置しておけば、自動無人運転を行なうことか
できる。
そしてこの自動無人運転の途中で、ICテスタ本体40
が異常状態を検知したとする。この異常状態の検知は%
たとえば被測定ICの同一の特性不良が連続して生じた
場合に行なわれるものである。このような異常状態検知
時には。
ICテスタ本体40からの制御信号に基づき、選択回路
30は他方のパーフオマンスポードI5とICテスタ本
体40とを接続するように制御される。そしてICテス
タ本体40は被測定ICの特性測定時と同様に動作する
。このとき、ICテスタ本体40はテストヘッドlI内
の選択回路30を介して、良品のIC16が装着されて
いるバーンオマンスポード15と接続されているので、
この場合にはこの良品のIC16の特性測定が行なわれ
かつこの測定結果に基づいて良否判定が行なわれる。こ
こで上記IC16は予め良品であることがわかっている
ので、システムに異常が生じていればこのときの判定結
果は不良となる。そしてこの不良の判定結果が得られた
ならば、特性測定を打ち切ることによって、この後に誤
まった判定が行なわれることが防止される@ このように上記実施例によれば、異常発生時には人手に
たよることなしに自動的に自己診断を行なってシステム
自体の良否判定を行なうことができる。しかも従来のよ
うな高価な自己診断用ハードフェアを設けることなしに
、比較的安価なパー7オマンスポードのみを設けておけ
ばよいので、価格も安価とすることができる。
さらに良品のIC16が装着されているバーノオマ/ス
ポード15は、被測定用ウェハーの特性測定時に、その
表面が外部に露出した状態となるようにテストヘッドI
IK取り付けられているので、このパーフオマンスポー
ド15に、tシロスコープ等のグローブを直接に接触さ
せて良品のICteの入出力彼形を観測することができ
る。このために、システム異常の原因を容易に解明する
ことが可能である。
第5図はこの発明の他の実施例な示し、この発明に係る
牛導体測定装置を、オートハンドラーとともKM合わせ
て用いられるICテスメに実施したものである。なお、
第5図において前記第2図と対応する箇所には同一符号
を付してその説明は省略する。この第5図のテストシス
テムが第2図と異なるところは、前記パー7オマンスポ
ード22の他にもう1つのパー7オマンスポード25が
テストヘッド21に取り付けられている点である。しか
もこのパー7オマンスポード25も、上記第3図中のバ
ーフォマ/スポード15と同様に、従来から設けられて
いるバーフォマンスポード22を用いて被測定用ICの
特性測定を行なっている際に、その表面が外部に露出す
るような状態となるように、テストヘッド21の側面に
取り付けられている。
さらに、このバーフオマ/スポード25上には良品のI
C26が予め装着されており、このバーフオマンスポー
ド25とパー7オマンスポード22とは、上記第4図の
ような回路と等価な回18構成によってICテスタ本体
4oと選択的に接続されるようになっている。
このような構成のシステムでは、前記第3図中のウェハ
ープローバー13がオートハンドラー23に代わり、第
3図中のパー7オマンスポード12と被測定用ウェハー
との関係がパーフオマンスポード22と被測定用ICと
の関係に置き代わったのみであり、その基本的な動作は
第3図と同様であるのでその説明は省略する。
したがって、この害施例の場合にも、第3図のものと同
様に、異常発生時に自動的に自己診断を行なってシステ
ム自体の良否判定を行なうことができ、かつ価格も安価
とすることができる。
さらにシステム異常の原因を容易に解明することができ
る。
またこの発明による装置は、テストヘッドにもう1つの
パー7オマンスポードを取り付けるとともに、このパー
フオマンスポードと従来からあるパーフオマンスポード
とを選択する選択回路を設けるだけでよいので、現有の
自己診断機能を持たない装置にも容易に展開することが
できる。
〔発明の効果〕
以上説明したようにこの発明によれば、異常発生時に自
動的に自己診断を行ない装置自体の良否判定を行なうこ
とができ、かつ価格も安価であり、またウェハープロー
バーもしくはオートハンドラーとの接続状態を解除する
ことなしにウェハーもしくはICの入出力波形を容易に
観測することができる半導体測定装置を提供することが
できる。
【図面の簡単な説明】
第1図および託2図はそれぞれ従来のテストシステムを
示す側面図、第3図はこの発明の一実施例に保るテスト
システムを示す側面図、第4図はM 3図のシステムの
電気回路図、第5図はこの発明の他の実施例に係るテス
トシステムを示す側面図である。 11.21・・・テストヘッド% 12.21・・・バ
ーフオマ/スポード、13・・・ウェハープローバー、
14.24・・・軸、15.25・・・パー7オマンス
ポード、16.26・・・良品のIC%23・・・オー
トハ/ドラ−130・・・選択回路、40・・・ICテ
スタ本体。

Claims (1)

    【特許請求の範囲】
  1. 半導体装置の特性測定を行なうためのテストヘッドと、
    上記テストヘッドに取り付けられ特性測定時には被測定
    用半導体装置と電気的に接続される第1のバー7オマン
    スポードと、上記特性測定時にその表面が外部に露出し
    た状態で上記テストヘッドに取り付けられかつ特性が既
    知の標準半導体装置が設置される第2のバー7オマンス
    ポードと、上記第1.第2のパー7オマ/スポードを選
    択的に上記テストヘッドと電気的に接続する選択回路と
    を具備したことを特徴とする半導体測定装置。
JP16591083A 1983-09-09 1983-09-09 半導体測定装置 Pending JPS6057947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16591083A JPS6057947A (ja) 1983-09-09 1983-09-09 半導体測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16591083A JPS6057947A (ja) 1983-09-09 1983-09-09 半導体測定装置

Publications (1)

Publication Number Publication Date
JPS6057947A true JPS6057947A (ja) 1985-04-03

Family

ID=15821328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16591083A Pending JPS6057947A (ja) 1983-09-09 1983-09-09 半導体測定装置

Country Status (1)

Country Link
JP (1) JPS6057947A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314347A (ja) * 1991-04-12 1992-11-05 Nec Kyushu Ltd Ic検査装置
KR100347765B1 (ko) * 2000-10-18 2002-08-09 삼성전자 주식회사 웨이퍼의 전기적 특성을 검사하는 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852579A (ja) * 1981-09-24 1983-03-28 Nec Corp 半導体集積回路の試験装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852579A (ja) * 1981-09-24 1983-03-28 Nec Corp 半導体集積回路の試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314347A (ja) * 1991-04-12 1992-11-05 Nec Kyushu Ltd Ic検査装置
KR100347765B1 (ko) * 2000-10-18 2002-08-09 삼성전자 주식회사 웨이퍼의 전기적 특성을 검사하는 방법 및 장치

Similar Documents

Publication Publication Date Title
US6476630B1 (en) Method for testing signal paths between an integrated circuit wafer and a wafer tester
JPH06160457A (ja) 回路板試験装置
US6724209B1 (en) Method for testing signal paths between an integrated circuit wafer and a wafer tester
JPS6057947A (ja) 半導体測定装置
JPH0337582A (ja) Icテスタ
JP2966185B2 (ja) 故障検出方法
JPS6262300B2 (ja)
JPH04315068A (ja) プリント回路板の検査装置
JPH11231022A (ja) 半導体装置の検査方法および検査装置
JP3441907B2 (ja) アナログ・バウンダリ・スキャン対応半導体集積回路装置
JPH10270511A (ja) ウエハー・プローブテスト方法及びウエハー又はダイス
JPH0829472A (ja) 信号配線の良否検査方法
JPH07113850A (ja) 半導体集積回路
JPH0737954A (ja) コンタクト不良検出装置
JPH0249670B2 (ja)
JPS5852579A (ja) 半導体集積回路の試験装置
JPH0326973A (ja) 集積回路検査装置の検査方法
JP2836101B2 (ja) プローバのアタッチメントボード
JP4477211B2 (ja) 回路基板検査装置
JP3168813B2 (ja) 半導体集積回路試験装置
JPH0541419A (ja) 検査装置の評価方法
JPS584939A (ja) 半導体装置のテスト装置
JPH02165076A (ja) プローブカード
JPH03209739A (ja) 基板検査装置
JPS629276A (ja) 半導体集積回路検査装置