JPS60111973A

JPS60111973A - 回路基板結線識別装置

Info

Publication number: JPS60111973A
Application number: JP58220978A
Authority: JP
Inventors: Nobuo Iwase; 岩瀬　暢男; Yasushi Iyogi; 五代儀　靖
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-11-24
Filing date: 1983-11-24
Publication date: 1985-06-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、回路基板結線識別装置に係わり、特に多層配
線基板の結線状況（開放、短絡）を高い判定能力で効率
良く識別する回路基板結線識別装置に関す′る。

〔発明の技術的背景とその問題点〕

ハイブリッド回路基板やプリント回路基板等の結線状況
を試験する方法としては、従来から次の２つの方式が代
表的なものとして実用化されている。

■マルチビン方式：これは、主にプリント基板で行われ
ている方法で、基板表面導体の両端を多数のビン（通常
３０本以上）で接触し、相互の開放及び短絡状況を観測
して標準基板と比較し、基板の結線良否を判定する方法
である。この場合の抵抗指示値はおおむね１０［Ω］以
下の値（短絡）か１００［ＩＶＩΩ］以上の値（開放）
の略２デジツ１−であり、測定結果の短絡及び開放の比
が１０７以上もあって極めて明瞭であるとの長所を持つ
。

■Ｃテスタ方式：これは、セラミック多層基板に適した
方法であり、地導体とパターンとの間に形成される容量
を観測し、標準基板と比較して結線良否を判定するもの
である。この方式ではパターン線路に接触すべき可動ビ
ンが１本で済むため、ビン移動やステージ移動の機構が
極めて簡潔になり、どのようなパターンを持つ基板にも
素早く自由に応じられるとの長所を持つ。

しかしながら、この種の方式にあっては次のにうな問題
があった。即ち、■の方式は線路に接触すべきビンを多
数必要とし、接触させるためのビン配列加工及び準備が
非常に繁雑で時間が掛る。

また、ビンを最低数の２本（Ｆｒｏｍ−Ｔｏ方式）とし
でもこの２つのビンを所定の位置に移動させるのは、上
述内容と略同じ欠点を持ち、いずれの方法においても識
別装置として使い易いものではなかった。さらに、Ｆｒ
ｏｍ−Ｔｏ方式では、正常結線と開放は判っていても、
線間短絡は識別不能であるとの欠点がある。

一方、■の方法は短絡及び開放の識別判定能力が１０６
までは取れず、１０倍程度の場合が多く、識別能力が小
さい。なお、この方式で短絡の識別は例えば次式で表わ
される。

ΣＣｒｊ −１ＣＴ１　＞　□　ＣＢｉ−−ａｕ　十ｂｕΣＣ５ｊｊ−まただし、上式においてＣｓｉはｉ番目の線路の標準容量
、ＣＴｉはｉ番目の線路の容量測定値、ａＵ。

ｂｕは定数である。

第１図はＣテスタ方式を説明するためのもので一多層セ
ラミック基板断面を示す模式図である。今１番目の線路
とｉ　＋ｒｒ１　（Ｑ＜ｔｌ＜　ｉ　）番目の線路とが
短絡している場合の実測容量は略Ｃｓｉ　＋　Ｃ８ｉ＋
ｍである。全線路が互いに短絡、している状態ではＣＴ
ｉは接地（ＧＮＤ）と基板面積Ｓ及び最下層導体の高さ
ｄとで決まりＣ月＝ε。・ε、・Ｓ／ｄである。現実的な３インチ角の基板ではＣの値はＣ０−
８，８５Ｘ１０ｍ”　［Ｆ／ｍ　コ　、　ε　ｒ　−９
、Ｓ＝　（２５，４ｘ３）２−５８０６　［ｍｍ２　］
、ｄ＝１［ｍｍｌとして、４６２　［１）Ｆコである、
。また、ランドのうちで最も小さい独立ワイヤやポンデ
ィングパッドの容量は１００［μｍ］　ｘ２００　［μ
ｍ］の大きさとして、計算値は０．００１５９［ｐＦ］
であるが、測定系のリードを含めた分解能は１　［ｐＦ
］程度であるので４６２／１−４６２倍が識別判定能力
の最も良い場合である。実際には全線路が短絡している
ことは無く、１〜２本であることや線幅が一般に狭く短
いために、１０倍程度と小さい。また、開放の識別判定
能力は正常線路長に対する開放部位〜プローブ間容量の
比で決まるために短絡よりも更に悪く、最も良い場合で
も１０倍程度であり、これがＣテスタ方式の欠点の一つ
となっている。また、判定で正常となる領域が±５［％
］とやや広くなるのも欠点の一つである。即ち、第２図
で直線Ｐ、Ｑ間の領域は正常と判断されるが、この領域
はａｕ、ｂｕ又はａｅ、ｂｅで決まり、第一種の過誤（
不良を正常と判定）、第二種の過誤（正常を不良と判定
）の状況を見ながらコスト最低となるように定めてゆく
。前述のダイナミックレンジとの関係もあり、測定誤差
を十分吸収し得る程に大きくとれず、やや広いとの欠点
を生じる。さらに、Ｃメータは一般に高価で、特に高速
応答のものはより高価でシステム全体が高額につくとい
う欠点がある。

〔発明の目的〕

本発明の目的は、回路基板の結線状況を容易にテストす
ることができ、且つ正常結線と不良結線（短絡、開放）
との識別能力が高く、簡易な構成の回路基板結線識別装
置を提供することにある。

〔発明の概要〕

本発明の骨子は、回路基板の入出力用端子にそれぞれ異
なる抵抗値を与え、一つのプローブを移動させるだけで
各配線の結線状況を識別することにある。

即ち本発明は、回路基板に設けられた複数の入出力用端
子と該基板上の配線との間の結線状況を識別する回路基
板結線識別装置において、上記入出力用端子と電気的情
報検出用端子との間に接続されそれぞれの間に異なる抵
抗値を与えるよう構成された抵抗回路と、上記基板の最
上層配線の特定部位に選択的に押し一当てられる電気的
情報検出用プローブと、この検出用プローブと前記検出
用端子との間の電気的情報を検出する検出手段と、この
手段による検出出力から上記配線の短絡、断線及び前記
入出力端子との接続関係を識別する識別手段とを具備し
、上記検出用プローブの移動のみで各配線の結線状況を
識別するようにしたものである。

〔発明の効果〕

本発明によれば、回路基板の入出ノｊ用端子に抵抗回路
を接続すれば、該基板の配線に接触さＵるのは一つの検
出用プローブのみでよく、配線の結線状況の識別を極め
て容易に行い得る。そして、電気的情報識別手段として
抵抗計を用いれば、識別能力が高く高い精度でテストを
行い得る。また、電気的情報検出手段として抵抗計及び
容量計を用いた場合、抵抗測定では不能な入出力用端子
と接続関係にない配線の結線状況をその容量値から識別
することができる。さらに、電気的情報検出手段として
容量計を用いた場合、従来のＣテスタ方式では困難であ
った基板表面と裏面とが結線されたパターン（裏面パッ
ドがＧＮＤにショート）にあっても、裏面に接する面に
絶縁性のものを使用できるため、識別可能であるという
効果゛がある。

〔発明の実施例〕

第３図は本発明の第１の実施例に係わる回路基板結線識
別装置を示す概略構成図である。図中１０は例えばハイ
ブリッド回路基板であり、この基板１０には多数のリー
ドビン（入出力用端子）１１が設【ノられている。これ
らのビン１１は、抵抗回路２０を介して抵抗計３０の一
方の検出端子（電気的情報検出用端子）３１に接続され
ている。

抵抗回路２０は、隣接するリードビン１１間に抵抗２１
をそれぞれ直列接続してなるもので、その一端が上記端
子３１に接続されている。

一方、抵抗計３０の他方の検出端子３２には電気的情報
検出用プローブ４０が接続され、このプローブ４０は前
記基板１０の最上層配線に選択的に押し当てられるもの
となっている。また、抵抗計３０の検出出力は計算ｔｊ
１５０に供給され、この計算機５０により該出力値と標
準抵抗メモリ値との比較を行って基板良否を判定するも
のとなっている。

このような構成であれば、計算１１１５０からの情報に
より第４図に示す如く検出用プローブ４０を予め指定し
た位置に順次移動接触さゼていくことにより、抵抗計３
０から上記各位置に相当する配線の前記検出端子３１か
らの抵抗値が出力される。

この抵抗値が−ｇｌ算機５０により予め定められた設定
値と比較され、配線の結線状況が判定される。

そしてこの場合、抵抗体は１［Ω］〜１００［ＭΩ］の
範囲（ダイナミックレンジ１０Ｂ＞に渡って精度良く測
定可能である。特に、可動部を持つ測定システムでは、
抵抗は容量のように浮遊特性を多くまた不確実に持つこ
とがないために、測定精度を確保し易いとの特徴を持っ
ている。従って、良否識別能力も大きく、判定精度が良
いとの特長を持つ。例えば、リード総数を１００本とす
ると、各リードに与えることのできる抵抗値は１［Ω］
〜１０６　［Ω］の範囲で選べるが、識別能力を向上さ
せる点から今１０３　［Ωコを与えると、良品／短絡比
は１０３以上となり、Ｃテスタよりも格段に優れている
。同じく開放／良品比は１０３以上となり、同様に判定
精度が高くなる。

また、システムを安価に組める。一般にＣメータはＲメ
ータに比べて高価である。この点、本実施例は抵抗又は
定電流源と電圧計の組合せ等の測定系で良く、この分安
くなり、さらに容易に素人でも実行可能である。ＤＣで
測定可能なため、高速応答のし易い点も本実施例の特長
の一つである。

また、Ｃテスタは基板表面と裏面が結線されたパターン
には使用困難であるが（裏面パッドがＧＮＤにショート
）、本実施例では裏面の接する面に絶縁性のものを使用
できるため、検査可能との特長を持つ。さらに、Ｃの小
さな樹脂系多層基板も誤りなく良否判定できる特長を持
つ。

なお、前記第４図に示す如くリードビン１１と接続関係
にある配線１２については、結線関係の識別が可能であ
るが、リードビン１１と接続関係にない配線１３につい
ては結線識別が不可能である。しかしながら、現実の多
くの基板においておおむね全パターンの約５０％は検査
可能であり、検査の目的は十分達成可能である。

次に、本実施例装置を用いて実際に識別検査を行った例
について説明する。まず、基板１０としては導体３層か
らなる５０．８　［ｍｍｌ　Ｘ６３．５［ｍ＋＋＋］　
Ｘ　１　、４　［ｍａ＋］のアルミナ多ｍ基板を用いた
。Ｉ１０ビン（リードビン）−１１は４６ビンであり、
絶線路数は８１４本である。このうちＩ１０ビン１１に
接続されている線路数は３２９本（４０，４％）であり
、この部分が有効検査線路−レットバラカード製９８４
５Ｂを用い、プローブ移動と基板位置及び収縮率補正読
取り用デジタイザとしてヒユーレットパラカード製９８
７２Ｂを、また抵抗計としてタケダ理研製ＴＲ−６８７
７を用いた。各Ｉ１０ビン１１に与える抵抗値は各々１
００［Ω］の一定値とし、４６ビン全てに接続した。こ
こで、４６ビンは互いに短絡することがないような関係
になっている。その結果は、次ページ第１表の通りであ
った。また、測定に要する時間は約８分であった。

第１裏第１表から判るように、標準データと実測データとは±
２［０１以内でよく一致しており、付与抵抗１００［Ω
］との識別能力が極めて高いことが判る。また、第１表
の例では９６［Ω１がら３９６１［Ω］の間にあり、１
．ＯＯ［Ω］で割切れない値となっているが、これは使
用した抵抗の各々の誤差（±５％以内の規格のものを使
用）累積によるもので、各々抵抗体の数ｎがｎ＝１から
ｎ−４０の場合であることを指している。しかし、本方
法ではｎの如何に拘らず、標準データとの比較のみで良
否を判定できるので、使用する抵抗の精度は殆ど問題に
ならない。

プローブ１本による静電容量方式では基板にく（りつけ
られた物理量そのものを使って良否を判定するものであ
ったが、本装置では外部から抵抗を与えて線路の電気状
態を規定して測定できるため、判定精度が上がるのであ
る。

第２表はＩ１０ビンとの接続関係の無い部分（７４８番
）の例である。

第２表とが判る。短絡の場合の実測値は約１［Ω］であり、こ
の場合も識別精度は１０２（”−■■ｐ）以ｌΩ 上を有している。

このように本装置では、結線良否判定精度が従来のＣテ
スタ方式よりも優れており、またシステムに掛かる費用
は約７００万と従来の約１／２で済むことになる。

本実施例における判定図を第５図に示す。ここで、ａｅ
、ａｕ、ｂｅ、ｂｕは定数、Ｒｓｔはｉ番目の線路の標
準抵抗、Ｒｒｔはｉ番目の線路の実測抵抗である。

なお、上記第１の実施例では抵抗計３０を用いたが、こ
の代りに電圧計を用いることも可能である。即ち、前記
抵抗２１を直列接続してなる抵抗回路２０の両端に例え
ば５［ｖ］の定電圧電源を接続して各リードビン１１に
識別電位を与える。

この場合も識別能力及び測定時間は抵抗の場合と殆ど同
じであり、同様の効果が得られた。また、リードに抵抗
を接続する代りにＩ１０パッド面に導電性ゴムシート、
スプリングビンの２種を使って抵抗を接続しても同様の
効果が得られた。Ｉ１０ビン方式ではソケットを必要と
するが、導電ゴム方式やスプリングビン方式ではソケッ
ト不要で単に圧接すれば良いために、作業性が優れてい
た。

第６図は本発明の第２の実施例を説明するための要部構
成図である。なお、第３図と同一部分には同一符号を付
して、その詳しい説明は省略する。

この実施例が先に説明した実施例と異なる点は、前記抵
抗計３０の代りに抵抗計６１及び容量計６２からなる検
出器６０を用い、抵抗測定できない部分についてその容
量がら結線状況の判定を行うようにしたことにある。即
ち、前記リードビン１１と接続関係にある配線について
は先の実施例と同様に抵抗を測定し、接続関係にない配
線については次のようにして容量の測定を行った。前記
検出端子３１と抵抗２１によって接続された全回路、全
パターンを地導体とし、この地導体と成す容量を測定す
ることどなり、下記第３表にその結果を示す。なお、容
量計６２としては、ヒューレットパッカード製４２７５
Ａを用いた。また、測定は１　［ＭＨｚ　］で行った。

第３表第３表はいずれのパッドも互いに接続関係に無く、それ
ぞれの論理と誤りなく接続されている場合であり、これ
らの状況は標準データとの関係からも推定し得る。８１
４パツド全てを測定するに要する時間はおおむね１０分
である。アルミナの誘電率は９〜１０であり、比較的大
きな容量が各パターンに自発する従来の全面（表面或い
は裏面）地導体方式と異なり、内部結線の一部を地導体
としての容量測定のため、パターンの相互関係が緊密に
表示され、Ｓ／Ｎ比が向上し、判定能力が高まる。

かくして本実施例によれば、先の第１の実施例と同様な
効果は勿論のこと、リードピンと接続関係にない配線の
結線状況をも判定することができ、より効果的な識別を
行い得る。

第７図は第３の実施例を説明するための要部構成図であ
る。この実施例が先の第１の実施例と異なる点は、前記
抵抗計３０の代りに容ｆｆｉ　ｉｔ　７０を用いたこと
にある。なお、第３図と同一部分には同一符号をイ」シ
て、その詳しい説明は省略する。

このような構成であれば、先の第２の実施例と同様にリ
ードビン１１との接続関係に拘らず配線の結線状況を判
定することができる。そしてこの場合、第２の実施例で
も説明したように従来の全面地導体方式と異なりＳ／Ｎ
比が向上し、判定能力が向上する。また、裏面の接する
部分に絶縁性ｄものを使用できるので、基板表面と裏面
とが接続されたパターンの結線識別も可能である。

なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記回路基板の入出力用端子はリードピ
ンに限定されるものではなく、Ｉ１０パッド、ポンディ
ングパッド、ダイポンディングパッドその他基板の内部
回路と何らかの接続関係にあるものであればよい。また
、入出力端子の全てに抵抗回路を接続する必要はなく、
入出力端子を適当に選択して抵抗回路に接続するように
してもよい。さらに、抵抗回路の各抵抗は同一抵抗値を
持つ必要はなく、適宜選択可能である。また、被測定基
板は、ハイブリッド回路基板に限定されるものではなく
、各種の回路基板に適用可能である。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。

面図、第２図は上記方式の問題点を説明するための模式
図、第３図は本発明の第１の実施例に係わる回路基板結
線識別装置を示す概略構成図、第４図は同実施例の要部
を拡大して示す図、第５図は同実施例の作用を説明する
ための模式図、第６図は第２の実施例を説明するための
要部構成図、第７図は第３の実施例を説明するための要
部構成図である。

１０・・・ハイブリッド回路基板、１１・・・リードビ
ン（入出力用端子）、２０・・・抵抗回路、２１・・・
抵抗、３０．６１・・・抵抗計、３１．３２・・・検出
端子、４０・・・検出用プローブ、５０・・・計算機、
６０・・・検出器、６２．７０・・・容量計。

出願人代理人　弁理士　鈴江武彦第４図２０第６図第７図

Claims

【特許請求の範囲】

（１）回路基板に設けられた複数の入出力用端子と電気
的情報検出用端子との間に接続されそれぞれの間に異な
る抵抗値を与えるよう構成された抵抗回路と、上記基板
の最上層配線の特定部位に選択的に押し当てられる電気
的情報検出用プローブと、前記検出用端子と検出用プロ
ーブとの間の電気的情報を検出する検出手段と、この手
段により得られた検出出力から上記配線の短絡、断線及
び前記入出力端子との接続関係を識別する手段とを具備
してなることを特徴とする回路基板結線識別装置。
（２）前記検出手段は、抵抗計からなるものであること
を特徴とする特許請求の範囲第１項記載の回路基板結線
識別装置。
（３）前記検出手段は、容量計からなるものであること
を特徴とする特許請求の範囲第１項記載の回路基板結線
識別装置。
（４）前記検出手段は抵抗及び容量の検出が可能なもの
であり、前記入出力用端子と接続関係にある配線につい
ては抵抗を検出し、前記入出力端子と接続関係にない配
線については容量を検出するようにしたことを特徴とす
る特許請求の範囲第１項記載の回路基板結線識別装置。