JP2832136B2 - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JP2832136B2 JP2832136B2 JP5224233A JP22423393A JP2832136B2 JP 2832136 B2 JP2832136 B2 JP 2832136B2 JP 5224233 A JP5224233 A JP 5224233A JP 22423393 A JP22423393 A JP 22423393A JP 2832136 B2 JP2832136 B2 JP 2832136B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- solid
- state imaging
- imaging device
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 179
- 238000009792 diffusion process Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 43
- 238000012546 transfer Methods 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000035945 sensitivity Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は固体撮像装置及びその
製造方法に関する。より詳しくは、縦型オーバーフロー
ドレイン構造を持つ固体撮像装置の高感度化に関するも
のである。
製造方法に関する。より詳しくは、縦型オーバーフロー
ドレイン構造を持つ固体撮像装置の高感度化に関するも
のである。
【０００２】
【従来の技術】固体撮像装置として、インターライン転
送型エリアイメージセンサを例にとり、従来技術を説明
する。
送型エリアイメージセンサを例にとり、従来技術を説明
する。
【０００３】図５に、一般的なインターライン転送型エ
リアイメージセンサの全体構成を示す。マトリックス配
列された光電変換部２１に入射した光情報は、光電変換
部２１で信号電荷に変換され、この信号電荷は、垂直転
送部２２、水平転送部２３を介して、水平転送部２３に
接続された電荷検出部２４に転送される。電荷検出部２
４は、信号電荷を電圧変換する浮遊拡散層（ダイオード
Ｄ１のカソード側部分を構成する）と、それに接続され
たインピーダンス変換のための２段ソースフォロワ回路
からなる。このソースフォロワ回路は、トランジスタＴ
１,Ｔ２をドライバートランジスタとする一方、トラン
ジスタＴ３,Ｔ４をロードトランジスタとする構成であ
り、トランジスタＴ３,Ｔ４のゲートにはＤＣ電圧ＶGG
が印加されている。また、ＲＤ端子,ＯＤ端子にはＤＣ
電圧が印加されている。リセットトランジスタＴＲのゲ
ートに印加されるリセットパルスφＲによりダイオード
Ｄ１がリセットされた後、水平転送部２３から転送され
てきた信号電荷が、アウトプットゲート２５を介して浮
遊拡散層に転送される。この信号電荷量に応じてＡ点の
電位が変化し、この電位変化が、上記２段ソースフォロ
ワ回路によりインピーダンス変換されて、出力端子ＯＳ
より出力される。
リアイメージセンサの全体構成を示す。マトリックス配
列された光電変換部２１に入射した光情報は、光電変換
部２１で信号電荷に変換され、この信号電荷は、垂直転
送部２２、水平転送部２３を介して、水平転送部２３に
接続された電荷検出部２４に転送される。電荷検出部２
４は、信号電荷を電圧変換する浮遊拡散層（ダイオード
Ｄ１のカソード側部分を構成する）と、それに接続され
たインピーダンス変換のための２段ソースフォロワ回路
からなる。このソースフォロワ回路は、トランジスタＴ
１,Ｔ２をドライバートランジスタとする一方、トラン
ジスタＴ３,Ｔ４をロードトランジスタとする構成であ
り、トランジスタＴ３,Ｔ４のゲートにはＤＣ電圧ＶGG
が印加されている。また、ＲＤ端子,ＯＤ端子にはＤＣ
電圧が印加されている。リセットトランジスタＴＲのゲ
ートに印加されるリセットパルスφＲによりダイオード
Ｄ１がリセットされた後、水平転送部２３から転送され
てきた信号電荷が、アウトプットゲート２５を介して浮
遊拡散層に転送される。この信号電荷量に応じてＡ点の
電位が変化し、この電位変化が、上記２段ソースフォロ
ワ回路によりインピーダンス変換されて、出力端子ＯＳ
より出力される。
【０００４】図５において、マトリックス配列された光
電変換部２１の一部に強い光が当ると、発生した過剰電
荷が周辺領域へ広がる、いわゆるブルーミング現象が起
こる。このブルーミング減少を抑えるため、従来より縦
型オーバーフロードレイン構造が採用されている。
電変換部２１の一部に強い光が当ると、発生した過剰電
荷が周辺領域へ広がる、いわゆるブルーミング現象が起
こる。このブルーミング減少を抑えるため、従来より縦
型オーバーフロードレイン構造が採用されている。
【０００５】図８に、縦型オーバーフロードレイン構造
を持つ光電変換部２１及び垂直転送部２２の断面を示
す。すなわち、Ｎ型半導体基板５１上にＰ型のＦＰウエ
ル５３が形成され、ＦＰウエル５３内に垂直転送部２２
と光電変換部２１が形成されている。垂直転送部２２
は、Ｎ型半導体層５４と、Ｎ型半導体基板５１から垂直
転送部への電荷の注入とスミア成分の電荷の流入を防ぐ
ためのＰ型半導体層５５と、垂直転送電極５８と、遮光
のための遮光膜６０とを含む一方、光電変換部２１はＮ
型半導体層５６と、画素分離のためのＰ+型半導体層５
７を含んでいる。なお、５０，５９はＳｉＯ2膜を示
し、ＳｉＯ2膜５０と転送電極５８との間には図示しな
いＳｉ3Ｎ4膜が設けられている。ＦＰウエル５３は、不
純物濃度５×１０14cm-3で厚さ３μｍ程度に設定されて
おり、不純物濃度が低いため完全に空乏化している。し
たがって、光電変換部２１で発生した過剰電荷は、空乏
化したＦＰウエル５３のバリヤを越えてＮ型半導体基板
５１側へ流出する（縦型オーバーフロードレイン構
造）。一方、垂直転送部２２のＮ型半導体層５４とＮ基
板５１との間には、電荷の流入、流出を防止するため、
ＦＰウエル５３よりも高濃度のＰ型半導体層５５が設け
られている。また、図８に示していないが通常、上記水
平転送部および浮遊拡散層も、上記ＦＰウエル５３内で
Ｐ型半導体層５５の上に形成されている。
を持つ光電変換部２１及び垂直転送部２２の断面を示
す。すなわち、Ｎ型半導体基板５１上にＰ型のＦＰウエ
ル５３が形成され、ＦＰウエル５３内に垂直転送部２２
と光電変換部２１が形成されている。垂直転送部２２
は、Ｎ型半導体層５４と、Ｎ型半導体基板５１から垂直
転送部への電荷の注入とスミア成分の電荷の流入を防ぐ
ためのＰ型半導体層５５と、垂直転送電極５８と、遮光
のための遮光膜６０とを含む一方、光電変換部２１はＮ
型半導体層５６と、画素分離のためのＰ+型半導体層５
７を含んでいる。なお、５０，５９はＳｉＯ2膜を示
し、ＳｉＯ2膜５０と転送電極５８との間には図示しな
いＳｉ3Ｎ4膜が設けられている。ＦＰウエル５３は、不
純物濃度５×１０14cm-3で厚さ３μｍ程度に設定されて
おり、不純物濃度が低いため完全に空乏化している。し
たがって、光電変換部２１で発生した過剰電荷は、空乏
化したＦＰウエル５３のバリヤを越えてＮ型半導体基板
５１側へ流出する（縦型オーバーフロードレイン構
造）。一方、垂直転送部２２のＮ型半導体層５４とＮ基
板５１との間には、電荷の流入、流出を防止するため、
ＦＰウエル５３よりも高濃度のＰ型半導体層５５が設け
られている。また、図８に示していないが通常、上記水
平転送部および浮遊拡散層も、上記ＦＰウエル５３内で
Ｐ型半導体層５５の上に形成されている。
【０００６】図６に、縦型オーバーフロードレイン構造
での電荷検出部２４の浮遊拡散層３１近傍の平面レイア
ウトを示す。浮遊拡散層３１は、コンタクト３２でメタ
ル配線３３と接続され、メタル配線３３はコンタクト３
４で初段ソースフォロワドライバートランジスタＴ１の
ゲート電極と接続されている。通常、光電変換部(図６
において図示せず)、垂直転送部(図６において図示せ
ず)、水平転送部２３、アウトプットゲート２５、浮遊
拡散層３１、リセットトランジスタＴＲは、図８に示し
たＮ型半導体基板５１上のＦＰウエル５３内に形成され
ている。一方、図６に示すように、初段ソースフォロワ
ドライバートランジスタＴ１は、Ｎ型半導体基板からの
ソース、ドレイン領域への電荷流入を防ぐため、ＦＰウ
エル５３よりも高濃度で深く形成された別のＰ型ウエル
(以下「ＤＰウエル」という)内に形成されている。その結
果、ＦＰウエル端とＤＰウエル端とが境界３５にて接し
た構成となっている。
での電荷検出部２４の浮遊拡散層３１近傍の平面レイア
ウトを示す。浮遊拡散層３１は、コンタクト３２でメタ
ル配線３３と接続され、メタル配線３３はコンタクト３
４で初段ソースフォロワドライバートランジスタＴ１の
ゲート電極と接続されている。通常、光電変換部(図６
において図示せず)、垂直転送部(図６において図示せ
ず)、水平転送部２３、アウトプットゲート２５、浮遊
拡散層３１、リセットトランジスタＴＲは、図８に示し
たＮ型半導体基板５１上のＦＰウエル５３内に形成され
ている。一方、図６に示すように、初段ソースフォロワ
ドライバートランジスタＴ１は、Ｎ型半導体基板からの
ソース、ドレイン領域への電荷流入を防ぐため、ＦＰウ
エル５３よりも高濃度で深く形成された別のＰ型ウエル
(以下「ＤＰウエル」という)内に形成されている。その結
果、ＦＰウエル端とＤＰウエル端とが境界３５にて接し
た構成となっている。
【０００７】図７に、初段ソースフォロワドライバート
ランジスタＴ１の断面(図６においてＳ−Ｄ間)を示す。
すなわち、Ｎ型半導体基板４１上にＰ型のＤＰウエル４
２が形成され、このＤＰウエル４２内に、トランジスタ
Ｔ１を構成するゲート電極４８、Ｎ型のソース４９aお
よびドレイン４９bが形成されている。ここで、ゲート
電極４８に対してソース４９a、ドレイン４９bは、自己
整合的に形成されている。なお、ＳｉＯ2膜５０とゲー
ト電極４８との間には図示しないＳｉ3Ｎ4膜が設けられ
ている。また、特開平１−２８３８７０に開示されてい
るように、ゲート電極とドレイン間の容量を減らすため
に、ゲート電極４８とドレイン４９bとの間に低濃度領
域を設けた構成もある。
ランジスタＴ１の断面(図６においてＳ−Ｄ間)を示す。
すなわち、Ｎ型半導体基板４１上にＰ型のＤＰウエル４
２が形成され、このＤＰウエル４２内に、トランジスタ
Ｔ１を構成するゲート電極４８、Ｎ型のソース４９aお
よびドレイン４９bが形成されている。ここで、ゲート
電極４８に対してソース４９a、ドレイン４９bは、自己
整合的に形成されている。なお、ＳｉＯ2膜５０とゲー
ト電極４８との間には図示しないＳｉ3Ｎ4膜が設けられ
ている。また、特開平１−２８３８７０に開示されてい
るように、ゲート電極とドレイン間の容量を減らすため
に、ゲート電極４８とドレイン４９bとの間に低濃度領
域を設けた構成もある。
【０００８】ところで、固体撮像装置の高感度化の一手
法として、図５に示した電荷検出部２４の電荷電圧変換
率を高める方法がある。浮遊拡散層（ダイオードＤ１の
カソード側部分）に転送された電荷量をＱ、上記浮遊拡
散層に係る総容量をＣ、ソースフォロワ回路のゲインを
Ｇとすると、出力電圧Ｖは、Ｖ＝Ｇ・Ｑ／Ｃと表され
る。また、総容量Ｃに含まれる容量成分として、上記浮
遊拡散層と上記浮遊拡散層が設けられたウエルとの間の
接合容量Ｃ１、上記浮遊拡散層とそれに隣接したリセッ
トトランジスタＴＲのゲートとの間の容量Ｃ２、上記浮
遊拡散層とそれに隣接したアウトプットゲート２５との
間の容量Ｃ３、上記浮遊拡散層と初段ソースフォロワド
ライバートランジスタＴ１のゲートとを接続する配線が
持つ容量Ｃ４(配線間容量、配線と半導体基板との間の
容量、初段ソースフォロワドライバートランジスタのゲ
ートとチャネルとの間の容量を含む)、初段ソースフォ
ロワドライバートランジスタのゲートとドレインとの間
の容量Ｃ５がある。したがって、Ｃ＝Ｃ１＋Ｃ２＋Ｃ３
＋Ｃ４＋Ｃ５と表され、電荷電圧変換率を高めるため
に、これらの容量を低減すればよい。
法として、図５に示した電荷検出部２４の電荷電圧変換
率を高める方法がある。浮遊拡散層（ダイオードＤ１の
カソード側部分）に転送された電荷量をＱ、上記浮遊拡
散層に係る総容量をＣ、ソースフォロワ回路のゲインを
Ｇとすると、出力電圧Ｖは、Ｖ＝Ｇ・Ｑ／Ｃと表され
る。また、総容量Ｃに含まれる容量成分として、上記浮
遊拡散層と上記浮遊拡散層が設けられたウエルとの間の
接合容量Ｃ１、上記浮遊拡散層とそれに隣接したリセッ
トトランジスタＴＲのゲートとの間の容量Ｃ２、上記浮
遊拡散層とそれに隣接したアウトプットゲート２５との
間の容量Ｃ３、上記浮遊拡散層と初段ソースフォロワド
ライバートランジスタＴ１のゲートとを接続する配線が
持つ容量Ｃ４(配線間容量、配線と半導体基板との間の
容量、初段ソースフォロワドライバートランジスタのゲ
ートとチャネルとの間の容量を含む)、初段ソースフォ
ロワドライバートランジスタのゲートとドレインとの間
の容量Ｃ５がある。したがって、Ｃ＝Ｃ１＋Ｃ２＋Ｃ３
＋Ｃ４＋Ｃ５と表され、電荷電圧変換率を高めるため
に、これらの容量を低減すればよい。
【０００９】
【発明が解決しようとする課題】上記従来の構造では、
図６に示す電荷検出部２４において、ＦＰウエルとＤＰ
ウエルとの境界３５から浮遊拡散層３１を十分に離間さ
せるとともに、ＦＰウエルとＤＰウエルとの境界３５か
ら初段ソースフォロワドライバートランジスタＴ１を充
分に離間させる必要がある。すなわち、上記２種類のウ
エルは、イオン注入後に、熱処理によって拡散して横方
向に延びるため、ＤＰウエルは、リセットトランジスタ
ＴＲ、水平転送部２３、アウトプットゲート２５、浮遊
拡散層３１の特性に影響を与え、一方、ＦＰウエルは、
初段ソースフォロワドライバートランジスタＴ１の特性
に影響を与える。そのため、ＤＰウエルとＦＰウエルの
境界３５は、浮遊拡散層３１と、初段ソースフォロワド
ライバートランジスタＴ１との双方から充分に離してお
く必要がある。なお、もちろん、境界３５は、リセット
トランジスタＴＲ、水平転送部２３、アウトプットゲー
ト２５からも離しておく必要があるが、レイアウト上、
これらは問題にはならない。実際に、図９に示すよう
に、ＦＰウエルとＤＰウエルとの境界３５では、不純物
濃度プロファイルが横方向に約１０μｍの幅をもって変
化する。したがって、ＦＰウエル５３、ＤＰウエル４２
内でそれぞれ不純物濃度が一定となり安定した特性を得
るためには、図６に示した浮遊拡散層３１と初段ソース
フォロワドライバートランジスタＴ１との間の距離は少
なくとも１０μm程度必要となる。この結果、従来の構
造では、浮遊拡散層３１と初段ソースフォロワドライバ
ートランジスタＴ１のゲートとを接続する配線が長くな
り、その配線の容量Ｃ４(詳しくは、Ｃ４のうちの配線
間容量と、配線と半導体基板との間の容量とを指す。)
は大きくなっていた。このため、電荷検出部２４の電荷
電圧変換率が低くなり、感度が低下するといった問題が
あった。
図６に示す電荷検出部２４において、ＦＰウエルとＤＰ
ウエルとの境界３５から浮遊拡散層３１を十分に離間さ
せるとともに、ＦＰウエルとＤＰウエルとの境界３５か
ら初段ソースフォロワドライバートランジスタＴ１を充
分に離間させる必要がある。すなわち、上記２種類のウ
エルは、イオン注入後に、熱処理によって拡散して横方
向に延びるため、ＤＰウエルは、リセットトランジスタ
ＴＲ、水平転送部２３、アウトプットゲート２５、浮遊
拡散層３１の特性に影響を与え、一方、ＦＰウエルは、
初段ソースフォロワドライバートランジスタＴ１の特性
に影響を与える。そのため、ＤＰウエルとＦＰウエルの
境界３５は、浮遊拡散層３１と、初段ソースフォロワド
ライバートランジスタＴ１との双方から充分に離してお
く必要がある。なお、もちろん、境界３５は、リセット
トランジスタＴＲ、水平転送部２３、アウトプットゲー
ト２５からも離しておく必要があるが、レイアウト上、
これらは問題にはならない。実際に、図９に示すよう
に、ＦＰウエルとＤＰウエルとの境界３５では、不純物
濃度プロファイルが横方向に約１０μｍの幅をもって変
化する。したがって、ＦＰウエル５３、ＤＰウエル４２
内でそれぞれ不純物濃度が一定となり安定した特性を得
るためには、図６に示した浮遊拡散層３１と初段ソース
フォロワドライバートランジスタＴ１との間の距離は少
なくとも１０μm程度必要となる。この結果、従来の構
造では、浮遊拡散層３１と初段ソースフォロワドライバ
ートランジスタＴ１のゲートとを接続する配線が長くな
り、その配線の容量Ｃ４(詳しくは、Ｃ４のうちの配線
間容量と、配線と半導体基板との間の容量とを指す。)
は大きくなっていた。このため、電荷検出部２４の電荷
電圧変換率が低くなり、感度が低下するといった問題が
あった。
【００１０】また、初段ソースフォロワドライバートラ
ンジスタＴ１のゲートとドレインとの間の容量Ｃ５が大
きいといった問題があった。
ンジスタＴ１のゲートとドレインとの間の容量Ｃ５が大
きいといった問題があった。
【００１１】また、初段ソースフォロワドライバートラ
ンジスタＴ１のソースとドレインとの間のパンチスルー
による導通のため、該トランジスタのゲート長を短くす
ることができず、上記配線容量Ｃ４のうちの初段ソース
フォロワドライバートランジスタＴ１のゲートとチャネ
ルとの間の容量を低減できないという問題があった。
ンジスタＴ１のソースとドレインとの間のパンチスルー
による導通のため、該トランジスタのゲート長を短くす
ることができず、上記配線容量Ｃ４のうちの初段ソース
フォロワドライバートランジスタＴ１のゲートとチャネ
ルとの間の容量を低減できないという問題があった。
【００１２】さらに、初段ソースフォロワドライバート
ランジスタＴ１のドレイン近傍の電界集中のため、イン
パクトイオン化減少によって電子、正孔対が発生し、ノ
イズが大きいといった問題があった。
ランジスタＴ１のドレイン近傍の電界集中のため、イン
パクトイオン化減少によって電子、正孔対が発生し、ノ
イズが大きいといった問題があった。
【００１３】そこで、この発明の目的は、作製工程を複
雑化することなく上記従来の問題点を解決し、高感度で
低ノイズの特性を示す固体撮像装置を提供することにあ
る。また、そのような固体撮像装置を作製するのに適し
た固体撮像装置の製造方法を提供することにある。
雑化することなく上記従来の問題点を解決し、高感度で
低ノイズの特性を示す固体撮像装置を提供することにあ
る。また、そのような固体撮像装置を作製するのに適し
た固体撮像装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の固体撮像装置は、第１導電型の半
導体基板上に設けられた、該半導体基板と逆導電型であ
る第２導電型のウエルと、上記ウエル内に設けられた第
１導電型の第１半導体層を有し、この第１半導体層とウ
エルとの接合面で入射光を信号電荷に変換するととも
に、過剰電荷を該第１半導体層から上記ウエルを介して
上記半導体基板へ流出させる縦型オーバーフロードレイ
ン構造を形成する光電変換部と、上記ウエル内に設けら
れた第１導用型の第２半導体層、および上記半導体基板
から該第２半導体層への電荷の流入を防止するように該
第２半導体層の下方に設けられた上記ウエルの不純物濃
度よりも高濃度の第２導電型の第３半導体層を有し、上
記光電変換部から受けた信号電荷を上記第２半導体層を
通して転送する転送部と、上記ウエル内に設けられた第
１導電型の第４半導体層からなり、上記転送部が出力す
る信号電荷を受ける浮遊拡散層と、上記浮遊拡散層に配
線を介してつながるゲート電極を有し、上記浮遊拡散層
の電位に応じた信号を出力するソースフォロワ回路とを
含む固体撮像装置において、上記ソースフォロワ回路
の、少なくとも初段ソースフォロワドライバートランジ
スタのチャネルおよびソース、ドレイン領域が上記ウエ
ル内に設けられ、上記初段ソースフォロワドライバート
ランジスタのソース、ドレイン領域の下方に、上記ウエ
ルの不純物濃度よりも高濃度の第２導電型の第５半導体
層を備え、上記第３半導体層と上記第５半導体層とは同
じ不純物濃度の層からなることを特徴としている。
め、請求項１に記載の固体撮像装置は、第１導電型の半
導体基板上に設けられた、該半導体基板と逆導電型であ
る第２導電型のウエルと、上記ウエル内に設けられた第
１導電型の第１半導体層を有し、この第１半導体層とウ
エルとの接合面で入射光を信号電荷に変換するととも
に、過剰電荷を該第１半導体層から上記ウエルを介して
上記半導体基板へ流出させる縦型オーバーフロードレイ
ン構造を形成する光電変換部と、上記ウエル内に設けら
れた第１導用型の第２半導体層、および上記半導体基板
から該第２半導体層への電荷の流入を防止するように該
第２半導体層の下方に設けられた上記ウエルの不純物濃
度よりも高濃度の第２導電型の第３半導体層を有し、上
記光電変換部から受けた信号電荷を上記第２半導体層を
通して転送する転送部と、上記ウエル内に設けられた第
１導電型の第４半導体層からなり、上記転送部が出力す
る信号電荷を受ける浮遊拡散層と、上記浮遊拡散層に配
線を介してつながるゲート電極を有し、上記浮遊拡散層
の電位に応じた信号を出力するソースフォロワ回路とを
含む固体撮像装置において、上記ソースフォロワ回路
の、少なくとも初段ソースフォロワドライバートランジ
スタのチャネルおよびソース、ドレイン領域が上記ウエ
ル内に設けられ、上記初段ソースフォロワドライバート
ランジスタのソース、ドレイン領域の下方に、上記ウエ
ルの不純物濃度よりも高濃度の第２導電型の第５半導体
層を備え、上記第３半導体層と上記第５半導体層とは同
じ不純物濃度の層からなることを特徴としている。
【００１５】請求項２に記載の固体撮像装置は、請求項
１に記載の固体撮像装置において、上記初段ソースフォ
ロワドライバートランジスタのソース、ドレイン領域
が、第１導電型の第６半導体層と、該第６半導体層の下
方及びゲート側に設けられ、上記第６半導体層の不純物
濃度よりも低濃度の第１導電型の第７半導体層とからな
り、上記第２半導体層と上記第７半導体層とは同じ不純
物濃度の層からなることを特徴としている。
１に記載の固体撮像装置において、上記初段ソースフォ
ロワドライバートランジスタのソース、ドレイン領域
が、第１導電型の第６半導体層と、該第６半導体層の下
方及びゲート側に設けられ、上記第６半導体層の不純物
濃度よりも低濃度の第１導電型の第７半導体層とからな
り、上記第２半導体層と上記第７半導体層とは同じ不純
物濃度の層からなることを特徴としている。
【００１６】請求項３に記載の固体撮像装置は、請求項
２に記載の固体撮像装置において、上記ドレイン領域の
第７半導体層のゲート側端部がゲート電極端部の直下に
重なる一方、上記ドレイン領域の第６半導体層のゲート
側端部が上記ゲート電極端部から側方へ離間しているこ
とを特徴としている。
２に記載の固体撮像装置において、上記ドレイン領域の
第７半導体層のゲート側端部がゲート電極端部の直下に
重なる一方、上記ドレイン領域の第６半導体層のゲート
側端部が上記ゲート電極端部から側方へ離間しているこ
とを特徴としている。
【００１７】請求項４に記載の固体撮像装置の製造方法
は、請求項１に記載の固体撮像装置を製造する固体撮像
装置の製造方法であって、上記第１導電型の半導体基板
上に、該半導体基板と逆導電型である第２導電型のウエ
ルを設けた後、該ウエル内に、第１イオン注入により、
第２導電型不純物イオンを注入し、上記第３半導体層及
び上記第５半導体層を同時に形成することを特徴として
いる。
は、請求項１に記載の固体撮像装置を製造する固体撮像
装置の製造方法であって、上記第１導電型の半導体基板
上に、該半導体基板と逆導電型である第２導電型のウエ
ルを設けた後、該ウエル内に、第１イオン注入により、
第２導電型不純物イオンを注入し、上記第３半導体層及
び上記第５半導体層を同時に形成することを特徴として
いる。
【００１８】請求項５に記載の固体撮像装置の製造方法
は、請求項２に記載の固体撮像装置を製造する固体撮像
装置の製造方法であって、上記第１導電型の半導体基板
上に、該半導体基板と逆導電型である第２導電型のウエ
ルを設けた後、該ウエル内に、第１イオン注入により、
第２導電型不純物イオンを注入し、上記第３半導体層及
び上記第５半導体層を同時に形成すると共に、第２イオ
ン注入により、第１導電型不純物イオンを注入し、上記
第２半導体層及び上記第７半導体層を同時に形成するこ
とを特徴としている。
は、請求項２に記載の固体撮像装置を製造する固体撮像
装置の製造方法であって、上記第１導電型の半導体基板
上に、該半導体基板と逆導電型である第２導電型のウエ
ルを設けた後、該ウエル内に、第１イオン注入により、
第２導電型不純物イオンを注入し、上記第３半導体層及
び上記第５半導体層を同時に形成すると共に、第２イオ
ン注入により、第１導電型不純物イオンを注入し、上記
第２半導体層及び上記第７半導体層を同時に形成するこ
とを特徴としている。
【００１９】
【作用】請求項１の固体撮像装置では、初段ソースフォ
ロワドライバートランジスタのチャネルおよびソース、
ドレイン領域が、浮遊拡散層が設けられているウエルと
同一のウエル内に設けられている。したがって、上記初
段ソースフォロワドライバートランジスタと上記浮遊拡
散層とを、設計ルールで許容される限度まで、あるい
は、微細加工の許す限り、互いに近づけることができ
る。このようにした場合、上記浮遊拡散層と上記初段ソ
ースフォロワドライバートランジスタのゲートとを接続
する配線の長さが短くなり、上記配線が持つ容量(詳し
くは、配線間容量と、配線と半導体基板との間の容量)
を低減することができる。したがって、従来に比して、
固体撮像装置の感度が向上する。また、低濃度のウエル
内に初段ソースフォロワドライバートランジスタを設け
ることによって、上記初段ソースフォロワドライバート
ランジスタ（一般にソースフォロワ回路を構成する）の
ゲインが向上する。
ロワドライバートランジスタのチャネルおよびソース、
ドレイン領域が、浮遊拡散層が設けられているウエルと
同一のウエル内に設けられている。したがって、上記初
段ソースフォロワドライバートランジスタと上記浮遊拡
散層とを、設計ルールで許容される限度まで、あるい
は、微細加工の許す限り、互いに近づけることができ
る。このようにした場合、上記浮遊拡散層と上記初段ソ
ースフォロワドライバートランジスタのゲートとを接続
する配線の長さが短くなり、上記配線が持つ容量(詳し
くは、配線間容量と、配線と半導体基板との間の容量)
を低減することができる。したがって、従来に比して、
固体撮像装置の感度が向上する。また、低濃度のウエル
内に初段ソースフォロワドライバートランジスタを設け
ることによって、上記初段ソースフォロワドライバート
ランジスタ（一般にソースフォロワ回路を構成する）の
ゲインが向上する。
【００２０】また、この請求項１の固体撮像装置では、
光電変換部が過剰電荷を該第１半導体層から上記ウエル
を介して上記半導体基板へ流出させる縦型オーバーフロ
ードレイン構造を形成することから、上記ウエルの不純
物濃度は比較的低く、かつ上記ウエルの厚さは比較的薄
く設定される。このため、上記ウエル内に初段ソースフ
ォロワドライバートランジスタのソース、ドレイン領域
を単に設けたのでは、上記半導体基板から上記ウエルを
介して初段ソースフォロワドライバートランジスタのソ
ース、ドレイン領域へ電荷が流入するという問題が生ず
る。しかるに、この請求項１の固体撮像装置は、上記初
段ソースフォロワドライバートランジスタのソース、ド
レイン領域の下方に、上記ウエルの不純物濃度よりも高
濃度の第２導電型の第５半導体層を備えているので、半
導体基板からソース、ドレイン領域への電荷の注入、あ
るいは、ソース領域から半導体基板への電荷の流出が防
止される。この結果、上記ウエル内に初段ソースフォロ
ワドライバートランジスタを設けたとしても問題は生じ
ない。さらに、上記第５半導体層によってソース・ドレ
イン間のパンチスルーによる導通が抑制されるので、該
初段ソースフォロワドライバートランジスタのゲート長
を短くすることができる。この結果、上記浮遊拡散層と
上記初段ソースフォロワドライバートランジスタのゲー
トとを接続する配線が持つ容量（Ｃ４）のうち、ゲート
とチャネルとの間の容量を低減することができる。した
がって、さらに感度を向上させることが可能となる。
光電変換部が過剰電荷を該第１半導体層から上記ウエル
を介して上記半導体基板へ流出させる縦型オーバーフロ
ードレイン構造を形成することから、上記ウエルの不純
物濃度は比較的低く、かつ上記ウエルの厚さは比較的薄
く設定される。このため、上記ウエル内に初段ソースフ
ォロワドライバートランジスタのソース、ドレイン領域
を単に設けたのでは、上記半導体基板から上記ウエルを
介して初段ソースフォロワドライバートランジスタのソ
ース、ドレイン領域へ電荷が流入するという問題が生ず
る。しかるに、この請求項１の固体撮像装置は、上記初
段ソースフォロワドライバートランジスタのソース、ド
レイン領域の下方に、上記ウエルの不純物濃度よりも高
濃度の第２導電型の第５半導体層を備えているので、半
導体基板からソース、ドレイン領域への電荷の注入、あ
るいは、ソース領域から半導体基板への電荷の流出が防
止される。この結果、上記ウエル内に初段ソースフォロ
ワドライバートランジスタを設けたとしても問題は生じ
ない。さらに、上記第５半導体層によってソース・ドレ
イン間のパンチスルーによる導通が抑制されるので、該
初段ソースフォロワドライバートランジスタのゲート長
を短くすることができる。この結果、上記浮遊拡散層と
上記初段ソースフォロワドライバートランジスタのゲー
トとを接続する配線が持つ容量（Ｃ４）のうち、ゲート
とチャネルとの間の容量を低減することができる。した
がって、さらに感度を向上させることが可能となる。
【００２１】更に、この請求項１の固体撮像装置では、
上記第５半導体層と上記第３半導体層とは同じ不純物濃
度の層となっているので、同時に形成され得る。したが
って、固体撮像装置の作製工程が複雑化することはな
い。
上記第５半導体層と上記第３半導体層とは同じ不純物濃
度の層となっているので、同時に形成され得る。したが
って、固体撮像装置の作製工程が複雑化することはな
い。
【００２２】また、請求項２の固体撮像装置では、上記
初段ソースフォロワドライバートランジスタのソース、
ドレイン領域が、第１導電型の第６半導体層と、該第６
半導体層の下方及びゲート側に設けられ、上記第６半導
体層の不純物濃度よりも低濃度の第１導電型の第７半導
体層とからなる場合、低濃度の第７半導体層によって、
該初段ソースフォロワドライバートランジスタのゲート
とドレインとの間の容重（Ｃ５）が低減される。したが
って、固体撮像装置の感度がさらに向上する。また、上
記第７半導体層によって、ドレイン近傍の電界集中が緩
和され、インパクトイオン化現象による電子、正孔対の
発生が防止される。したがって、固体撮像装置のノイズ
が低減される。更に、上記第２半導体層と上記第７半導
体層とは同じ不純物濃度の層となっているので、同時に
形成され得る。したがって、固体撮像装置の作製工程が
複雑化することはない。
初段ソースフォロワドライバートランジスタのソース、
ドレイン領域が、第１導電型の第６半導体層と、該第６
半導体層の下方及びゲート側に設けられ、上記第６半導
体層の不純物濃度よりも低濃度の第１導電型の第７半導
体層とからなる場合、低濃度の第７半導体層によって、
該初段ソースフォロワドライバートランジスタのゲート
とドレインとの間の容重（Ｃ５）が低減される。したが
って、固体撮像装置の感度がさらに向上する。また、上
記第７半導体層によって、ドレイン近傍の電界集中が緩
和され、インパクトイオン化現象による電子、正孔対の
発生が防止される。したがって、固体撮像装置のノイズ
が低減される。更に、上記第２半導体層と上記第７半導
体層とは同じ不純物濃度の層となっているので、同時に
形成され得る。したがって、固体撮像装置の作製工程が
複雑化することはない。
【００２３】また、請求項３の固体撮像装置では、上記
ドレイン領域の第６半導体層のゲート側端部がゲート電
極端部から側方へ離間しているので、更にゲートとドレ
インとの間の容量（Ｃ５）を低減することができる。
尚、上記ドレイン領域の第７半導体層のゲート側端部が
ゲート電極端部の直下に重なっているので、上記初段ソ
ースフォロワドライバートランジスタの動作は正常に行
われる。また、請求項４の固体撮像装置の製造方法で
は、請求項１の固体撮像装置を製作する場合に、上記第
５半導体層と上記第３半導体層とが同時に形成される。
したがって、固体撮像装置の作製工程が腹雑化すること
はない。また、請求項５の固体撮像装置の製造方法で
は、請求項２の固体撮像装置を製作する場合に、上記第
５半導体層と上記第３半導体層とが同時に形成されると
共に、上記第２半導体層と上記第７半導体層とが同時に
形成される。したがって、固体撮像装置の作製工程が複
雑化することはない。
ドレイン領域の第６半導体層のゲート側端部がゲート電
極端部から側方へ離間しているので、更にゲートとドレ
インとの間の容量（Ｃ５）を低減することができる。
尚、上記ドレイン領域の第７半導体層のゲート側端部が
ゲート電極端部の直下に重なっているので、上記初段ソ
ースフォロワドライバートランジスタの動作は正常に行
われる。また、請求項４の固体撮像装置の製造方法で
は、請求項１の固体撮像装置を製作する場合に、上記第
５半導体層と上記第３半導体層とが同時に形成される。
したがって、固体撮像装置の作製工程が腹雑化すること
はない。また、請求項５の固体撮像装置の製造方法で
は、請求項２の固体撮像装置を製作する場合に、上記第
５半導体層と上記第３半導体層とが同時に形成されると
共に、上記第２半導体層と上記第７半導体層とが同時に
形成される。したがって、固体撮像装置の作製工程が複
雑化することはない。
【００２４】
【実施例】以下、この発明の固体撮像装置及びその製造
方法を実施例により詳細に説明する。
方法を実施例により詳細に説明する。
【００２５】図５に示した等価回路と同一の等価回路を
持つインターライン転送型エリアイメージセンサの例に
ついて説明する。
持つインターライン転送型エリアイメージセンサの例に
ついて説明する。
【００２６】図１(a)は、一実施例の固体撮像装置にお
ける初段ソースフォロワドライバートランジスタＴ１の
断面を示し、同図(b)は、上記固体撮像装置における光
電変換部２１及び垂直転送部２２の断面を示している。
図において、１１はＮ型半導体基板、１３はＰ型のＦＰ
ウエル、１４はＮ型半導体層、１５はＰ型半導体層、１
６は光電変換部であるＮ型半導体層、１７は画素分離の
ためのＰ+型半導体層、１８は電極、１９aは高濃度Ｎ型
半導体層であるソース、１９bは高濃度Ｎ型半導体層で
あるドレイン、２０は遮光膜である。ここで、ドレイン
１９bは、Ｎ型半導体層１４より高濃度である。なお、
１０，２９はＳｉＯ2膜を示し、ＳｉＯ2膜１０と各電極
１８との間には図示しないＳｉ3Ｎ4膜が設けられてい
る。
ける初段ソースフォロワドライバートランジスタＴ１の
断面を示し、同図(b)は、上記固体撮像装置における光
電変換部２１及び垂直転送部２２の断面を示している。
図において、１１はＮ型半導体基板、１３はＰ型のＦＰ
ウエル、１４はＮ型半導体層、１５はＰ型半導体層、１
６は光電変換部であるＮ型半導体層、１７は画素分離の
ためのＰ+型半導体層、１８は電極、１９aは高濃度Ｎ型
半導体層であるソース、１９bは高濃度Ｎ型半導体層で
あるドレイン、２０は遮光膜である。ここで、ドレイン
１９bは、Ｎ型半導体層１４より高濃度である。なお、
１０，２９はＳｉＯ2膜を示し、ＳｉＯ2膜１０と各電極
１８との間には図示しないＳｉ3Ｎ4膜が設けられてい
る。
【００２７】この固体撮像装置では、図１(a)，(b)に示
す比較的低濃度のＦＰウエル１３に、図５に示した初段
ソースフォロワドライバートランジスタＴ１と、浮遊拡
散層（ダイオードＤ１のカソード側部分）と、光電変換
部２１と、垂直転送部２２とがすべて設けられている。
このように、初段ソースフォロワドライバートランジス
タＴ１と上記浮遊拡散層等とを共通のウエル１３内に設
けたことにより、初段ソースフォロワドライバートラン
ジスタＴ１をリセットトランジスタＴＲ、アウトプット
ゲート２５および上記浮遊拡散層に対して、設計ルール
で許容される限度まで、あるいは、微細加工の許す限
り、近づけることができる。この結果、上記浮遊拡散層
と、この浮遊拡散層に接続された初段ソースフォロワド
ライバートランジスタＴ１のゲートとの間の配線容量Ｃ
４(詳しくは、配線間容量と、配線と半導体基板との間
の容量)を低減することができる。したがって、従来に
比して、感度を向上させることができる。
す比較的低濃度のＦＰウエル１３に、図５に示した初段
ソースフォロワドライバートランジスタＴ１と、浮遊拡
散層（ダイオードＤ１のカソード側部分）と、光電変換
部２１と、垂直転送部２２とがすべて設けられている。
このように、初段ソースフォロワドライバートランジス
タＴ１と上記浮遊拡散層等とを共通のウエル１３内に設
けたことにより、初段ソースフォロワドライバートラン
ジスタＴ１をリセットトランジスタＴＲ、アウトプット
ゲート２５および上記浮遊拡散層に対して、設計ルール
で許容される限度まで、あるいは、微細加工の許す限
り、近づけることができる。この結果、上記浮遊拡散層
と、この浮遊拡散層に接続された初段ソースフォロワド
ライバートランジスタＴ１のゲートとの間の配線容量Ｃ
４(詳しくは、配線間容量と、配線と半導体基板との間
の容量)を低減することができる。したがって、従来に
比して、感度を向上させることができる。
【００２８】また、図１(b)に示す垂直転送部２２のＮ
型半導体層１４は転送部として働き、垂直転送部２２の
Ｐ型半導体層１５はＮ型半導体基板１１からＮ型半導体
層１４への電荷の注入とスミア成分の電荷の流入を防ぐ
働きをする。また、図１(a)に示す初段ソースフォロワ
ドライバートランジスタＴ１のＮ型半導体層１４は、該
トランジスタＴ１のゲートとドレインとの間の容量Ｃ５
を低減する。したがって、さらに感度を向上させること
ができる。また、Ｎ型半導体層１４はドレイン近傍の電
界集中を緩和し、インパクトイオン化現象による電子、
正孔対の発生を防ぎ、ノイズを低減する働きをする。初
段ソースフォロワドライバートランジスタＴ１のＰ型半
導体層１５は、Ｎ型半導体基板１１からソース１９ａ、
ドレイン１９ｂへの電荷の注入、あるいは、ソース１９
ａからＮ型半導体基板１１への電荷の流出を防止する。
したがって、縦型オーバーフロードレインが形成できる
程度に、比較的低濃度のＦＰウエル１３の中に初段ソー
スフォロワドライバートランジスタＴ１を形成すること
ができる。さらに、Ｐ型半導体層１５は、ソース・ドレ
イン間のパンチスルーによる導通を抑える働きをするの
で、該トランジスタＴ１のゲート長を短くすることがで
き、この結果、上記配線容量Ｃ４のうちのゲートとチャ
ネルとの間の容量を低減することができる。したがっ
て、さらに感度を向上させることができる。
型半導体層１４は転送部として働き、垂直転送部２２の
Ｐ型半導体層１５はＮ型半導体基板１１からＮ型半導体
層１４への電荷の注入とスミア成分の電荷の流入を防ぐ
働きをする。また、図１(a)に示す初段ソースフォロワ
ドライバートランジスタＴ１のＮ型半導体層１４は、該
トランジスタＴ１のゲートとドレインとの間の容量Ｃ５
を低減する。したがって、さらに感度を向上させること
ができる。また、Ｎ型半導体層１４はドレイン近傍の電
界集中を緩和し、インパクトイオン化現象による電子、
正孔対の発生を防ぎ、ノイズを低減する働きをする。初
段ソースフォロワドライバートランジスタＴ１のＰ型半
導体層１５は、Ｎ型半導体基板１１からソース１９ａ、
ドレイン１９ｂへの電荷の注入、あるいは、ソース１９
ａからＮ型半導体基板１１への電荷の流出を防止する。
したがって、縦型オーバーフロードレインが形成できる
程度に、比較的低濃度のＦＰウエル１３の中に初段ソー
スフォロワドライバートランジスタＴ１を形成すること
ができる。さらに、Ｐ型半導体層１５は、ソース・ドレ
イン間のパンチスルーによる導通を抑える働きをするの
で、該トランジスタＴ１のゲート長を短くすることがで
き、この結果、上記配線容量Ｃ４のうちのゲートとチャ
ネルとの間の容量を低減することができる。したがっ
て、さらに感度を向上させることができる。
【００２９】この固体撮像装置は次のようにして製造す
る。まず、図２(a−１)，(a−２)に示すように、Ｎ型半
導体基板１１上に、Ｐ型のイオン注入工程と、拡散工程
とにより、Ｐ型のＦＰウエル(不純物濃度５×１０14cm
-3、厚さ３μm程度)１３を形成する。
る。まず、図２(a−１)，(a−２)に示すように、Ｎ型半
導体基板１１上に、Ｐ型のイオン注入工程と、拡散工程
とにより、Ｐ型のＦＰウエル(不純物濃度５×１０14cm
-3、厚さ３μm程度)１３を形成する。
【００３０】次に、同図(b−１)，(b−２)に示すよう
に、レジストＲを塗布し、フォトリソグラフィを行っ
て、初段ソースフォロワドライバートランジスタＴ１の
ソース、ドレイン領域と、垂直転送部２２とを形成する
ためのパターニングを行う。続いて、初段ソースフォロ
ワドライバートランジスタＴ１のソース、ドレイン領域
および垂直転送部２２で、Ｎ型半導体層１４及びＰ型半
導体層１５を、イオン注入により同時に形成する。この
とき、Ｎ型半導体層１４については表面密度２×１０17
cm-3、接合深さ０.４μｍとし、Ｐ型半導体層１５につ
いてはピーク濃度３×１０16cm-3、ピーク深さ０.９μm
とする。初段ソースフォロワドライバートランジスタＴ
１のソース、ドレイン領域および垂直転送部２２で、Ｎ
型半導体層１４及びＰ型半導体層１５を、イオン注入に
より同時に形成するので、工程の複雑化を防止できる。
に、レジストＲを塗布し、フォトリソグラフィを行っ
て、初段ソースフォロワドライバートランジスタＴ１の
ソース、ドレイン領域と、垂直転送部２２とを形成する
ためのパターニングを行う。続いて、初段ソースフォロ
ワドライバートランジスタＴ１のソース、ドレイン領域
および垂直転送部２２で、Ｎ型半導体層１４及びＰ型半
導体層１５を、イオン注入により同時に形成する。この
とき、Ｎ型半導体層１４については表面密度２×１０17
cm-3、接合深さ０.４μｍとし、Ｐ型半導体層１５につ
いてはピーク濃度３×１０16cm-3、ピーク深さ０.９μm
とする。初段ソースフォロワドライバートランジスタＴ
１のソース、ドレイン領域および垂直転送部２２で、Ｎ
型半導体層１４及びＰ型半導体層１５を、イオン注入に
より同時に形成するので、工程の複雑化を防止できる。
【００３１】次に、同図(c−１)，(c−２)に示すよう
に、ゲート酸化を行ってＳｉＯ2膜１０、Ｓｉ3Ｎ4膜を
形成した後、画素分離のためのＰ+型半導体層１７をパ
ターニング、イオン注入により形成する。また、ゲート
電極材料としてのポリシリコンをＣＶＤ法等により堆積
する。そして、パターニングを行って、上記ポリシリコ
ンとＳｉ3Ｎ4膜とを連続してエッチングする。これによ
り、垂直転送部２２および水平転送部(図示せず)の転送
電極１８と、初段ソースフォロワドライバートランジス
タのゲート電極１８とを形成する。なお、このゲート電
極１８は後工程において浮遊拡散層と接続される。
に、ゲート酸化を行ってＳｉＯ2膜１０、Ｓｉ3Ｎ4膜を
形成した後、画素分離のためのＰ+型半導体層１７をパ
ターニング、イオン注入により形成する。また、ゲート
電極材料としてのポリシリコンをＣＶＤ法等により堆積
する。そして、パターニングを行って、上記ポリシリコ
ンとＳｉ3Ｎ4膜とを連続してエッチングする。これによ
り、垂直転送部２２および水平転送部(図示せず)の転送
電極１８と、初段ソースフォロワドライバートランジス
タのゲート電極１８とを形成する。なお、このゲート電
極１８は後工程において浮遊拡散層と接続される。
【００３２】次に、図３(d−２)に示すように、光電変
換部２１にＮ型半導体層１６をパターニング、イオン注
入により形成する。その後、同図(d−１)，(d−２)に示
すように、レジストＲ′を塗布、パターニングし、イオ
ン注入により高濃度のＮ型半導体層であるソース１９
a、ドレイン１９bを形成する。この例では、ドレイン１
９bをゲート電極１８から０.４μmだけ離して形成して
いる。この結果、ソース１９aおよびドレイン１９bをい
ずれもゲート電極１８に対して自己整合的に形成した場
合に比して、さらにゲートとドレインとの間の容量Ｃ５
を低減することができる。
換部２１にＮ型半導体層１６をパターニング、イオン注
入により形成する。その後、同図(d−１)，(d−２)に示
すように、レジストＲ′を塗布、パターニングし、イオ
ン注入により高濃度のＮ型半導体層であるソース１９
a、ドレイン１９bを形成する。この例では、ドレイン１
９bをゲート電極１８から０.４μmだけ離して形成して
いる。この結果、ソース１９aおよびドレイン１９bをい
ずれもゲート電極１８に対して自己整合的に形成した場
合に比して、さらにゲートとドレインとの間の容量Ｃ５
を低減することができる。
【００３３】次に、同図(e−１)，(e−２)に示すよう
に、光電変換部２１の暗電流を低減する目的で、Ｎ型半
導体層１６表面に、Ｐ型半導体層１７′をゲート電極１
８に対して自己整合的に形成する。
に、光電変換部２１の暗電流を低減する目的で、Ｎ型半
導体層１６表面に、Ｐ型半導体層１７′をゲート電極１
８に対して自己整合的に形成する。
【００３４】この後、公知の手法により、垂直転送部２
２に遮光膜２０を設けて、高感度かつ低ノイズの固体撮
像装置の作製を完了する。
２に遮光膜２０を設けて、高感度かつ低ノイズの固体撮
像装置の作製を完了する。
【００３５】実際に、容量Ｃ４（配線間容量と、配線と
半導体基板との間の容量と、初段ソースフォロワドライ
バートランジスタＴ１のゲートとチャネルとの間の容量
とを含む）と容量Ｃ５とを総和で３５％低減することが
でき、その分、感度を向上させることができた。
半導体基板との間の容量と、初段ソースフォロワドライ
バートランジスタＴ１のゲートとチャネルとの間の容量
とを含む）と容量Ｃ５とを総和で３５％低減することが
でき、その分、感度を向上させることができた。
【００３６】この実施例では、初段ソースフォロワドラ
イバートランジスタＴ１、光電変換部２１、垂直転送部
２２、水平転送部２３、浮遊拡散層を、すべてＦＰウエ
ル上に形成したが、逆に、これらをすべて、従来技術で
述べたＤＰウエル上に形成することも可能である。しか
し、通常、図４に示すように、ＦＰウエル上では、ＤＰ
ウエル上に比してウエル濃度が低いことから、バックゲ
ート効果が抑制される結果、ソースフォロワ回路のゲイ
ンが増大する。したがって、本実施例の方が望ましい。
イバートランジスタＴ１、光電変換部２１、垂直転送部
２２、水平転送部２３、浮遊拡散層を、すべてＦＰウエ
ル上に形成したが、逆に、これらをすべて、従来技術で
述べたＤＰウエル上に形成することも可能である。しか
し、通常、図４に示すように、ＦＰウエル上では、ＤＰ
ウエル上に比してウエル濃度が低いことから、バックゲ
ート効果が抑制される結果、ソースフォロワ回路のゲイ
ンが増大する。したがって、本実施例の方が望ましい。
【００３７】なお、本発明は、請求の範囲内において種
々の変更が可能であり、上記実施例に限定されない。
々の変更が可能であり、上記実施例に限定されない。
【００３８】
【発明の効果】以上より明らかなように、請求項１に記
載の固体撮像装置は、第１導電型の半導体基板上に設け
られた、該半導体基板と逆導電型である第２導電型のウ
エルと、上記ウエル内に設けられた第１導電型の第１半
導体層を有し、この第１半導体層とウエルとの接合面で
入射光を信号電荷に変換するとともに、過剰電荷を該第
１半導体層から上記ウエルを介して上記半導体基板へ流
出させる縦型オーバーフロードレイン構造を形成する光
電変換部と、上記ウエル内に設けられた第１導電型の第
２半導体層、および上記半導体基板から該第２の半導体
層への電荷の流入を防止するように該第２半導体層の下
方に設けられた上記ウエルの不純物濃度よりも高濃度の
第２導電型の第３半導体層を有し、上記光電変換部から
受けた信号電荷を上記第２半導体層を通して転送する転
送部と、上記ウエル内に設けられた第１導電型の第４半
導体層からなり、上記転送部が出力する信号電荷を受け
る浮遊拡散層と、上記浮遊拡散層に配線を介してつなが
るゲート電極を有し、上記浮遊拡散層の電位に応じた信
号を出力するソースフォロワ回路とを含む固体撮像装置
において、上記初段ソースフォロワドライバートランジ
スタのチャネルおよびソース、ドレイン領域が上記ウエ
ル内に設けられているので、上記初段ソースフォロワド
ライバートランジスタと上記浮遊拡散層とを、設計ルー
ルで許容される限度まで、あるいは、微細加工の許す限
り、互いに近づけることができる。したがって、上記浮
遊拡散層と上記初段ソースフォロワドライバートランジ
スタのゲートとを接続する配線の長さを短くでき、上記
配線が持つ容量(詳しくは、配線間容量と、配線と半導
体基板との間の容量)を低減することができる。したが
って、従来に比して、固体撮像装置の感度を向上させる
ことができる。また、低濃度のウエル内に初段ソースフ
ォロワドライバートランジスタを設けることによって、
上記初段ソースフォロワドライバートランジスタ（一般
にソースフォロワ回路を構成する）のゲインを増大させ
ることができる。
載の固体撮像装置は、第１導電型の半導体基板上に設け
られた、該半導体基板と逆導電型である第２導電型のウ
エルと、上記ウエル内に設けられた第１導電型の第１半
導体層を有し、この第１半導体層とウエルとの接合面で
入射光を信号電荷に変換するとともに、過剰電荷を該第
１半導体層から上記ウエルを介して上記半導体基板へ流
出させる縦型オーバーフロードレイン構造を形成する光
電変換部と、上記ウエル内に設けられた第１導電型の第
２半導体層、および上記半導体基板から該第２の半導体
層への電荷の流入を防止するように該第２半導体層の下
方に設けられた上記ウエルの不純物濃度よりも高濃度の
第２導電型の第３半導体層を有し、上記光電変換部から
受けた信号電荷を上記第２半導体層を通して転送する転
送部と、上記ウエル内に設けられた第１導電型の第４半
導体層からなり、上記転送部が出力する信号電荷を受け
る浮遊拡散層と、上記浮遊拡散層に配線を介してつなが
るゲート電極を有し、上記浮遊拡散層の電位に応じた信
号を出力するソースフォロワ回路とを含む固体撮像装置
において、上記初段ソースフォロワドライバートランジ
スタのチャネルおよびソース、ドレイン領域が上記ウエ
ル内に設けられているので、上記初段ソースフォロワド
ライバートランジスタと上記浮遊拡散層とを、設計ルー
ルで許容される限度まで、あるいは、微細加工の許す限
り、互いに近づけることができる。したがって、上記浮
遊拡散層と上記初段ソースフォロワドライバートランジ
スタのゲートとを接続する配線の長さを短くでき、上記
配線が持つ容量(詳しくは、配線間容量と、配線と半導
体基板との間の容量)を低減することができる。したが
って、従来に比して、固体撮像装置の感度を向上させる
ことができる。また、低濃度のウエル内に初段ソースフ
ォロワドライバートランジスタを設けることによって、
上記初段ソースフォロワドライバートランジスタ（一般
にソースフォロワ回路を構成する）のゲインを増大させ
ることができる。
【００３９】また、この請求項１の固体撮像装置では、
上記初段ソースフォロワドライバートランジスタのソー
ス、ドレイン領域の下方に、上記ウエルの不純物濃度よ
りも高濃度の第２導電型の第５半導体層を備えているの
で、縦型オーバーフロードレイン構造を形成する光電変
換部を設けるために、上記ウエルの不純物濃度が比較的
低く、かつ上記ウエルの厚さが比較的薄く設定されたと
しても、半導体基板からソース、ドレイン領域への電荷
の注入、あるいは、ソース領域から半導体基板への電荷
の流出を防止できる。さらに、上記第５半導体層によっ
てソース・ドレイン間のパンチスルーによる導通を抑制
して、該初段ソースフォロワドライバートランジスタの
ゲート長を短くすることができる。この結果、上記浮遊
拡散層と上記初段ソースフォロワドライバートランジス
タのゲートとを接続する配線が持つ容量のうち、ゲート
とチャネルとの間の容量を低減することができ、したが
って、さらに感度を向上させることができる。
上記初段ソースフォロワドライバートランジスタのソー
ス、ドレイン領域の下方に、上記ウエルの不純物濃度よ
りも高濃度の第２導電型の第５半導体層を備えているの
で、縦型オーバーフロードレイン構造を形成する光電変
換部を設けるために、上記ウエルの不純物濃度が比較的
低く、かつ上記ウエルの厚さが比較的薄く設定されたと
しても、半導体基板からソース、ドレイン領域への電荷
の注入、あるいは、ソース領域から半導体基板への電荷
の流出を防止できる。さらに、上記第５半導体層によっ
てソース・ドレイン間のパンチスルーによる導通を抑制
して、該初段ソースフォロワドライバートランジスタの
ゲート長を短くすることができる。この結果、上記浮遊
拡散層と上記初段ソースフォロワドライバートランジス
タのゲートとを接続する配線が持つ容量のうち、ゲート
とチャネルとの間の容量を低減することができ、したが
って、さらに感度を向上させることができる。
【００４０】更に、この請求項１の固体撮像装置では、
上記第５半導体層と上記第３半導体層とは同じ不純物濃
度の層となっているので、同時に形成され得る。したが
って、固体撮像装置の作製工程が複雑化するのを防止す
ることができる。
上記第５半導体層と上記第３半導体層とは同じ不純物濃
度の層となっているので、同時に形成され得る。したが
って、固体撮像装置の作製工程が複雑化するのを防止す
ることができる。
【００４１】また、請求項２の固体撮像装置では、上記
初段ソースフォロワドライバートランジスタのソース、
ドレイン領域が、第１導電型の第６半導体層と、該第６
半導体層の下方及びゲート側に設けられ、上記第６半導
体層の不純物濃度よりも低濃度の第１導電型の第７半導
体層とからなる場合、低濃度の第７半導体層によって、
該初段ソースフォロワドライバートランジスタのゲート
とドレインとの間の容量（Ｃ５）が低減される。したが
って、固体撮像装置の感度がさらに向上させることがで
きる。また、上記第７半導体層によって、ドレイン近傍
の電界集中が緩和され、インパクトイオン化現象による
電子、正孔対の発生を防止でき、したがって、固体撮像
装置のノイズを低減できる。更に、上記第２半導体層と
上記第７半導体層とは同じ不純物濃度の層となっている
ので、同時に形成され得る。したがって、固体撮像装置
の作製工程が複雑化するのを防止できる。
初段ソースフォロワドライバートランジスタのソース、
ドレイン領域が、第１導電型の第６半導体層と、該第６
半導体層の下方及びゲート側に設けられ、上記第６半導
体層の不純物濃度よりも低濃度の第１導電型の第７半導
体層とからなる場合、低濃度の第７半導体層によって、
該初段ソースフォロワドライバートランジスタのゲート
とドレインとの間の容量（Ｃ５）が低減される。したが
って、固体撮像装置の感度がさらに向上させることがで
きる。また、上記第７半導体層によって、ドレイン近傍
の電界集中が緩和され、インパクトイオン化現象による
電子、正孔対の発生を防止でき、したがって、固体撮像
装置のノイズを低減できる。更に、上記第２半導体層と
上記第７半導体層とは同じ不純物濃度の層となっている
ので、同時に形成され得る。したがって、固体撮像装置
の作製工程が複雑化するのを防止できる。
【００４２】また、請求項３の固体撮像装置では、上記
ドレイン領域の第６半導体層のゲート側端部がゲート電
極端部から測方へ離間しているので、さらにゲートとド
ルインとの間の容量（Ｃ５）を低減することができる。
ドレイン領域の第６半導体層のゲート側端部がゲート電
極端部から測方へ離間しているので、さらにゲートとド
ルインとの間の容量（Ｃ５）を低減することができる。
【００４３】また、請求項４の固体撮像装置の製造方法
では、請求項１の固体撮像装置を製作する場合に、上記
第５半導体層と上記第３半導体層とを同時に形成するの
で、固体撮像装置の作製工程が複雑化するのを防止でき
る。
では、請求項１の固体撮像装置を製作する場合に、上記
第５半導体層と上記第３半導体層とを同時に形成するの
で、固体撮像装置の作製工程が複雑化するのを防止でき
る。
【００４４】また、請求項５の固体撮像装置の製造方法
では、請求項２の固体撮像装置を製作する場合に、上記
第５半導体層と上記第３半導体層とを同時に形成すると
共に、上記第２半導体層と上記第７半導体層とを同時に
形成するので、固体撮像装置の作製工程が複雑化するの
を防止できる。
では、請求項２の固体撮像装置を製作する場合に、上記
第５半導体層と上記第３半導体層とを同時に形成すると
共に、上記第２半導体層と上記第７半導体層とを同時に
形成するので、固体撮像装置の作製工程が複雑化するの
を防止できる。
【図１】 この発明の一実施例の固体撮像装置の初段ソ
ースフォロワドライバートランジスタ並びに光電変換部
及び垂直転送部の断面構造を示す図である。
ースフォロワドライバートランジスタ並びに光電変換部
及び垂直転送部の断面構造を示す図である。
【図２】 上記固体撮像装置の作製過程を示す図であ
る。
る。
【図３】 上記固体撮像装置の作製過程を示す図であ
る。
る。
【図４】 ソースフォロワ回路の入出力特性を示す図で
ある。
ある。
【図５】 上記実施例および従来の固体撮像装置の全体
構成を示す図である。
構成を示す図である。
【図６】 従来の固体撮像装置の電荷検出部の浮遊拡散
層近傍を示す平面図である。
層近傍を示す平面図である。
【図７】 従来の固体撮像装置の初段ソースフォロワド
ライバートランジスタの断面構造を示す図である。
ライバートランジスタの断面構造を示す図である。
【図８】 従来の固体撮像装置の光電変換部及び垂直転
送部の断面構造を示す図である。
送部の断面構造を示す図である。
【図９】 ＦＰウエルとＤＰウエルとの境界の不純物濃
度プロファイルを示す図である。
度プロファイルを示す図である。
１１ Ｎ型半導体基板 １３ ＦＰウエル １４ Ｎ型半導体層 １５ Ｐ型半導体層 １８ 電極 １９a ソース １９b ドレイン
Claims (5)
- 【請求項１】 第１導電型の半導体基板上に設けられ
た、該半導体基板と逆導電型である第２導電型のウエル
と、 上記ウエル内に設けられた第１導電型の第１半導体層を
有し、この第１半導体層とウエルとの接合面で入射光を
信号電荷に変換するとともに、過剰電荷を該第１半導体
層から上記ウエルを介して上記半導体基板へ流出させる
縦型オーバーフロードレイン構造を形成する光電変換部
と、 上記ウエル内に設けられた第１導電型の第２半導体層、
および上記半導体基板から該第２半導体層への電荷の流
入を防止するように該第２半導体層の下方に設けられた
上記ウエルの不純物濃度よりも高濃度の第２導電型の第
３半導体層を有し、上記光電変換部から受けた信号電荷
を上記第２半導体層を通して転送する転送部と、 上記ウエル内に設けられた第１導電型の第４半導体層か
らなり、上記転送部が出力する信号電荷を受ける浮遊拡
散層と、 上記浮遊拡散層に配線を介してつながるゲート電極を有
し、上記浮遊拡散層の電位に応じた信号を出力するソー
スフォロワ回路とを含む固体撮像装置において、 上記ソースフォロワ回路の、少なくとも初段ソースフォ
ロワドライバートランジスタのチャネルおよびソース、
ドレイン領域が上記ウエル内に設けられ、 上記初段ソースフォロワドライバートランジスタのソー
ス、ドレイン領域の下方に、上記ウエルの不純物濃度よ
りも高濃度の第２導電型の第５半導体層を備え、 上記第３半導体層と上記第５半導体層とは同じ不純物濃
度の層からなる ことを特徴とする固体撮像装置。 - 【請求項２】 請求項１に記載の固体撮像装置におい
て、 上記初段ソースフォロワドライバートランジスタのソー
ス、ドレイン領域が、第１導電型の第６半導体層と、該
第６半導体層の下方及びゲート側に設けられ、上記第６
半導体層の不純物濃度よりも低濃度の第１導電型の第７
半導体層とからなり、 上記第２半導体層と上記第７半導体層とは同じ不純物濃
度の層からなることを特徴とする固体撮像装置。 - 【請求項３】 請求項２に記載の固体撮像装置におい
て、 上記ドレイン領域の第７半導体層のゲート側端部がゲー
ト電極端部の直下に重なる一方、上記ドレイン領域の第
６半導体層のゲート側端部が上記ゲート電極端部から側
方へ離間していることを特徴とする固体撮像装置。 - 【請求項４】 請求項１に記載の固体撮像装置を製造す
る固体撮像装置の製造方法であって、 上記第１導電型の半導体基板上に、該半導体基板と逆導
電型である第２導電型のウエルを設けた後、該ウエル内
に、第１イオン注入により、第２導電型不純物イオンを
注入し、上記第３半導体層及び上記第５半導体層を同時
に形成することを特徴とする、固体撮像装置の製造方
法。 - 【請求項５】 請求項２に記載の固体撮像装置を製造す
る固体撮像装置の製造方法であって、 上記第１導電型の半導体基板上に、該半導体基板と逆導
電型である第２導電型のウエルを設けた後、該ウエル内
に、第１イオン注入により、第２導電型不純物イオンを
注入し、上記第３半導体層及び上記第５半導体層を同時
に形成すると共に、第２イオン注入により、第１導電型
不純物イオンを注入し、上記第２半導体層及び上記第７
半導体層を同時に形成することを特徴とする、固体撮像
装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5224233A JP2832136B2 (ja) | 1992-12-28 | 1993-09-09 | 固体撮像装置及びその製造方法 |
| US08/157,725 US5357129A (en) | 1992-12-28 | 1993-11-24 | Solid state imaging device having high-sensitivity and low-noise characteristics by reducing electrostatic capacity of interconnection |
| KR1019930025913A KR0138629B1 (ko) | 1992-11-30 | 1993-11-30 | 배선의 정전용량을 줄이는 것에 의하여 고감도와 저소음의 특징을 갖는 고체촬상장치 |
| KR1019930025914A KR970003886B1 (ko) | 1992-11-30 | 1993-11-30 | 실리콘박막의 건식에칭방법 |
| DE69324122T DE69324122T2 (de) | 1992-12-28 | 1993-11-30 | Festkörper-Bildaufnehmer mit hoher Empfindlichkeit und geringem Rauschen durch Verringerung der elektrostatischen Kapazität der Verdrahtung |
| EP93309538A EP0605958B1 (en) | 1992-12-28 | 1993-11-30 | Solid state imaging device having high-sensitivity and low-noise characteristics by reducing electrostatic capacity of interconnection |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34745392 | 1992-12-28 | ||
| JP4-347453 | 1992-12-28 | ||
| JP5224233A JP2832136B2 (ja) | 1992-12-28 | 1993-09-09 | 固体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252374A JPH06252374A (ja) | 1994-09-09 |
| JP2832136B2 true JP2832136B2 (ja) | 1998-12-02 |
Family
ID=26525932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5224233A Expired - Fee Related JP2832136B2 (ja) | 1992-11-30 | 1993-09-09 | 固体撮像装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5357129A (ja) |
| EP (1) | EP0605958B1 (ja) |
| JP (1) | JP2832136B2 (ja) |
| DE (1) | DE69324122T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002100B1 (ko) * | 1993-03-27 | 1996-02-10 | 삼성전자주식회사 | 전하결합소자형 이미지센서 |
| US5492852A (en) * | 1993-10-07 | 1996-02-20 | Nec Corporation | Method for fabricating a solid imaging device having improved smear and breakdown voltage characteristics |
| JP3635681B2 (ja) | 1994-07-15 | 2005-04-06 | ソニー株式会社 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
| US5591997A (en) * | 1995-01-17 | 1997-01-07 | Eastman Kodak Company | Low capacitance floating diffusion structure for a solid state image sensor |
| CN1132252C (zh) * | 1995-05-29 | 2003-12-24 | 松下电器产业株式会社 | 固体摄象器件及其制造方法 |
| US6049470A (en) * | 1997-05-30 | 2000-04-11 | Dalsa, Inc. | Package with reticulated bond shelf |
| JPH11274462A (ja) * | 1998-03-23 | 1999-10-08 | Sony Corp | 固体撮像装置 |
| US6587142B1 (en) * | 1998-09-09 | 2003-07-01 | Pictos Technologies, Inc. | Low-noise active-pixel sensor for imaging arrays with high speed row reset |
| JP3631655B2 (ja) * | 2000-03-22 | 2005-03-23 | シャープ株式会社 | 固体撮像装置 |
| JP2004304012A (ja) | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| US20150021668A1 (en) * | 2013-07-19 | 2015-01-22 | Stmicroelectronics Sa | Photosensitive cell of an image sensor |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125872A (ja) * | 1982-01-21 | 1983-07-27 | Nec Corp | 電荷結合素子 |
| JPS60160659A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | 固体撮像装置 |
| JPS60223161A (ja) * | 1984-04-19 | 1985-11-07 | Nec Corp | 電荷転送素子の出力回路 |
| JPH079981B2 (ja) * | 1985-02-05 | 1995-02-01 | ソニー株式会社 | 電荷転送装置 |
| JPS62198162A (ja) * | 1986-02-26 | 1987-09-01 | Toshiba Corp | Ｍｏｓトランジスタ及びその製造方法 |
| JPS63263767A (ja) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | 半導体装置 |
| JPH01241161A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | 固体撮像装置 |
| JPH01283870A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 電荷転送装置 |
| JPH02262344A (ja) * | 1989-03-31 | 1990-10-25 | Sony Corp | 出力回路 |
| JP2991488B2 (ja) * | 1990-11-30 | 1999-12-20 | 株式会社東芝 | 電荷転送装置 |
| JPH04286361A (ja) * | 1991-03-15 | 1992-10-12 | Sony Corp | 固体撮像装置 |
| JP3097186B2 (ja) * | 1991-06-04 | 2000-10-10 | ソニー株式会社 | 固体撮像装置 |
| JPH056317A (ja) * | 1991-06-27 | 1993-01-14 | Kobe Nippon Denki Software Kk | 文書情報管理方式 |
| JP3118889B2 (ja) * | 1991-09-03 | 2000-12-18 | ソニー株式会社 | Ｃｃｄ撮像素子 |
-
1993
- 1993-09-09 JP JP5224233A patent/JP2832136B2/ja not_active Expired - Fee Related
- 1993-11-24 US US08/157,725 patent/US5357129A/en not_active Expired - Lifetime
- 1993-11-30 EP EP93309538A patent/EP0605958B1/en not_active Expired - Lifetime
- 1993-11-30 DE DE69324122T patent/DE69324122T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5357129A (en) | 1994-10-18 |
| DE69324122T2 (de) | 1999-09-09 |
| DE69324122D1 (de) | 1999-04-29 |
| EP0605958A1 (en) | 1994-07-13 |
| JPH06252374A (ja) | 1994-09-09 |
| EP0605958B1 (en) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705373B2 (en) | Solid state image pickup device and manufacturing method therefor | |
| KR980012585A (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
| US4665422A (en) | Solid state image sensing device | |
| JP2832136B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2921567B1 (ja) | 固体撮像装置およびその製造方法 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JPH07161955A (ja) | 固体撮像装置 | |
| US6338978B1 (en) | Image sensor and method for fabricating the same | |
| JPH077146A (ja) | 電荷検出装置 | |
| JP6161454B2 (ja) | 光電変換装置、その製造方法及びカメラ | |
| KR100494645B1 (ko) | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 | |
| KR100365744B1 (ko) | 이미지 센서의 포토다이오드 및 그 제조 방법 | |
| US20080182354A1 (en) | Methods of fabricating cmos image sensors | |
| KR0138629B1 (ko) | 배선의 정전용량을 줄이는 것에 의하여 고감도와 저소음의 특징을 갖는 고체촬상장치 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP3384509B2 (ja) | 固体撮像素子 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2784111B2 (ja) | 固体撮像素子の製造方法 | |
| JP3196430B2 (ja) | 電荷検出装置 | |
| JPH08153866A (ja) | 固体撮像素子及びその製造方法 | |
| JP3302189B2 (ja) | 電荷結合素子 | |
| JP2002270807A (ja) | Ｃｍｏｓイメージセンサ | |
| JPH07118535B2 (ja) | 電荷転送素子とその駆動方法 | |
| JPH08241982A (ja) | 固体撮像装置 | |
| JP2910648B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |