JP3097186B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3097186B2 JP3097186B2 JP03159601A JP15960191A JP3097186B2 JP 3097186 B2 JP3097186 B2 JP 3097186B2 JP 03159601 A JP03159601 A JP 03159601A JP 15960191 A JP15960191 A JP 15960191A JP 3097186 B2 JP3097186 B2 JP 3097186B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- substrate
- drive
- load
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 33
- 238000001514 detection method Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000007935 neutral effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【産業上の利用分野】本発明は固体撮像装置に関し、出
力部としてフローティングディフュージョン(Floating
Diffusion)型電荷検出増幅器を具備する固体撮像装置に
関する。
力部としてフローティングディフュージョン(Floating
Diffusion)型電荷検出増幅器を具備する固体撮像装置に
関する。
【0002】
【技術的背景】固体撮像装置の一例として、例えばイン
ターライン転送方式のCCD固体撮像装置の概略構成を
図7に示す。同図において、水平及び垂直方向にて画素
単位で2次元的に配列されて入射光量に応じた信号電荷
を蓄積する複数個のフォトセンサ1と、これらフォトセ
ンサ1の垂直列毎に配されかつ垂直ブランキング期間の
一部にて読出しゲート部2を介して瞬時に読み出された
信号電荷を垂直方向に転送する垂直シフトレジスタ3と
によって撮像部4が構成されている。この撮像部4にお
いて、フォトセンサ部1は例えばフォトダイオードから
なり、垂直シフトレジスタ3はCCD(Charge Coupled
Device) によって構成される。
ターライン転送方式のCCD固体撮像装置の概略構成を
図7に示す。同図において、水平及び垂直方向にて画素
単位で2次元的に配列されて入射光量に応じた信号電荷
を蓄積する複数個のフォトセンサ1と、これらフォトセ
ンサ1の垂直列毎に配されかつ垂直ブランキング期間の
一部にて読出しゲート部2を介して瞬時に読み出された
信号電荷を垂直方向に転送する垂直シフトレジスタ3と
によって撮像部4が構成されている。この撮像部4にお
いて、フォトセンサ部1は例えばフォトダイオードから
なり、垂直シフトレジスタ3はCCD(Charge Coupled
Device) によって構成される。
【0003】垂直シフトレジスタ3に移された信号電荷
は、水平ブランキング期間の一部にて1走査線に相当す
る部分ずつ順に水平シフトレジスタ5へ転送される。1
走査線分の信号電荷は、CCDによって構成された水平
シフトレジスタ5により、テレビジョン信号の水平走査
期間に合わせて順次フローティングディフュージョン
(FD)6に転送される。フローティングディフュージ
ョン6には信号電荷検出用ソースフォロワアンプ7が接
続されており、このソースフォロワアンプ7は転送され
てきた信号電荷を検出して電気信号に変換する。ソース
フォロワアンプ7は例えば2段構成となっており、ドラ
イブ側MOSトランジスタ8及び負荷側MOSトランジ
スタ9からなっている。
は、水平ブランキング期間の一部にて1走査線に相当す
る部分ずつ順に水平シフトレジスタ5へ転送される。1
走査線分の信号電荷は、CCDによって構成された水平
シフトレジスタ5により、テレビジョン信号の水平走査
期間に合わせて順次フローティングディフュージョン
(FD)6に転送される。フローティングディフュージ
ョン6には信号電荷検出用ソースフォロワアンプ7が接
続されており、このソースフォロワアンプ7は転送され
てきた信号電荷を検出して電気信号に変換する。ソース
フォロワアンプ7は例えば2段構成となっており、ドラ
イブ側MOSトランジスタ8及び負荷側MOSトランジ
スタ9からなっている。
【0004】
【従来の技術】図8に、従来の信号電荷検出用ソースフ
ォロワアンプ7の断面構造を示す。同図において、ソー
スフォロワアンプ7を構成するドライブ側MOSトラン
ジスタ8及び負荷側MOSトランジスタ9は、CCD固
体撮像装置の基板となる例えばN型基板11上にPウェ
ル(P型領域)12を介して形成されている。Pウェル
12はドライブ側MOSトランジスタ8及び負荷側MO
Sトランジスタ9を含む活性領域と基板11の裏面側と
を絶縁分離するためのものである。
ォロワアンプ7の断面構造を示す。同図において、ソー
スフォロワアンプ7を構成するドライブ側MOSトラン
ジスタ8及び負荷側MOSトランジスタ9は、CCD固
体撮像装置の基板となる例えばN型基板11上にPウェ
ル(P型領域)12を介して形成されている。Pウェル
12はドライブ側MOSトランジスタ8及び負荷側MO
Sトランジスタ9を含む活性領域と基板11の裏面側と
を絶縁分離するためのものである。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の信号電荷検出用ソースフォロワアンプ7では、活性
領域と基板11の裏面側を絶縁分離するPウェル12を
ドライブ側MOSトランジスタ8と負荷側MOSトラン
ジスタ9で区別することなく同一の構造で形成していた
ので、ドライブ側及び負荷側のMOSトランジスタ8,
9の各I‐V特性がほぼ同一の特性となることから、そ
れぞれ最適なI‐V特性を得ることができなかった。こ
のため、負荷側MOSトランジスタ9のI‐V特性を犠
牲にし、短チャネル効果(ドレインコンダクタンスが
大)が残っている状態でソースフォロワアンプ7を形成
していた。
来の信号電荷検出用ソースフォロワアンプ7では、活性
領域と基板11の裏面側を絶縁分離するPウェル12を
ドライブ側MOSトランジスタ8と負荷側MOSトラン
ジスタ9で区別することなく同一の構造で形成していた
ので、ドライブ側及び負荷側のMOSトランジスタ8,
9の各I‐V特性がほぼ同一の特性となることから、そ
れぞれ最適なI‐V特性を得ることができなかった。こ
のため、負荷側MOSトランジスタ9のI‐V特性を犠
牲にし、短チャネル効果(ドレインコンダクタンスが
大)が残っている状態でソースフォロワアンプ7を形成
していた。
【0006】その結果、以下に述べるような問題が生じ
ていた。先ず、信号電荷検出用ソースフォロワアンプ7
の小信号時のAC利得Gの算出式を次式に示す。
ていた。先ず、信号電荷検出用ソースフォロワアンプ7
の小信号時のAC利得Gの算出式を次式に示す。
【数1】 G=gm /(gm +gs +gb +gsl) …… ここに、gm ,gs 及びgb はドライブ側MOSトラン
ジスタ8の相互コンダクタンス、ドレインコンダクタン
ス及びバックゲート相互コンダクタンスであり、gslは
負荷側MOSトランジスタ9のドレインコンダクタンス
である。
ジスタ8の相互コンダクタンス、ドレインコンダクタン
ス及びバックゲート相互コンダクタンスであり、gslは
負荷側MOSトランジスタ9のドレインコンダクタンス
である。
【0007】上記算出式において、先述したように負
荷側MOSトランジスタ9のI‐V特性を犠牲にしてい
ることで、このI‐V特性を最適化できず、図9(A)
に示すように、理想的な特性(B)に比して負荷側MO
Sトランジスタ9のドレインコンダクタンスgslが大き
い故、利得Gが低下してしまうという問題があった。ま
た、ドライブ側MOSトランジスタ8においても、負荷
側MOSトランジスタ9の動作をある程度保つために
は、Pウェル12を基板表面より十分深く形成すること
ができず、ドライブ側MOSトランジスタ8のバックゲ
ート相互コンダクタンスgb が大きくなるため、これも
利得Gの低下の一因となっていた。
荷側MOSトランジスタ9のI‐V特性を犠牲にしてい
ることで、このI‐V特性を最適化できず、図9(A)
に示すように、理想的な特性(B)に比して負荷側MO
Sトランジスタ9のドレインコンダクタンスgslが大き
い故、利得Gが低下してしまうという問題があった。ま
た、ドライブ側MOSトランジスタ8においても、負荷
側MOSトランジスタ9の動作をある程度保つために
は、Pウェル12を基板表面より十分深く形成すること
ができず、ドライブ側MOSトランジスタ8のバックゲ
ート相互コンダクタンスgb が大きくなるため、これも
利得Gの低下の一因となっていた。
【0008】本発明は、上述した点に鑑みて為されたも
のであり、ドライブ側及び負荷側のMOSトランジスタ
の各I‐V特性の最適化を可能とし、ソースフォロワア
ンプの小信号時のAC利得を最大化することにより、感
度の向上を可能とした固体撮像装置を提供することを目
的とする。
のであり、ドライブ側及び負荷側のMOSトランジスタ
の各I‐V特性の最適化を可能とし、ソースフォロワア
ンプの小信号時のAC利得を最大化することにより、感
度の向上を可能とした固体撮像装置を提供することを目
的とする。
【0009】
【課題を解決するための手段】本発明による固体撮像装
置は、第1導電型の基板の表面側に形成されたドライブ
側MOSトランジスタ及び負荷側MOSトランジスタか
らなるフローティングディフュージョン型電荷検出増幅
器を出力部として具備する固体撮像装置であって、基板
表面に対して深く形成され、ドライブ側MOSトランジ
スタを含む活性領域と基板裏面側とを絶縁分離する第2
導電型の第1ウェルと、基板表面に対して浅く形成され
かつ接地電位が与えられ、負荷側MOSトランジスタを
含む活性領域と基板裏面側とを絶縁分離する第2導電型
の第2ウェルとを備えた構成となっている。
置は、第1導電型の基板の表面側に形成されたドライブ
側MOSトランジスタ及び負荷側MOSトランジスタか
らなるフローティングディフュージョン型電荷検出増幅
器を出力部として具備する固体撮像装置であって、基板
表面に対して深く形成され、ドライブ側MOSトランジ
スタを含む活性領域と基板裏面側とを絶縁分離する第2
導電型の第1ウェルと、基板表面に対して浅く形成され
かつ接地電位が与えられ、負荷側MOSトランジスタを
含む活性領域と基板裏面側とを絶縁分離する第2導電型
の第2ウェルとを備えた構成となっている。
【0010】
【作用】本発明による固体撮像装置において、負荷側M
OSトランジスタ部分の第2ウェルのニュートラル領域
が基板表面に対して浅く形成されたことで、負荷側MO
Sトランジスタのドレイン/ソース領域からのチャネル
変調を受けにくくなり、短チャネル効果が抑制される。
これにより、負荷側MOSトランジスタのドレインコン
ダクタンスgslが小さくなる。また、ドライブ側MOS
トランジスタ部分の第1ウェルが基板表面に対して深く
形成されかつ電位的に空乏化されたことで、MOSトラ
ンジスタのバックゲートが基板深部にまで延びた空乏層
端によって形成されるため、MOSトランジスタのチャ
ネル部分への影響が極めて小さくなる。これにより、ド
ライブ側MOSトランジスタのバックゲート相互コンダ
クタンスgb が小さくなる。
OSトランジスタ部分の第2ウェルのニュートラル領域
が基板表面に対して浅く形成されたことで、負荷側MO
Sトランジスタのドレイン/ソース領域からのチャネル
変調を受けにくくなり、短チャネル効果が抑制される。
これにより、負荷側MOSトランジスタのドレインコン
ダクタンスgslが小さくなる。また、ドライブ側MOS
トランジスタ部分の第1ウェルが基板表面に対して深く
形成されかつ電位的に空乏化されたことで、MOSトラ
ンジスタのバックゲートが基板深部にまで延びた空乏層
端によって形成されるため、MOSトランジスタのチャ
ネル部分への影響が極めて小さくなる。これにより、ド
ライブ側MOSトランジスタのバックゲート相互コンダ
クタンスgb が小さくなる。
【0011】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図1は、本発明に係る信号電荷検出用ソー
スフォロワアンプの一実施例の構造を示す断面図であ
る。図において、CCD固体撮像装置の基板となる例え
ばN型基板11の表面側には、N+ 型ドレイン領域1
3、N+ 型ソース領域14及びチャネル領域の上方に配
されたゲート電極15によってドライブ側MOSトラン
ジスタ8が形成され、またドライブ側MOSトランジス
タ8に隣接して、N+ 型ドレイン領域16、N+ 型ソー
ス領域17及びチャネル領域の上方に配されたゲート電
極18によって負荷側MOSトランジスタ9が形成され
ている。
に説明する。図1は、本発明に係る信号電荷検出用ソー
スフォロワアンプの一実施例の構造を示す断面図であ
る。図において、CCD固体撮像装置の基板となる例え
ばN型基板11の表面側には、N+ 型ドレイン領域1
3、N+ 型ソース領域14及びチャネル領域の上方に配
されたゲート電極15によってドライブ側MOSトラン
ジスタ8が形成され、またドライブ側MOSトランジス
タ8に隣接して、N+ 型ドレイン領域16、N+ 型ソー
ス領域17及びチャネル領域の上方に配されたゲート電
極18によって負荷側MOSトランジスタ9が形成され
ている。
【0012】各MOSトランジスタ8,9とN型基板1
1の間には、活性領域と基板裏面側とを絶縁分離するた
めのPウェル(P型領域)が配されることになるが、こ
のPウェルはドライブ側MOSトランジスタ8部分と負
荷側MOSトランジスタ9部分で独立に形成される。す
なわち、ドライブ側MOSトランジスタ8のPウェル1
9は基板表面に対して深く形成され、しかも電位的に空
乏化される一方、負荷側MOSトランジスタ9のPウェ
ル20は基板表面に対して浅く形成され、しかも接地電
位が与えられて電位的にニュートラル化された状態でソ
ースフォロワアンプ7を構成している。
1の間には、活性領域と基板裏面側とを絶縁分離するた
めのPウェル(P型領域)が配されることになるが、こ
のPウェルはドライブ側MOSトランジスタ8部分と負
荷側MOSトランジスタ9部分で独立に形成される。す
なわち、ドライブ側MOSトランジスタ8のPウェル1
9は基板表面に対して深く形成され、しかも電位的に空
乏化される一方、負荷側MOSトランジスタ9のPウェ
ル20は基板表面に対して浅く形成され、しかも接地電
位が与えられて電位的にニュートラル化された状態でソ
ースフォロワアンプ7を構成している。
【0013】ここで、本発明に係るI‐V特性と従来例
のそれを対比する。なお、MOSトランジスタのI‐V
特性は、図2に示すI‐V特性測定用接続回路によって
測定される。先ず、ドライブ側MOSトランジスタ8と
負荷側MOSトランジスタ9が同一構造のPウェル12
を有している従来型ソースフォロワアンプ(図8)にお
いては、図3〜図5の各(A)に示すような特性が得ら
れ、先の算出式におけるドライブ側MOSトランジス
タ8のバックゲート相互コンダクタンスgb 及び負荷側
MOSトランジスタ9のドレインコンダクタンスgslが
大きいため、ソースフォロワアンプ7のAC利得Gが低
いことがわかる。
のそれを対比する。なお、MOSトランジスタのI‐V
特性は、図2に示すI‐V特性測定用接続回路によって
測定される。先ず、ドライブ側MOSトランジスタ8と
負荷側MOSトランジスタ9が同一構造のPウェル12
を有している従来型ソースフォロワアンプ(図8)にお
いては、図3〜図5の各(A)に示すような特性が得ら
れ、先の算出式におけるドライブ側MOSトランジス
タ8のバックゲート相互コンダクタンスgb 及び負荷側
MOSトランジスタ9のドレインコンダクタンスgslが
大きいため、ソースフォロワアンプ7のAC利得Gが低
いことがわかる。
【0014】一方、負荷側MOSトランジスタ9のPウ
ェル20が基板表面に対して浅く形成されかつ電位的に
ニュートラル状態にあり、又ドライブ側MOSトランジ
スタ8のPウェル19が基板表面に対して深く形成さ
れ、しかも電位的に空乏化状態にある本例によるソース
フォロワアンプ7においては、図3〜図5の各(B)に
示すような特性が得られ、ドライブ側MOSトランジス
タ8のバックゲート相互コンダクタンスgb 及び負荷側
MOSトランジスタ9のドレインコンダクタンスgslが
小さく、先の算出式からソースフォロワアンプのAC
利得Gが高いことがわかる。なお、図3はドライブ側M
OSトランジスタ8のId‐Vd特性を、図4はドライ
ブ側MOSトランジスタ8のId‐Vg特性を、図5は
負荷側MOSトランジスタ9のId‐Vd特性をそれぞ
れ示している。
ェル20が基板表面に対して浅く形成されかつ電位的に
ニュートラル状態にあり、又ドライブ側MOSトランジ
スタ8のPウェル19が基板表面に対して深く形成さ
れ、しかも電位的に空乏化状態にある本例によるソース
フォロワアンプ7においては、図3〜図5の各(B)に
示すような特性が得られ、ドライブ側MOSトランジス
タ8のバックゲート相互コンダクタンスgb 及び負荷側
MOSトランジスタ9のドレインコンダクタンスgslが
小さく、先の算出式からソースフォロワアンプのAC
利得Gが高いことがわかる。なお、図3はドライブ側M
OSトランジスタ8のId‐Vd特性を、図4はドライ
ブ側MOSトランジスタ8のId‐Vg特性を、図5は
負荷側MOSトランジスタ9のId‐Vd特性をそれぞ
れ示している。
【0015】ところで、本例によるソースフォロワアン
プ7において、ドライブ側MOSトランジスタ8のバッ
クゲート相互コンダクタンスgb が小さくなるのは、図
8の従来例ではドライブ側MOSトランジスタ8のバッ
クゲートが比較的基板表面に対して浅いPウェル12の
ニュートラル領域で形成されているのに対し、本例では
ドライブ側MOSトランジスタ8のバックゲートが基板
深部にまで延びた空乏層端21によって形成されている
ため、MOSトランジスタ8のチャネル部分への影響が
極めて小さくなるためである。
プ7において、ドライブ側MOSトランジスタ8のバッ
クゲート相互コンダクタンスgb が小さくなるのは、図
8の従来例ではドライブ側MOSトランジスタ8のバッ
クゲートが比較的基板表面に対して浅いPウェル12の
ニュートラル領域で形成されているのに対し、本例では
ドライブ側MOSトランジスタ8のバックゲートが基板
深部にまで延びた空乏層端21によって形成されている
ため、MOSトランジスタ8のチャネル部分への影響が
極めて小さくなるためである。
【0016】また、本発明に係るソースフォロワアンプ
において、負荷側MOSトランジスタ9のドレインコン
ダクタンスgslが小さくなるのは、図8の負荷側MOS
トランジスタ9部分のPウェル12のニュートラル領域
に対し、図1の負荷側MOSトランジスタ9部分のPウ
ェル20のニュートラル領域が極めて浅く形成されてい
るため、ドレイン領域16/ソース領域17からのチャ
ネル変調を受けにくくなり、短チャネル効果が抑制され
るためである。
において、負荷側MOSトランジスタ9のドレインコン
ダクタンスgslが小さくなるのは、図8の負荷側MOS
トランジスタ9部分のPウェル12のニュートラル領域
に対し、図1の負荷側MOSトランジスタ9部分のPウ
ェル20のニュートラル領域が極めて浅く形成されてい
るため、ドレイン領域16/ソース領域17からのチャ
ネル変調を受けにくくなり、短チャネル効果が抑制され
るためである。
【0017】図6は、本発明に係る信号電荷検出用ソー
スフォロワアンプの他の実施例の構造を示す断面図であ
り、図中図1と同等部分には同一符号を付して示してあ
る。本実施例では、ドライブ側MOSトランジスタ8に
用いた深いPウェル19において、負荷側MOSトラン
ジスタ9の浅いPウェル20と同様に、ニュートラル領
域を形成した構成となっており、それ以外の基本的な構
成は図1のそれと全く同じである。
スフォロワアンプの他の実施例の構造を示す断面図であ
り、図中図1と同等部分には同一符号を付して示してあ
る。本実施例では、ドライブ側MOSトランジスタ8に
用いた深いPウェル19において、負荷側MOSトラン
ジスタ9の浅いPウェル20と同様に、ニュートラル領
域を形成した構成となっており、それ以外の基本的な構
成は図1のそれと全く同じである。
【0018】このように、ドライブ側MOSトランジス
タ8部分のこのニュートラル領域を基板表面に対して十
分に深い位置に形成することにより、先の算出式中の
ドライブ側MOSトランジスタ8のバックゲート相互コ
ンダクタンスgb を十分に小さくすることができるた
め、図1の実施例の場合と同様に、ソースフォロワアン
プ7のAC利得Gを向上できることになる。
タ8部分のこのニュートラル領域を基板表面に対して十
分に深い位置に形成することにより、先の算出式中の
ドライブ側MOSトランジスタ8のバックゲート相互コ
ンダクタンスgb を十分に小さくすることができるた
め、図1の実施例の場合と同様に、ソースフォロワアン
プ7のAC利得Gを向上できることになる。
【0019】また、この構造によれば、ドライブ側でも
負荷側でもPウェル19,20がニュートラル領域を有
していることから、半導体プロセスの変動に対して動作
のバラツキが少なくなるという利点がある。さらには、
基板排出型電子シャッター時に、基板電圧の変化に対す
るソースフォロワアンプ7の動作点の変動が無くなるた
め、信号処理回路への悪影響を回避できるという利点も
挙げられる。
負荷側でもPウェル19,20がニュートラル領域を有
していることから、半導体プロセスの変動に対して動作
のバラツキが少なくなるという利点がある。さらには、
基板排出型電子シャッター時に、基板電圧の変化に対す
るソースフォロワアンプ7の動作点の変動が無くなるた
め、信号処理回路への悪影響を回避できるという利点も
挙げられる。
【0020】
【発明の効果】以上説明したように、本発明によれば、
ドライブ側MOSトランジスタ部分のPウェルを基板表
面に対して深く形成するとともに、負荷側MOSトラン
ジスタ部分のPウェルを基板表面に対して浅く形成しか
つ接地電位を与えて電位的にニュートラル化したことに
より、基板ニュートラル領域からのドライブ側MOSト
ランジスタのチャネル部分への影響が極めて小さくな
り、MOSトランジスタのバックゲート相互コンダクタ
ンスgbが小さくなる一方、負荷側MOSトランジスタ
のドレイン/ソース領域からのチャネル変調を受けにく
くなって短チャネル効果が抑制され、MOSトランジス
タのドレインコンダクタンスgS1が小さくなるため、ド
ライブ側及び負荷側のMOSトランジスタの各I-V特
性の最適化が可能となり、ソースフォロワアンプの小信
号時のAC利得を最大化でき、感度向上が図れる効果が
ある。
ドライブ側MOSトランジスタ部分のPウェルを基板表
面に対して深く形成するとともに、負荷側MOSトラン
ジスタ部分のPウェルを基板表面に対して浅く形成しか
つ接地電位を与えて電位的にニュートラル化したことに
より、基板ニュートラル領域からのドライブ側MOSト
ランジスタのチャネル部分への影響が極めて小さくな
り、MOSトランジスタのバックゲート相互コンダクタ
ンスgbが小さくなる一方、負荷側MOSトランジスタ
のドレイン/ソース領域からのチャネル変調を受けにく
くなって短チャネル効果が抑制され、MOSトランジス
タのドレインコンダクタンスgS1が小さくなるため、ド
ライブ側及び負荷側のMOSトランジスタの各I-V特
性の最適化が可能となり、ソースフォロワアンプの小信
号時のAC利得を最大化でき、感度向上が図れる効果が
ある。
【図1】本発明に係る信号電荷検出用ソースフォロワア
ンプの一実施例の構造を示す断面図である。
ンプの一実施例の構造を示す断面図である。
【図2】MOSトランジスタのI‐V特性測定のための
接続回路図である。
接続回路図である。
【図3】ドライブ側MOSトランジスタのId‐Vd特
性を示す特性図であり、(A)は従来例による特性、
(B)は本発明による特性をそれぞれ示している。
性を示す特性図であり、(A)は従来例による特性、
(B)は本発明による特性をそれぞれ示している。
【図4】ドライブ側MOSトランジスタのId‐Vg特
性を示す特性図であり、(A)は従来例による特性、
(B)は本発明による特性をそれぞれ示している。
性を示す特性図であり、(A)は従来例による特性、
(B)は本発明による特性をそれぞれ示している。
【図5】負荷側MOSトランジスタのId‐Vd特性を
示す特性図であり、(A)は従来例による特性、(B)
は本発明による特性をそれぞれ示している。
示す特性図であり、(A)は従来例による特性、(B)
は本発明による特性をそれぞれ示している。
【図6】本発明に係る信号電荷検出用ソースフォロワア
ンプの他の実施例の構造を示す断面図である。
ンプの他の実施例の構造を示す断面図である。
【図7】インターライン転送方式のCCD固体撮像装置
の概略構成図である。
の概略構成図である。
【図8】信号電荷検出用ソースフォロワアンプの従来構
造を示す断面図である。
造を示す断面図である。
【図9】負荷側MOSトランジスタのI‐V特性を示す
特性図であり、(A)は従来例による特性、(B)は理
想的な特性をそれぞれ示している。
特性図であり、(A)は従来例による特性、(B)は理
想的な特性をそれぞれ示している。
1 フォトセンサ 3 垂直シフトレジスタ 4 撮像部 5 水平シフトレジスタ 6 フローティングディフュージョン(FD) 7 ソースフォロワアンプ 8 ドライブ側MOSトランジスタ 9 負荷側MOSトランジスタ 11 N型基板 12,19,20 Pウェル 13,16 N+ ドレイン領域 14,17 N+ ソース領域 15,18 ゲート電極
Claims (2)
- 【請求項1】 第1導電型の基板の表面側に形成された
ドライブ側MOSトランジスタ及び負荷側MOSトラン
ジスタからなるフローティングディフュージョン型電荷
検出増幅器を出力部として具備する固体撮像装置であっ
て、前記基板の表面に対して深く形成され、 前記ドライブ側
MOSトランジスタを含む活性領域と前記基板の裏面側
とを絶縁分離する第2導電型の第1ウェルと、前記基板の表面に対して浅く形成されかつ接地電位が与
えられ、 前記負荷側MOSトランジスタを含む活性領域
と前記基板の裏面側とを絶縁分離する第2導電型の第2
ウェルとを備えたことを特徴とする固体撮像装置。 - 【請求項2】 前記第1ウェルに接地電位が与えられて
いることを特徴とする請求項1記載の固体撮像装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03159601A JP3097186B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
EP92109295A EP0517164B1 (en) | 1991-06-04 | 1992-06-02 | Solid-state image sensor |
KR1019920009519A KR100218773B1 (ko) | 1991-06-04 | 1992-06-02 | 고체촬상장치 |
DE69209374T DE69209374T2 (de) | 1991-06-04 | 1992-06-02 | Festkörper-Bildsensor |
SG1996008288A SG63631A1 (en) | 1991-06-04 | 1992-06-02 | Solid-stage image sensor |
US07/892,930 US5202907A (en) | 1991-06-04 | 1992-06-03 | Solid-state image sensor output mosfet amplifier with mosfet load |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03159601A JP3097186B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04357873A JPH04357873A (ja) | 1992-12-10 |
JP3097186B2 true JP3097186B2 (ja) | 2000-10-10 |
Family
ID=15697268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03159601A Expired - Lifetime JP3097186B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5202907A (ja) |
EP (1) | EP0517164B1 (ja) |
JP (1) | JP3097186B2 (ja) |
KR (1) | KR100218773B1 (ja) |
DE (1) | DE69209374T2 (ja) |
SG (1) | SG63631A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2832136B2 (ja) * | 1992-12-28 | 1998-12-02 | シャープ株式会社 | 固体撮像装置及びその製造方法 |
JP3020785B2 (ja) * | 1993-12-09 | 2000-03-15 | 株式会社東芝 | 固体撮像装置 |
JP3367776B2 (ja) * | 1993-12-27 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
US5625210A (en) * | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
US6297070B1 (en) | 1996-12-20 | 2001-10-02 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
US6100556A (en) * | 1997-11-14 | 2000-08-08 | Motorola Inc. | Method of forming a semiconductor image sensor and structure |
US6492694B2 (en) | 1998-02-27 | 2002-12-10 | Micron Technology, Inc. | Highly conductive composite polysilicon gate for CMOS integrated circuits |
KR100278285B1 (ko) | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
KR100268440B1 (ko) * | 1998-09-21 | 2000-10-16 | 윤종용 | 고감도 고체 촬상 장치 |
US6407440B1 (en) | 2000-02-25 | 2002-06-18 | Micron Technology Inc. | Pixel cell with high storage capacitance for a CMOS imager |
US7464877B2 (en) | 2003-11-13 | 2008-12-16 | Metrologic Instruments, Inc. | Digital imaging-based bar code symbol reading system employing image cropping pattern generator and automatic cropped image processor |
US7490774B2 (en) * | 2003-11-13 | 2009-02-17 | Metrologic Instruments, Inc. | Hand-supportable imaging based bar code symbol reader employing automatic light exposure measurement and illumination control subsystem integrated therein |
US7594609B2 (en) * | 2003-11-13 | 2009-09-29 | Metrologic Instruments, Inc. | Automatic digital video image capture and processing system supporting image-processing based code symbol reading during a pass-through mode of system operation at a retail point of sale (POS) station |
US7128266B2 (en) * | 2003-11-13 | 2006-10-31 | Metrologic Instruments. Inc. | Hand-supportable digital imaging-based bar code symbol reader supporting narrow-area and wide-area modes of illumination and image capture |
US7110028B1 (en) * | 2002-08-13 | 2006-09-19 | Foveon, Inc. | Electronic shutter using buried layers and active pixel sensor and array employing same |
JP4016192B2 (ja) * | 2002-08-19 | 2007-12-05 | ソニー株式会社 | 固体撮像装置とその製造方法 |
US7841533B2 (en) | 2003-11-13 | 2010-11-30 | Metrologic Instruments, Inc. | Method of capturing and processing digital images of an object within the field of view (FOV) of a hand-supportable digitial image capture and processing system |
JP4827422B2 (ja) * | 2005-03-10 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の設計方法と装置並びにプログラム |
US7741857B2 (en) * | 2008-03-06 | 2010-06-22 | International Business Machines Corporation | System and method for de-embedding a device under test employing a parametrized netlist |
JP5525736B2 (ja) * | 2009-02-18 | 2014-06-18 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
US8471310B2 (en) | 2011-01-11 | 2013-06-25 | Aptina Imaging Corporation | Image sensor pixels with back-gate-modulated vertical transistor |
CN111628002B (zh) * | 2020-06-08 | 2023-05-23 | 无锡光磊电子科技有限公司 | 一种mos管 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8301629A (nl) * | 1983-05-09 | 1984-12-03 | Philips Nv | Halfgeleiderinrichting. |
JP2727584B2 (ja) * | 1988-09-20 | 1998-03-11 | ソニー株式会社 | 固体撮像装置 |
JPH02262344A (ja) * | 1989-03-31 | 1990-10-25 | Sony Corp | 出力回路 |
-
1991
- 1991-06-04 JP JP03159601A patent/JP3097186B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-02 SG SG1996008288A patent/SG63631A1/en unknown
- 1992-06-02 EP EP92109295A patent/EP0517164B1/en not_active Expired - Lifetime
- 1992-06-02 DE DE69209374T patent/DE69209374T2/de not_active Expired - Lifetime
- 1992-06-02 KR KR1019920009519A patent/KR100218773B1/ko not_active IP Right Cessation
- 1992-06-03 US US07/892,930 patent/US5202907A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0517164B1 (en) | 1996-03-27 |
KR100218773B1 (ko) | 1999-09-01 |
DE69209374D1 (de) | 1996-05-02 |
JPH04357873A (ja) | 1992-12-10 |
EP0517164A1 (en) | 1992-12-09 |
DE69209374T2 (de) | 1996-10-31 |
KR930001445A (ko) | 1993-01-16 |
SG63631A1 (en) | 1999-03-30 |
US5202907A (en) | 1993-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3097186B2 (ja) | 固体撮像装置 | |
US10404932B2 (en) | Photoelectric conversion device and image-pickup apparatus | |
US8134190B2 (en) | Image pickup apparatus and image pickup system | |
KR100262286B1 (ko) | 증폭형고체촬상소자 | |
EP2065938B1 (en) | Solid-state imaging device and camera | |
JP4613014B2 (ja) | Cmosイメージセンサの単位画素 | |
US7187052B2 (en) | Photoelectric conversion apparatus and image pick-up system using the photoelectric conversion apparatus | |
US8772844B2 (en) | Solid-state imaging device | |
JP3403061B2 (ja) | 固体撮像装置 | |
JP3647390B2 (ja) | 電荷転送装置、固体撮像装置及び撮像システム | |
US6774453B2 (en) | Semiconductor device, image pickup device using the same, and photoelectric conversion device | |
JP2006073736A (ja) | 光電変換装置、固体撮像装置及び固体撮像システム | |
US8513721B2 (en) | CMOS image sensor with non-contact structure | |
WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
KR20120052875A (ko) | 고체 이미지 센서, 고체 이미지 센서의 제조 방법 및 촬상 시스템 | |
JP2005347759A (ja) | 暗電流を減少させるためのイメージセンサー及びその製造方法 | |
JP3359258B2 (ja) | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 | |
US8692347B2 (en) | Solid-state imaging device and method of manufacturing solid-state imaging device | |
US20070145440A1 (en) | CMOS Image Sensor and Method for Fabricating the Same | |
US11430827B2 (en) | Photoelectric conversion apparatus and camera | |
CN116250248A (zh) | 固态摄像装置及其制造方法和电子设备 | |
JP5414781B2 (ja) | 光電変換装置の製造方法 | |
JP2002270807A (ja) | Cmosイメージセンサ | |
KR20150017653A (ko) | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 | |
JPH09237887A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |