JP2828318B2 - 多層リードフレームの製造方法 - Google Patents

多層リードフレームの製造方法

Info

Publication number
JP2828318B2
JP2828318B2 JP2130083A JP13008390A JP2828318B2 JP 2828318 B2 JP2828318 B2 JP 2828318B2 JP 2130083 A JP2130083 A JP 2130083A JP 13008390 A JP13008390 A JP 13008390A JP 2828318 B2 JP2828318 B2 JP 2828318B2
Authority
JP
Japan
Prior art keywords
lead frame
plane
strip
metal
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2130083A
Other languages
English (en)
Other versions
JPH0425163A (ja
Inventor
満晴 清水
吉樹 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2130083A priority Critical patent/JP2828318B2/ja
Priority to KR1019910007298A priority patent/KR950006981B1/ko
Priority to EP91304411A priority patent/EP0457593B1/en
Priority to DE69127316T priority patent/DE69127316T2/de
Priority to US07/701,183 priority patent/US5281556A/en
Publication of JPH0425163A publication Critical patent/JPH0425163A/ja
Priority to HK98100678A priority patent/HK1001936A1/xx
Application granted granted Critical
Publication of JP2828318B2 publication Critical patent/JP2828318B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は多層リードフレームの製造方法に関する。
（従来の技術） 高速性、放熱性などの特性においてセラミックパッケ
ージに劣らない優れた特性を有するプラスチックパッケ
ージが開発された。
このプラスチックパッケージは、従来の単層リードフ
レームに替えて、第10図に示されるように、信号層（リ
ードフレーム）12、電源プレーン14、グランドプレーン
16の３層を耐熱性を有するポリイミド製の絶縁テープ片
17a、17bを介在させて積層した多層リードフレームを用
いている。このようにインナーリードを多層化すること
によって、線間のクロストークが解消され、またインダ
クタンスや線間容量の減少が図れ、もって優れた特性が
得られている。
ところで従来、上記多層リードフレームを製造するに
は、第10図に示すリードフレーム12、電源プレーン14、
グランドプレーン16、両面に接着剤層が形成された絶縁
テープ片17a、17bを各個片に成形し、これらを画像認識
装置等により位置合わせして積層し、加圧、加熱して接
着するようにしていた。
（発明が解決しようとする課題） しかしながら、上記のように絶縁テープ片17a、17bを
含めて５層もの個片を画像認識装置等によって位置合わ
せしつつ積層するのは極めて厄介であり、位置合わせに
長時間を要し、効率のよい生産が行えなかった。また把
持装置等によって把持した個片を積層後、把持装置等に
よる把持を解放した際、積層した個片が微妙に位置ずれ
を起こし、制度よい組み付けが行えないという問題点が
あった。この多層リードフレームはもともと多ピン化し
た際の特性の改善を図るものであり、そのインナーリー
ドパターンは密であり、少しの位置ずれでも電源パター
ン14、グランドプレーン16の端子と対応するリードフレ
ーム10のインナーリードとの接続が行えなくなるという
事情があるのである。
また絶縁テープ片17a、17bを形成するにも絶縁シート
を打抜いて形成せねばならず、多くの工数を必要とし
た。
そこで本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、絶縁テープ片が不要
でその形成のための工数を削減でき、また位置合わせ精
度よく、かつ効率よく製造が行える多層リードフレーム
の製造方法を提供するにある。
（課題を解決するための手段） 上記目的による本発明では、リードフレームと少なく
とも１層の金属プレーンの各層間を絶縁層を介して積層
する多層リードフレームの製造方法において、金属帯条
を加工して、ガイド孔等の位置決め手段を有すると共
に、リードフレームが複数連結されたリードフレーム帯
条を形成する工程と、金属帯条を加工して、ガイド孔等
の位置決め手段を有すると共に、連結部を介して金属プ
レーンが複数連結された金属プレーン帯条を形成する工
程と、前記各リードフレームまたは各金属プレーンにリ
ードフレームと金属プレーンの各層間を接着する接着パ
ターンに従って、接着剤を塗布して接着剤塗膜を形成す
る工程と、前記位置決め手段により位置決めして、リー
ドフレーム帯条のリードフレームと、金属プレーン帯条
の金属プレーンとを前記接着剤塗膜により接着する工程
とを含むことを特徴としている。
また、リードフレームと少なくとも１層の金属プレー
ンの各層間を絶縁層を介して積層する多層リードフレー
ムの製造方法において、金属帯条を加工して、ガイド孔
等の位置決め手段を有すると共に、リードフレームが複
数連結されたリードフレーム帯条を形成する工程と、金
属帯条を加工して、ガイド孔等の位置決め手段を有する
と共に、連結部を介して金属プレーンが複数連結された
金属プレーン帯条を形成する工程と、前記各リードフレ
ームおよび各金属プレーンに、接着すべきリードフレー
ムと金属プレーンの一方の側には接着剤を、他方の対向
面には絶縁性樹脂を、リードフレームと金属プレーンの
各層間を接着する接着パターンに従って塗布して、それ
ぞれ接着剤塗膜と絶縁性樹脂塗膜を形成する工程と、前
記位置決め手段により位置決めして、リードフレーム帯
条のリードフレームと金属プレーン帯条の金属プレーン
とを、前記接着剤塗膜と絶縁性樹脂塗膜の２層の塗膜に
より接着する工程とを含むことを特徴としている。
金属プレーンが電源プレーン、グランドプレーンある
いは放熱用プレーンとすることができる。
また金属プレーンは電源プレーンとグランドプレーン
の２層とすることができ、この場合、リードフレームと
電源プレーンとの間および電源プレーンとグランドプレ
ーンとの間を接着剤塗膜や絶縁性樹脂塗膜によって接着
する。
（実施例） 以下には本発明の好適な一実施例を添付図面に基づい
て詳細に説明する。
第１図は多層リードフレーム10の第一の実施例を示
す。
12はリードフレーム、14は電源プレーン、16はグラン
ドプレーンで、各プレーン間が熱硬化性樹脂からなる絶
縁性の接着剤塗膜18、18により接着されていることを特
徴とする。
続いて上記多層リードフレーム10の製造方法の一例を
説明する。
第２図において、Ａはリードフレーム帯条20の成形ラ
イン、Ｂは電源プレーン帯条22の成形ライン、Ｃはグラ
ンドプレーン帯条24の成形ラインを示し、成形ラインＢ
は成形ラインＡと直交する方向から交差し、またこの交
差部よりもさらに下流側において成形ラインＣが成形ラ
インＡに直交して交差している。
成形ラインＡは通常のごとく順送金型により金属帯条
を加工して、第３図に概略的に示すように、支持枠25に
連結部を介してリードフレーム12が連結されたリードフ
レーム帯条20を成形する。支持枠25には順送金型による
位置決め用のガイド孔26が形成される。
成形ラインＢでは、まず金属帯条に、リードフレーム
12と帯電プレーン14の接着パターンに従って、間欠的に
熱硬化性樹脂からなる接着剤が塗布され、低温乾燥炉
（図示せず）を経て接着剤が乾燥されて塗膜に形成され
てのち金属帯条が順送金型に送り込まれる。順送金型で
は第４図に例示するように、電源プレーン14が連結部27
によりつながった電源プレーン帯条22に成形する。連結
部27は位置決め用のガイド孔28が形成される。29は端
子、18は上記の接着剤塗膜のパターンである。
成形ラインＣでも同様に、まず金属帯条に電源プレー
ン14とグランドプレーン16の接着パターンに従って熱硬
化性樹脂からなる接着剤が塗布乾燥されて接着剤塗膜18
が形成されてのち、順送金型により、第５図に例示する
ように、グランドプレーン16が連結部30によってつなが
ったグランドプレーン帯条24が成形される。31はガイド
孔、32は端子である。
上記の電源プレーン帯条22は成形ラインＡとの交差部
で電源プレーン14が分離されて、この分離された電源プ
レーン14がリードフレーム帯条20の所定のリードフレー
ム12上に位置決めされて接着剤塗膜18により仮接着され
る。
第６図はその熱圧着装置の一例を示す。35は切断パン
チ、36はダイ、37はヒーターブロックである。電源プレ
ーン帯条22が前述の位置決め孔により位置決めされて切
断パンチ35とダイ36との間に送り込まれると切断パンチ
35が下動され、連結部27を切断して電源プレーン14を分
離すると共に、ヒーターブロック37によって予熱されて
いるリードフレーム12上に熱圧着するのである。この熱
圧着は接着剤塗膜18が軟化する程度に加熱すれば足り、
接着剤塗膜18を完全に熱硬化させない。
切断パンチ35の押圧面には適当な真空装置に接続され
る吸引孔を設けて、切断後の電源プレーン14を吸着保持
しつつリードフレーム12に押圧するようにすると、位置
ずれが生じず好適である。
このように電源プレーン14が仮接着されたリードフレ
ーム帯条20はさらに先送りされて、成形ラインＣとの交
差部で上記と同様にしてグランドプレーン16が電源プレ
ーン14上に接着剤塗膜18により仮接着される。すなわ
ち、図示しないが、リードフレーム帯条20、グランドプ
レーン帯条24が各々ガイド孔に位置決めされて順送りさ
れ、成形ラインの交差部に至ると、切断パンチが下動さ
れてグランドプレーン16を切断して吸着保持すると共
に、ヒーターブロックによって予熱されているリードフ
レーム及び電源プレーンの電源プレーン14上に押圧し、
接着剤塗膜18を軟化させて仮接着するのである。
このように電源プレーン14、グランドプレーン16が積
層されたリードフレーム帯条20は成形ラインＡ上をさら
に先送りされ、上下に配置されたヒーターブロック40、
40によって加圧されつつ加熱され、接着剤層が熱硬化さ
れて所望の多層リードフレーム10を得る。
なお、電源プレーン14とグランドプレーン16の各端子
は後工程で対応するリードフレーム10のリード上にスポ
ット溶接によって接合される。
上記実施例によれば、リードフレーム12と電源プレー
ン14を接着する接着剤塗膜18を電源プレーン帯条22側に
設けたが、リードフレーム帯条20側に設けてもよい。
あるいは電源プレーン帯条22の表裏にグランドプレー
ン16とリードフレーム12とを接着する接着剤塗膜を設け
てもよい。
第７図は積層工程の他の実施例を示す。
本実施例では前記実施例と同様に成形した電源プレー
ン帯条22、グランドプレーン帯条24を個片に切断するこ
となく、帯条のままパイロットピン等の位置合わせ手段
によって位置決めしてリードフレーム帯条20と重ね合わ
せ、上下からヒーターブロック41、41で押圧して接着剤
塗膜18を熱硬化させる。電源プレーン22とグランドプレ
ーン24の連結部はその後分離する。この連結部を分離し
易くするために各連結部の基部に例えば厚み方向にＶノ
ッチを形成しておくとよい。
第８図は多層リードフレーム10の他の実施例を示す。
12はリードフレーム、14は電源プレーン、16はグラン
ドプレーンであるが、本実施例では各プレーン間が前記
実施例と同様の熱硬化性樹脂からなる接着剤塗膜18と絶
縁性を有する液状樹脂が塗布・乾燥された絶縁性樹脂塗
膜19との２層の絶縁層により接着されていることを特徴
とする。
本実施例によれば塗布層が２層に所要厚さに確保され
るので、絶縁性を高めることができる。なお、接着剤塗
膜18と絶縁性樹脂塗膜19は、リードフレーム12と電源プ
レーン14の間、及び電源プレーン14とグランドプレーン
16の間に両層が２層に介在されていればよく、どの層が
どのプレーン側になければならないという限定は特にな
い。
第９図は上記実施例の多層リードフレーム10の製造法
の一例を示す。
同図（ａ）は前記実施例と同様に成形ラインＣ上で形
成されるグランドプレーン帯条24、同図（ｂ）はやはり
成形ラインＢ上で形成される電源プレーン帯条22、同図
（ｃ）は成形ラインＡ上で形成されるリードフレーム帯
条20を示す。
本実施例で前記実施例と相違する点は、グランドプレ
ーン16の電源プレーン14と対応する面に絶縁性を有する
液状樹脂が塗布乾燥された絶縁性樹脂塗膜19が形成さ
れ、これと対向する電源プレーン14の面には前記実施例
と同様な熱硬化性樹脂からなる接着剤が塗布・乾燥され
た接着剤塗膜18が形成されている点である。また電源プ
レーン14のリードフレーム12と対向する面に絶縁性を有
する液状樹脂が塗布・乾燥された絶縁性樹脂塗膜19が形
成され、これと対向するリードフレーム12の面に熱硬化
性樹脂からなる接着剤が塗布・乾燥された接着剤塗膜18
が形成されている点である。
上記のように各帯条を成形したのち積層し、熱圧着す
ることによって、接着剤塗膜18が熱硬化して接着され、
多層リードフレームを得る。なお積層工程は前記実施例
と同様に、第６図と同じように、電源プレーン帯条22、
グランドプレーン帯条22を位置決めしつつ、電源プレー
ン14、グランドプレーン16を個片に切断して積層するよ
うにしてもよいし、あるいは第７図と同様に各帯条のま
ま位置決めして積層し、加圧、加熱して接着剤塗膜18を
熱硬化させ、しかるのち連結部を分離除去するようにし
てもよい。
上記各実施例では、リードフレーム、電源プレーン、
グランドプレーンの３層からなる多層リードフレームに
ついて説明したが、リードフレームと金属プレーンの２
層の多層リードフレームであってもよい。この場合の金
属プレーンは、電源プレーン、グランドプレーン、ある
いはリードフレームとは電気的に接続されない、ステー
ジ兼放熱体となる放熱用プレーンとすることができる。
さらに本発明では４層以上の多層リードフレームであ
ってもよい。
以上、本発明の好適な実施例について種々述べて来た
が、本発明は上述の実施例に限定されるのではなく、発
明の精神を逸脱しない範囲で多くの改変を施し得るのは
もちろんである。
（発明の効果） 以上のように本発明によれば、従来のように絶縁テー
プ片を用いていないので、絶縁テープ片の成形加工や、
リードフレーム、金属プレーンとの積層の際の絶縁テー
プ自体の位置決めが不要となり、精度よい多層リードフ
レームが提供できる。
絶縁テープ片の代わりに塗膜を形成する工程は必要と
なるが、マスク等を用いて位置精度よく塗膜を金属帯条
上に形成でき、またこのように塗膜が密着された金属帯
条を加工して、位置決め手段を有するリードフレーム帯
条、電源プレーン帯条、グランドプレーン帯条等の成形
後、上記位置決め手段を用いてプレーン等の積層を行う
ようにしたので、層間の位置ずれのない、精度のよい多
層リードフレームを効率よく製造できるという著効を奏
する。
【図面の簡単な説明】
第１図は多層リードフレームの説明図、第２図はその製
造ラインの概略的な説明図、第３図、第４図、第５図は
それぞれリードフレーム帯条、電源プレーン帯条、グラ
ンドプレーン帯条の説明図である。第６図、第７図はそ
れぞれ熱圧着装置の説明図、第８図は多層リードフレー
ムの他の実施例を示す説明図、第９図の（ａ）はグラン
ドプレーン帯条の、（ｂ）は電源プレーン帯条の、
（ｃ）はリードフレーム帯条のそれぞれ説明図を示す。
第10図は従来の多層リードフレームの組付図を示す。 Ａ……リードフレーム帯条の成形ライン、Ｂ……電源プ
レーン帯条の成形ライン、Ｃ……グランドプレーン帯条
の成形ライン、10……多層リードフレーム、12……リー
ドフレーム、14……電源プレーン、16……グランドプレ
ーン、18……接着剤塗膜、19……絶縁性樹脂塗膜、20…
…リードフレーム帯条、22……電源プレーン帯条、24…
…グランドプレーン帯条
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】リードフレームと少なくとも１層の金属プ
    レーンの各層間を絶縁層を介して積層する多層リードフ
    レームの製造方法において、 金属帯条を加工して、ガイド孔等の位置決め手段を有す
    ると共に、リードフレームが複数連結されたリードフレ
    ーム帯条を形成する工程と、 金属帯条を加工して、ガイド孔等の位置決め手段を有す
    ると共に、連結部を介して金属プレーンが複数連結され
    た金属プレーン帯条を形成する工程と、 前記各リードフレームまたは各金属プレーンにリードフ
    レームと金属プレーンの各層間を接着する接着パターン
    に従って、接着剤を塗布して接着剤塗膜を形成する工程
    と、 前記位置決め手段により位置決めして、リードフレーム
    帯条のリードフレームと、金属プレーン帯条の金属プレ
    ーンとを前記接着剤塗膜により接着する工程と を含むことを特徴とする多層リードフレームの製造方
    法。
  2. 【請求項２】リードフレームと少なくとも１層の金属プ
    レーンの各層間を絶縁層を介して積層する多層リードフ
    レームの製造方法において、 金属帯条を加工して、ガイド孔等の位置決め手段を有す
    ると共に、リードフレームが複数連結されたリードフレ
    ーム帯条を形成する工程と、 金属帯条を加工して、ガイド孔等の位置決め手段を有す
    ると共に、連結部を介して金属プレーンが複数連結され
    た金属プレーン帯条を形成する工程と、 前記各リードフレームおよび各金属プレーンに、接着す
    べきリードフレームと金属プレーンの一方の側には接着
    剤を、他方の対向面には絶縁性樹脂を、リードフレーム
    と金属プレーンの各層間を接着する接着パターンに従っ
    て塗布して、それぞれ接着剤塗膜と絶縁性樹脂塗膜を形
    成する工程と、 前記位置決め手段により位置決めして、リードフレーム
    帯条のリードフレームと金属プレーン帯条の金属プレー
    ンとを、前記接着剤塗膜と絶縁性樹脂塗膜の２層の塗膜
    により接着する工程と を含むことを特徴とする多層リードフレームの製造方
    法。
  3. 【請求項３】金属プレーンが電源プレーンとグランドプ
    レーンの２層を含み、リードフレーム、電源プレーン、
    グランドプレーンの順に接着することを特徴とする請求
    項１または２記載の多層リードフレームの製造方法。
JP2130083A 1990-05-18 1990-05-18 多層リードフレームの製造方法 Expired - Lifetime JP2828318B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2130083A JP2828318B2 (ja) 1990-05-18 1990-05-18 多層リードフレームの製造方法
KR1019910007298A KR950006981B1 (ko) 1990-05-18 1991-05-06 다층 리드프레임과 그 제조방법
EP91304411A EP0457593B1 (en) 1990-05-18 1991-05-16 Lead frame assembly process
DE69127316T DE69127316T2 (de) 1990-05-18 1991-05-16 Verfahren zum Zusammenbau eines Leiterrahmens
US07/701,183 US5281556A (en) 1990-05-18 1991-05-16 Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane
HK98100678A HK1001936A1 (en) 1990-05-18 1998-01-26 Lead frame assembly process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2130083A JP2828318B2 (ja) 1990-05-18 1990-05-18 多層リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0425163A JPH0425163A (ja) 1992-01-28
JP2828318B2 true JP2828318B2 (ja) 1998-11-25

Family

ID=15025576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2130083A Expired - Lifetime JP2828318B2 (ja) 1990-05-18 1990-05-18 多層リードフレームの製造方法

Country Status (6)

Country Link
US (1) US5281556A (ja)
EP (1) EP0457593B1 (ja)
JP (1) JP2828318B2 (ja)
KR (1) KR950006981B1 (ja)
DE (1) DE69127316T2 (ja)
HK (1) HK1001936A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629452A (ja) * 1992-02-18 1994-02-04 Intel Corp 集積回路パッケージ及びその製造方法
US5854094A (en) * 1992-07-28 1998-12-29 Shinko Electric Industries Co., Ltd. Process for manufacturing metal plane support for multi-layer lead frames
JPH0653394A (ja) * 1992-07-28 1994-02-25 Shinko Electric Ind Co Ltd 多層リードフレーム用プレーン支持体
US5484097A (en) * 1994-07-12 1996-01-16 General Instrument Corp. Fabrication of hybrid semiconductor devices
US5498576A (en) * 1994-07-22 1996-03-12 Texas Instruments Incorporated Method and apparatus for affixing spheres to a foil matrix
US5486494A (en) * 1994-07-22 1996-01-23 Texas Instruments Incorporated Method and apparatus for affixing spheres to a conductive sheet
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
WO1996015555A1 (en) * 1994-11-10 1996-05-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US5965936A (en) * 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US6049972A (en) 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6515359B1 (en) 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6114756A (en) 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
WO2004097896A2 (en) * 2003-04-26 2004-11-11 Freescale Semiconductor, Inc. A packaged integrated circuit having a heat spreader and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3526568A (en) * 1969-06-11 1970-09-01 Westinghouse Electric Corp Flexible foil clad laminates
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
JPS6484689A (en) * 1987-09-28 1989-03-29 Toshiba Corp Printed wiring board for high speed signal transmission
JPH0294464A (ja) * 1988-09-29 1990-04-05 Matsushita Electron Corp 半導体装置用リードフレーム
JPH02143466A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
US5043227A (en) * 1989-05-15 1991-08-27 The Dow Chemical Company Polyimide and copper metal laminates
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits

Also Published As

Publication number Publication date
DE69127316T2 (de) 1997-12-18
HK1001936A1 (en) 1998-07-17
KR950006981B1 (ko) 1995-06-26
JPH0425163A (ja) 1992-01-28
EP0457593A2 (en) 1991-11-21
DE69127316D1 (de) 1997-09-25
EP0457593A3 (en) 1992-12-02
EP0457593B1 (en) 1997-08-20
KR910020867A (ko) 1991-12-20
US5281556A (en) 1994-01-25

Similar Documents

Publication Publication Date Title
JP2828318B2 (ja) 多層リードフレームの製造方法
JP3512225B2 (ja) 多層配線基板の製造方法
KR970011622B1 (ko) 다층 리드프레임용 플레인 지지체
US5358593A (en) Apparatus for laminating ceramic green sheets
CN100380653C (zh) 半导体器件及其制造方法
JP2788099B2 (ja) 多層リードフレームの製造方法
US5231756A (en) Process for manufacturing a multi-layer lead frame
JP2005303031A (ja) 電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法
JP3470965B2 (ja) 銅箔とアルミニウムセパレータ板の接合方法
USRE35353E (en) Process for manufacturing a multi-layer lead frame
JPH07192955A (ja) 積層型電子部品の製造方法
JPS6169197A (ja) 多層印刷回路板を製造する方法および層構造
JPH0435000A (ja) 回路基板へのチップ部品の実装方法
JPH0923063A (ja) 多層配線回路基板の製造方法
TWI788075B (zh) 軟式線路基板組的製造方法
JPH06169147A (ja) 金属ベース回路基板及びその製造方法
JP2003234557A (ja) 電子部品埋込み実装用基板の製造方法
JP2951552B2 (ja) フラット電気配線材の製造方法および該製造方法に用いる金型
JPH05152386A (ja) Ｔａｂの貼着方法およびこれに用いる貼着装置
KR200267933Y1 (ko) 다층인쇄회로기판
JPS6356995A (ja) 多層回路積層板の製造方法
JPH04119643A (ja) テープキャリアパッケージの位置決め穴の形成方法
JPH0724325B2 (ja) 補強板一体型フレキシブル配線板の製造方法
JPH069315B2 (ja) 多層プリント板及びその製造方法
JPH0243048A (ja) 多層積層板の製造方法