JP2778550B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JP2778550B2
JP2778550B2 JP7231715A JP23171595A JP2778550B2 JP 2778550 B2 JP2778550 B2 JP 2778550B2 JP 7231715 A JP7231715 A JP 7231715A JP 23171595 A JP23171595 A JP 23171595A JP 2778550 B2 JP2778550 B2 JP 2778550B2
Authority
JP
Japan
Prior art keywords
oxide film
field oxide
silicon substrate
resist film
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7231715A
Other languages
English (en)
Other versions
JPH0982793A (ja
Inventor
佳暁 瀬羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7231715A priority Critical patent/JP2778550B2/ja
Priority to TW085110503A priority patent/TW355833B/zh
Priority to KR1019960038332A priority patent/KR100262235B1/ko
Priority to CN96112904A priority patent/CN1152798A/zh
Priority to US08/709,151 priority patent/US6146977A/en
Publication of JPH0982793A publication Critical patent/JPH0982793A/ja
Application granted granted Critical
Publication of JP2778550B2 publication Critical patent/JP2778550B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＩＳ型素子を有
する半導体集積回路の製造方法に関し、特に、耐放射線
性に優れた素子を製造するためのチャネルストッパー層
の形成方法に関する。
【０００２】
【従来の技術】従来、シリコン半導体集積回路の製造に
おいて、ＭＯＳトランジスタなどのＭＩＳ型素子を分離
する方法として、素子分離領域にＬＯＣＯＳ(Local Oxi
dationof Silicon)法によって厚いフィールド酸化膜を
形成する方法が一般に用いられている。さらに、ｎチャ
ンネルＭＯＳトランジスタを含む集積回路などでは、素
子分離を確実なものとするために、フィールド酸化膜の
下側に、半導体基板の導電型と同じｐ型不純物をイオン
注入したり拡散することによって、チャンネルストッパ
ー層を形成する場合がある。特に、宇宙空間などの放射
線環境中で使用される集積回路の場合、放射線照射によ
るフィールド酸化膜中での固定電荷の蓄積やフィールド
酸化膜−シリコン基板界面での界面順位の増加によって
素子間やｎチャンネルＭＯＳトランジスタのソース−ド
レイン間を流れるリーク電流が増大するので、このリー
ク電流を抑制するためにフィールド酸化膜の下側にチャ
ンネルストッパー層を設ける構成とすることが必要であ
る。
【０００３】図４は、従来の方法による半導体装置の製
造工程を説明する図である。まず、シリコンのｐ型半導
体基板２０１に、ＬＯＣＯＳ法により、素子分離用のフ
ィールド酸化膜２０２を形成する。そして、フィールド
酸化膜２０２を含めてｐ型半導体基板２０１の表面の全
面にレジスト２０３を塗布し、図４(a)に示すように、
フォトリソグラフィー技術によってレジスト２０３に窓
２０４を開口する。良く知られているように、フィール
ド酸化膜２０２には、中央部の厚い部分と周辺部のバー
ズビーグと呼ばれる薄い部分とが存在するが、窓２０４
はフィールド酸化膜２０２の中央部に対応して設け、窓
２０４の底部にフィールド酸化膜２０２の中央部の表面
が露出するようにする。そして、レジスト２０３をマス
クとし、窓２０４を介してボロンイオン（Ｂ+）を例え
ばエネルギー１００〜１８０ｋｅＶ、ドーズ量１０14／
ｃｍ2でイオン注入する。そして、例えば８００℃での
３０分間のアニールを行うことにより、注入したボロン
を活性化する。その結果、図４(b)に示すように、ｐ型
半導体基板２０１のうちフィールド酸化膜２０２の中央
部の下側にあたる部位に、フィールド酸化膜２０２と接
するようにチャンネルストッパー層２０５が形成され
る。
【０００４】このようにチャネルストッパー層２０５を
形成する場合、フィールド酸化膜２０２の中央部の位置
に対してのみボロンのイオン注入を行っているため、フ
ィールド酸化膜２０２の周辺部すなわちバーズビーグの
部分の下側には、チャンネルストッパー層が形成されな
い領域２０９が生じることになる。図４(c)は図４(b)に
対応する平面図であって、図４(c)のII−II'線での断面
図が図４(b)である。ｐ型半導体基板２０１上に形成さ
れるｎチャンネルＭＯＳトランジスタが上述したような
フィールド酸化膜２０２で相互に分離されているとする
と、このような集積回路に放射線が照射された場合に、
フィールド酸化膜２０２中での固定電荷の蓄積やフィー
ルド酸化膜−シリコン界面での界面準位の増加により、
フィールド酸化膜２０２の周辺部のチャンネルストッパ
ー層が形成されていない領域２０９を介して素子間また
はＭＯＳトランジスタのソース−ドレイン間を流れるリ
ーク電流が増大することになる。
【０００５】上述した例ではフィールド酸化膜の中央部
の位置にのみボロンのイオン注入を行っているが、フィ
ールド酸化膜の全域に対応してイオン注入を行うことも
可能である。図５は、フィールド酸化膜の全域に対応し
てイオン注入を行う場合の半導体集積回路の製造工程を
説明する図である。
【０００６】上述の場合と同様に、ｐ型半導体基板３０
１にＬＯＣＯＳ法によってフィールド酸化膜３０２を形
成し、レジスト３０３を塗布し、図５(a)に示すよう
に、フィールド酸化膜３０２のほぼ全域の表面が露出す
るようにフォトリソグラフィー技術を用いてレジスト３
０３に窓３０４を開口する。そして、窓３０４を介し
て、例えば、エネルギー１００〜１８０ｋｅＶ、ドーズ
量１０14／ｃｍ2以下の条件でボロンイオン（Ｂ+）をイ
オン注入し、その後アニールを行ってボロンを活性化
し、図５(b)に示すように、チャンネルストッパー層３
０５を形成する。
【０００７】フィールド酸化膜３０２のほぼ全域に対し
て、１００〜１８０ｋｅＶという高いエネルギー条件で
ボロンのイオン注入を行っているため、フィールド酸化
膜周辺部の薄い酸化膜（バーズビーグの部分）の直下で
は、ｐ型シリコン基板３０１中の深い位置にボロンが注
入されることとなり、フィールド酸化膜３０２の周辺部
の下面にチャンネルストッパー層３０５と接しないこと
になる領域３０９ができる。図５(c)は図５(b)に対応す
る平面図であって、図５(c)のIII−III'線での断面図が
図５(b)である。このような集積回路に放射線が照射さ
れると、フィールド酸化膜３０２中での固定電荷の蓄積
やフィールド酸化膜−シリコン界面での界面準位の増加
により、フィールド酸化膜３０２の下面のうちチャンネ
ルストッパー層３０５と接していない領域３０９を介し
て素子間またはＭＯＳトランジスタのソース−ドレイン
間を流れるリーク電流が増大することになる。
【０００８】特開昭６１−２２６９６７号公報には、フ
ィールド酸化膜の形成前に、フィールド酸化膜の形成予
定位置に２段階でイオン注入を行って高濃度不純物領域
と低濃度不純物領域を形成し、その後、フィールド酸化
膜を形成することにより、フィールド酸化膜の下側に高
濃度のチャンネルストッパー層と低濃度チャンネルスト
ッパー層を設け、ｎチャンネルＭＯＳトランジスタのリ
ーク電流の低下を図るとともに寄生容量を低減すること
が開示されている。その際、高濃度不純物領域に対して
も低濃度不純物領域に対しても、同じイオン注入エネル
ギー（４０ｋｅＶ）を使用している。この方法によれ
ば、素子形成部との境界側ではチャンネルストッパー層
の不純物濃度を低濃度とすることが可能であるが、その
後のフィールド酸化膜を形成する工程でチャンネルスト
ッパー層から不純物が横方向に拡散するので、素子の高
集積化を図ることができないという問題点がある。
【０００９】また、特開平５−５５２０４号公報には、
基板表面に相当する位置までフィールド酸化膜をエッチ
バックした後に、イオン注入によりチャンネルストッパ
ー層を設けることにより、チャンネルストッパー層から
素子形成部への拡散を抑えるとともに接合耐圧の低下を
防ぐ技術が開示されている。しかしながらこの構造で
は、図５に示すのと同様に、フィールド酸化膜のバーズ
ビーグ部分ではフィールド酸化膜の下面とチャンネルス
トッパー層とが接しておらず、放射線照射を受けた場合
などにリーク電流が増大するという問題点がある。
【００１０】
【発明が解決しようとする課題】従来の半導体集積回路
の製造方法において、フィールド酸化膜形成前に不純物
のイオン注入または拡散を行ってチャンネルストッパー
層を形成しているものは、フィールド酸化時に横方向拡
散が生じ、集積回路のチップ面積が大きくなるという問
題点がある。また、フィールド酸化後に不純物のイオン
注入を行う方法では、フィールド酸化膜を貫通してイオ
ンを打ち込まなければならないのでイオンの注入エネル
ギーを高める必要があり、半導体基板の結晶を痛めない
ようにイオン注入は１回しか行っていない。このため、
フィールド酸化膜の周辺部の下面がチャンネルストッパ
ー層と接しないこととなって、このように製造された集
積回路が放射線照射を受けた場合に、フィールド酸化膜
−半導体基板の界面に下界界面準位が発生する部分がで
き、素子間またはＮチャンネルＭＯＳトランジスタのソ
ースドレイン間を流れるリーク電流が増大するという問
題がある。
【００１１】本発明の目的は、放射線照射等を受けた場
合でもリーク電流が増加しない集積回路を製造でき、か
つ、チャンネルストッパー層の横方向拡散がなくて高集
積化が可能である半導体集積回路の製造方法を提供する
ことにある。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
の製造方法は、半導体基板上に分離領域として形成され
たフィールド酸化膜の上から、半導体基板と同一導電型
の不純物を半導体基板中にイオン注入する工程を有する
半導体集積回路の製造方法において、フィールド酸化膜
に中央部に向けて相対的に高い注入エネルギーで不純物
をイオン注入する高エネルギー工程と、フィールド酸化
膜に周辺部に向けて相対的に低い注入エネルギーで不純
物をイオン注入し、フィールド酸化膜周辺部の側面ほぼ
全域にわたって不純物注入領域を形成する低エネルギー
工程との、少なくとも２回に分けてイオン注入を行うこ
とを特徴とする。
【００１３】本発明において、低エネルギー工程ではフ
ィールド酸化膜の全面に向ってイオン注入が実行され、
これによってフィールド酸化膜の周辺部に向けたイオン
注入が行われるようにしてもよい。また、熱処理を行う
ことにより、半導体基板に注入された不純物を活性化さ
せ、チャンネルストッパー層にするようにすることが好
ましい。
【００１４】本発明において、半導体基板としてはシリ
コン基板が好ましく使用され、半導体基板がｐ型シリコ
ン基板であれば不純物として例えばボロンが使用され
る。
【００１５】半導体基板としてシリコン基板が使用され
る場合であれば、典型的には、所定のパターンでフィー
ルド酸化膜を形成する第１の工程と、フィールド酸化膜
を含むシリコン基板の表面に第１のレジスト膜を形成し
てフィールド酸化膜の中央部に対応して第１のレジスト
膜に窓部を開口し、第１のレジスト膜をマスクとして相
対的に高いエネルギーでイオン注入を行うことにより、
フィールド酸化膜の中央部の下側のシリコン基板中にシ
リコン基板と同一導電型の不純物を注入する第２の工程
と、第１のレジスト膜を除去し、フィールド酸化膜を含
むシリコン基板の表面に第２のレジスト膜を形成してフ
ィールド酸化膜の全域に対応して第２のレジスト膜に窓
部を開口し、第２のレジスト膜をマスクとして相対的に
低いエネルギーでイオン注入を行うことにより、フィー
ルド酸化膜の周辺部の下側のシリコン基板中にシリコン
基板と同一導電型の不純物を注入する第３の工程と、を
順次実施すればよい。この場合、第２の工程において、
フィールド酸化膜の全域に対応して第１のレジスト膜に
窓部を開口し、相対的に低いエネルギーでのイオン注入
によりフィールド酸化膜の周辺部の下側のシリコン基板
中に不純物を注入し、第３の工程において、フィールド
酸化膜の中央部に対応して第２のレジスト膜に窓部を開
口し、相対的に高いエネルギーでのイオン注入によりフ
ィールド酸化膜の中央部の下側のシリコン基板中に不純
物を注入するようにしてもよい。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１(a)〜(d)は、本発明
の実施の一形態での半導体素子の製造方法を順を追って
説明する断面図である。
【００１７】まず、シリコンのｐ型半導体基板１０１の
表面に厚さ数〜数十ｎｍのバッファ酸化膜を形成し、そ
の後、厚さ数十〜数百ｎｍの窒化シリコン膜を形成す
る。次いで、フォトリソグラフィー技術を用い、熱リン
酸によるウェットエッチングまたはＣＦ4を用いるドラ
イエッチングにより、フィールド酸化膜を形成すべき部
分の窒化シリコン膜を除去し、スチーム酸化または加圧
酸化により厚さ４００〜７００ｎｍのフィールド酸化膜
１０２を形成する。このときフィールド酸化膜１０２と
シリコン窒化膜との境界にはいわゆるバーズビークとい
われる酸化膜の薄い部分ができる。そして、熱リン酸に
よるウェットエッチングまたはＣＦ4によるドライエッ
チングによって窒化シリコン膜を除去し、緩衝フッ酸に
よってバッファ酸化膜も除去した後、全面にレジスト１
０３を塗布し、フォトリソグラフィー技術を用いて、図
１(a)に示すように、フィールド酸化膜１０２の中央部
に対応する位置においてレジスト１０３に窓１０４をあ
ける。そして、レジスト１０３をマスクとし、窓１０４
を介して、例えば注入エネルギー１００〜１８０ｋｅ
Ｖ、ドーズ量１０14／ｃｍ2の条件でボロン（Ｂ+）をイ
オン注入する。
【００１８】このようなイオン注入条件では、ボロンイ
オンはフィールド酸化膜１０２の中央部を突き抜けて、
フィールド酸化膜１０２の中央部の下面に接する部位の
ｐ型半導体基板１０１中に打ち込まれる。そこで、レジ
スト１０３を除去し、例えば８００℃３０分間の条件で
アニールを行うと、ｐ型半導体基板１０１に注入された
ボロンが活性化し、フィールド酸化膜１０２の中央部の
下面に接するように、チャンネルストッパー層１０５が
形成される。なおこのアニールは、一般には、ｎチャン
ネルＭＯＳトランジスタ形成時の熱処理の中で行う場合
が多い。
【００１９】続いて、全面にレジスト１０６を再度塗布
し、フォトリソグラフィー技術を用いて、図１(c)に示
すように、フィールド酸化膜１０２の上面の全面が露出
するようにレジスト１０６に窓１０７をあける。そし
て、レジスト１０６をマスクとし、窓１０７を介して、
前回のイオン注入より低いエネルギー、例えば注入エネ
ルギー６０〜１２０ｋｅＶ、ドーズ量１０14／ｃｍ2以
下の条件でボロン（Ｂ+）をイオン注入する。
【００２０】この条件では、ボロンイオンはフィールド
酸化膜１０２の中央部すなわち厚い部分は通過すること
ができず、フィールド酸化膜１０２の周辺部いわゆるバ
ーズビーグの部分のみを通過してｐ型半導体基板１０１
に注入される。レジスト１０６を除去し、上述と同じ条
件でアニールを実行すると、図１(d)に示されるよう
に、ｐ型半導体基板１０１に注入されたボロンが活性化
してフィールド酸化膜１０２の周辺部の下面に接するよ
うにチャンネルストッパー層１０８が形成される。この
チャンネルストッパー層１０８は先にフィールド酸化膜
１０２の中央部の下側に形成されているチャンネルスト
ッパー層１０５と一体化し、これによって、フィールド
酸化膜１０２の下面の全面に接するように、ｐ型半導体
基板１０１中にチャンネルストッパー層が形成されたこ
とになる。図２はこの状態での平面図であって、図２中
のI−I'線での断面図が図１(d)である。
【００２１】ここで、ｐ型半導体基板１０１にイオン注
入されたボロンを活性化させてチャンネルストッパー層
とするためのアニール工程について説明する。本実施の
形態では、注入エネルギーを変え２回に分けてイオン注
入を行っているが、各回のイオン注入ごとにアニールを
行う必要はない。２回目のイオン注入の終了後にアニー
ルを行い、フィールド酸化膜１０２の中央部の下面に接
するチャンネルストッパー層１０５とフィールド酸化膜
１０２の周辺部の下面に接するチャンネルストッパー層
１０８を同時に活性化させるようにすることができる。
また、半導体集積回路としての製造過程で例えば拡散工
程などの加熱工程が含まれていて、この加熱工程でボロ
ンを活性化するのに十分な熱が加わるのであれば、注入
されたボロンを活性化してチャンネルストッパー層を形
成するためのみのアニール工程を別途に設ける必要はな
い。
【００２２】上述のようにして素子分離領域としてのフ
ィールド酸化膜１０２とフィールド酸化膜１０２に接す
るように配置されるチャンネルストッパー層１０５，１
０８とが形成されたｐ型半導体基板１０１を使用するこ
とによって完成したｎチャンネルＭＯＳトランジスタ
が、図３に示されている。２つのフィールド酸化膜１０
２で挟まれた領域すなわち素子形成領域のほぼ中央部に
おいて、ｐ型半導体基板１０１上にゲート酸化膜１１０
を介してポリシリコンゲート１１１が形成されている。
ポリシリコンゲート１１１の両側にあたる位置のｐ型半
導体基板１０１にはそれぞれｎ型不純物がドープされて
ソース領域１１２及びドレイン領域１１３となってい
る。
【００２３】このｎチャンネルＭＯＳトランジスタで
は、フィールド酸化膜１０２の下面の全面に接するよう
にチャンネルストッパー層が形成されているので、宇宙
空間のような高放射線環境下で放射線に照射されても、
リーク電流が抑制される。なお、ｎチャンネルＭＯＳト
ランジスタの形成時にフィールド酸化膜１０２と接続す
るように熱酸化膜１１４が生成するが、この熱酸化膜１
１４は薄いため、放射線照射を受けてもリーク電流を増
大させることがない。また、ゲート酸化膜１１０も薄い
ため、放射線照射によってリーク電流を増大させること
がない。
【００２４】上述のようにイオン注入を行って形成され
たチャンネルストッパーを有する集積回路のｎチャンネ
ルＭＯＳトランジスタに、３×１０3Ｇｙ（Ｓｉ）の吸
収線量のγ線を照射し、その後、ソース−ドレイン間の
リーク電流を測定したところ、リーク電流はトランジス
タ１個あたり１０-14Ａ以下であった。これに対し、イ
オン注入の回数を１回としフィールド酸化膜の中央部に
対してイオン注入を行って形成したチャンネルストッパ
ー層を有する集積回路のｎチャンネルＭＯＳトランジス
タに、上述と同じ線量のγ線を照射したところ、ソース
−ドレイン間のリーク電流はトランジスタ１個あたり
１.５×１０-10Ａであった。以上より、本発明に示され
るように、フィールド酸化膜の形成後に２回以上にわた
ってイオン注入を行い、その一方において、相対的に高
エネルギーでフィールド酸化膜の中央部にボロンをイオ
ン注入し、その他方において相対的に低エネルギーでフ
ィールド酸化膜の周辺部を含む部分に低エネルギーでボ
ロンをイオン注入することにより、放射線照射後のリー
ク電流が４桁以上も改善されたことが分かる。
【００２５】以上、本発明の実施の形態について、ｐ型
シリコン基板にｎチャンネルＭＯＳトランジスタを形成
する例について説明したが、本発明はこれに限られるも
のではなく、ｎ型半導体基板にｐチャンネルＭＯＳトラ
ンジスタを形成する場合にも有効である。
【００２６】
【発明の効果】以上説明したように本発明は、半導体基
板と同一導電型の不純物をフィールド酸化膜の直下の領
域にイオン注入してチャンネルストッパー層を形成する
のに際し、二回に分けてイオン注入を行い、その一方の
イオン注入においては相対的に高エネルギーでフィール
ド酸化膜の中央部に対応させてイオン注入を実行し、そ
の他方のイオン注入においては相対的に低エネルギーで
イオン注入を行ってフィールド酸化膜の周辺部側面ほぼ
全域にわたって不純物を注入することにより、フィール
ド酸化膜直下の全領域にチャンネルストッパー層を設け
ることができるようになり、完成後の集積回路が放射線
照射を受けた場合であっても、フィールド酸化膜の界面
準位の発生が抑えられ、ＭＩＳ型トランジスタのソース
−ドレイン間のリーク電流及び素子間のリーク電流が抑
制されるという効果がある。また、フィールド酸化膜の
形成後にイオン注入を行っているので、フィールド酸化
に伴うチャンネルストッパー層の横方向拡散が起こら
ず、これによって高集積化が可能となる効果も有する。
【図面の簡単な説明】
【図１】(a)〜(d)は、本発明の実施の一形態での半導体
素子の製造方法を説明する断面図である。
【図２】製造された半導体装置を示す平面図である。
【図３】ＭＯＳトランジスタに応用した例を示す断面図
である。
【図４】従来の半導体装置の製造方法を説明する図であ
って、(a),(b)は断面図、(c)は平面図である。
【図５】従来の半導体装置の別の製造方法を説明する図
であって、(a),(b)は断面図、(c)は平面図である。
【符号の説明】
１０１ ｐ型半導体基板 １０２ フィールド酸化膜 １０３，１０６ レジスト １０４，１０７ 窓 １０５，１０８ チャンネルストッパー層 １１０ ゲート酸化膜 １１１ ポリシリコンゲート １１２ ソース領域 １１３ ドレイン領域

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に分離領域として形成され
    たフィールド酸化膜の上から、前記半導体基板と同一導
    電型の不純物を前記半導体基板中にイオン注入する工程
    を有する半導体集積回路の製造方法において、 前記フィールド酸化膜に中央部に向けて相対的に高い注
    入エネルギーで前記不純物をイオン注入する高エネルギ
    ー工程と、前記フィールド酸化膜に周辺部に向けて相対
    的に低い注入エネルギーで前記不純物をイオン注入し、
    前記フィールド酸化膜周辺部の側面ほぼ全域にわたって
    不純物注入領域を形成する低エネルギー工程との、少な
    くとも２回に分けてイオン注入を行うことを特徴とする
    半導体集積回路の製造方法。
  2. 【請求項２】 前記低エネルギー工程では前記フィール
    ド酸化膜の全面に向ってイオン注入が実行され、これに
    よって前記周辺部に向けたイオン注入が行われる請求項
    １に記載の半導体集積回路の製造方法。
  3. 【請求項３】 前記半導体基板がｐ型シリコン基板であ
    り、前記不純物がボロンである請求項１または２に記載
    の半導体集積回路の製造方法。
  4. 【請求項４】 前記半導体基板に注入された前記不純物
    を活性化させチャンネルストッパー層にする熱処理工程
    をさらに有する請求項１乃至３いずれか１項に記載の半
    導体集積回路の製造方法。
  5. 【請求項５】 シリコン基板上に分離領域として形成さ
    れたフィールド酸化膜を有する半導体集積回路の製造方
    法において、 所定のパターンでフィールド酸化膜を形成する第１の工
    程と、 前記フィールド酸化膜を含む前記シリコン基板の表面に
    第１のレジスト膜を形成して前記フィールド酸化膜の中
    央部に対応して前記第１のレジスト膜に窓部を開口し、
    前記第１のレジスト膜をマスクとして相対的に高いエネ
    ルギーでイオン注入を行うことにより、前記フィールド
    酸化膜の中央部の下側の前記シリコン基板中に前記シリ
    コン基板と同一導電型の不純物を注入する第２の工程
    と、 前記第１のレジスト膜を除去し、前記フィールド酸化膜
    を含む前記シリコン基板の表面に第２のレジスト膜を形
    成して前記フィールド酸化膜の全域に対応して前記第２
    のレジスト膜に窓部を開口し、前記第２のレジスト膜を
    マスクとして相対的に低いエネルギーでイオン注入を行
    うことにより、前記フィールド酸化膜の周辺部の下側の
    前記シリコン基板中に前記シリコン基板と同一導電型の
    不純物を注入する第３の工程と、を有することを特徴と
    する半導体集積回路の製造方法。
  6. 【請求項６】 シリコン基板上に分離領域として形成さ
    れたフィールド酸化膜を有する半導体集積回路の製造方
    法において、 所定のパターンでフィールド酸化膜を形成する第１の工
    程と、 前記フィールド酸化膜を含む前記シリコン基板の表面に
    第１のレジスト膜を形成して前記フィールド酸化膜の全
    域に対応して前記第１のレジスト膜に窓部を開口し、前
    記第１のレジスト膜をマスクとして相対的に低いエネル
    ギーでイオン注入を行うことにより、前記フィールド酸
    化膜の周辺部の下側の前記シリコン基板中に前記シリコ
    ン基板と同一導電型の不純物を注入する第２の工程と、 前記第１のレジスト膜を除去し、前記フィールド酸化膜
    を含む前記シリコン基板の表面に第２のレジスト膜を形
    成して前記フィールド酸化膜の中央部に対応して前記第
    ２のレジスト膜に窓部を開口し、前記第２のレジスト膜
    をマスクとして相対的に高いエネルギーでイオン注入を
    行うことにより、前記フィールド酸化膜の中央部の下側
    の前記シリコン基板中に前記シリコン基板と同一導電型
    の不純物を注入する第３の工程と、を有することを特徴
    とする半導体集積回路の製造方法。
  7. 【請求項７】 前記不純物がボロンであり、前記シリコ
    ン半導体基板中にイオン注入された前記不純物を活性化
    させることによってチャンネルストッパー層を形成する
    熱処理工程をさらに有する請求項５または６に記載の半
    導体集積回路の製造方法。
JP7231715A 1995-09-08 1995-09-08 半導体集積回路の製造方法 Expired - Lifetime JP2778550B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7231715A JP2778550B2 (ja) 1995-09-08 1995-09-08 半導体集積回路の製造方法
TW085110503A TW355833B (en) 1995-09-08 1996-08-29 Method of manufacturing a radiation-resistant semiconductor integrated circuit
KR1019960038332A KR100262235B1 (ko) 1995-09-08 1996-09-05 반도체 집적회로의 제조방법
CN96112904A CN1152798A (zh) 1995-09-08 1996-09-06 制造抗辐射半导体集成电路的方法
US08/709,151 US6146977A (en) 1995-09-08 1996-09-06 Method of manufacturing a radiation-resistant semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7231715A JP2778550B2 (ja) 1995-09-08 1995-09-08 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH0982793A JPH0982793A (ja) 1997-03-28
JP2778550B2 true JP2778550B2 (ja) 1998-07-23

Family

ID=16927887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7231715A Expired - Lifetime JP2778550B2 (ja) 1995-09-08 1995-09-08 半導体集積回路の製造方法

Country Status (5)

Country Link
US (1) US6146977A (ja)
JP (1) JP2778550B2 (ja)
KR (1) KR100262235B1 (ja)
CN (1) CN1152798A (ja)
TW (1) TW355833B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320245B1 (en) 1998-05-19 2001-11-20 Nec Corporation Radiation-hardened semiconductor device
EP1542289A1 (fr) * 2003-12-11 2005-06-15 STMicroelectronics S.A. Structure MOS résistante aux radiations
KR100672708B1 (ko) * 2004-12-30 2007-01-22 동부일렉트로닉스 주식회사 시모스 이미지 센서의 격리막 형성방법
KR100657130B1 (ko) * 2005-12-27 2006-12-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
CN100373585C (zh) * 2006-03-17 2008-03-05 中国科学院上海微***与信息技术研究所 提高金属氧化物半导体器件场区抗总剂量的加固方法
EP2245740B8 (en) * 2008-01-17 2014-10-01 Klas Olof Lilja Layout method for soft-error hard electronics, and radiation hardened logic cell
US9083341B2 (en) 2008-01-17 2015-07-14 Robust Chip Inc. Soft error resilient circuit design method and logic cells
CN102110692A (zh) * 2011-01-24 2011-06-29 中国电子科技集团公司第五十八研究所 抗辐照eeprom存储阵列隔离结构
CN102522424B (zh) * 2011-12-23 2014-04-30 北京大学 一种减小电荷共享效应的cmos器件及其制备方法
US8652929B2 (en) 2011-12-23 2014-02-18 Peking University CMOS device for reducing charge sharing effect and fabrication method thereof
CN104752513B (zh) * 2015-03-12 2017-11-21 西安电子科技大学 一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法
CN108565212A (zh) * 2017-11-29 2018-09-21 珠海创飞芯科技有限公司 一种mos晶体管的制作方法及mos晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
JPS61226967A (ja) * 1985-03-30 1986-10-08 Toshiba Corp Ｍｉｓ型半導体装置
US4987093A (en) * 1987-04-15 1991-01-22 Texas Instruments Incorporated Through-field implant isolated devices and method
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
JP2822278B2 (ja) * 1991-03-05 1998-11-11 呉羽化学工業株式会社 塩化ビニル系単量体の懸濁重合方法
JPH0653232A (ja) * 1992-08-03 1994-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5240874A (en) * 1992-10-20 1993-08-31 Micron Semiconductor, Inc. Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry
US5405788A (en) * 1993-05-24 1995-04-11 Micron Technology, Inc. Method for forming and tailoring the electrical characteristics of semiconductor devices
KR0152909B1 (ko) * 1994-10-21 1998-12-01 문정환 반도체장치의 격리구조의 제조방법
JPH08125180A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells

Also Published As

Publication number Publication date
TW355833B (en) 1999-04-11
KR970018223A (ko) 1997-04-30
KR100262235B1 (ko) 2000-07-15
CN1152798A (zh) 1997-06-25
JPH0982793A (ja) 1997-03-28
US6146977A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
JPH09121058A (ja) 絶縁基板半導体上に製造された半導体素子のスレシホールド電圧を調節する方法
JP2778550B2 (ja) 半導体集積回路の製造方法
JP4477197B2 (ja) 半導体装置の製造方法
JP2730535B2 (ja) 半導体装置の製造方法
JP3425043B2 (ja) Ｍｉｓ型半導体装置の製造方法
JP2751853B2 (ja) 半導体装置及びその製造方法
JPH07321212A (ja) チャネルストップ拡散層の形成方法
JP2993784B2 (ja) 半導体装置及びその製造方法
JP2001160623A (ja) 半導体装置とその製造方法
JPH0575041A (ja) Ｃｍｏｓ半導体装置
JP3101516B2 (ja) 半導体装置の製造方法
JPS61251166A (ja) 半導体装置の製造方法
JP2803925B2 (ja) 半導体装置の製造方法
JP3467787B2 (ja) 半導体装置の製造方法
JP3041860B2 (ja) Ｍｉｓ型トランジスタの製造方法
JP2001068560A (ja) 半導体装置の製造方法及び半導体装置
JP3057692B2 (ja) 半導体装置の製造方法
JP2900686B2 (ja) 半導体装置及びその製造方法
JPH07201773A (ja) 半導体装置の製造方法
JPH02189965A (ja) 半導体装置の製造方法
JPH0221648A (ja) 半導体装置の製造方法
JPH0422345B2 (ja)
KR100422325B1 (ko) 반도체 소자의 제조방법
JPH04297055A (ja) 半導体装置の製造方法
KR20000004535A (ko) 반도체소자의 소자분리절연막 형성방법