JPH01120853A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01120853A JPH01120853A JP27850687A JP27850687A JPH01120853A JP H01120853 A JPH01120853 A JP H01120853A JP 27850687 A JP27850687 A JP 27850687A JP 27850687 A JP27850687 A JP 27850687A JP H01120853 A JPH01120853 A JP H01120853A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- phs
- diamond layer
- gaas substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 14
- 239000010432 diamond Substances 0.000 claims abstract description 14
- 230000017525 heat dissipation Effects 0.000 claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 15
- 230000000191 radiation effect Effects 0.000 abstract 2
- 230000005855 radiation Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 101150010415 eat-5 gene Proteins 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
この発明は、放熱電極を備えた半導体装置に関するもの
である。′ 〔従来の技術〕 第３図はＧａＡｓを用いた半導体装置の断面図を示す。
である。′ 〔従来の技術〕 第３図はＧａＡｓを用いた半導体装置の断面図を示す。
第３図において、ＧａＡｓＦＥＴ等の半導体装置１は、
ＧａＡｓ基板２上に形成された素子３．およびＧａＡｓ
基板２の他の主面に形成された放熱電極（Ｐｌａｔｅｄ
１（ｅａｔ ５ｉｎｋ ： Ｐ ＨＳ ） ４より構
成されている。
ＧａＡｓ基板２上に形成された素子３．およびＧａＡｓ
基板２の他の主面に形成された放熱電極（Ｐｌａｔｅｄ
１（ｅａｔ ５ｉｎｋ ： Ｐ ＨＳ ） ４より構
成されている。
高出力用ＦＥＴでは、動作時には最高温度が１００℃を
超える場合があり、その放熱対策は高信頼化に最も重要
な課題である。
超える場合があり、その放熱対策は高信頼化に最も重要
な課題である。
従来の半導体装置１では、素子３で発生した熱はＧａＡ
ｓ基板２を介してＰＨ５４に放熱される。このため、熱
伝導率の低いＧａＡｓ基板２は５０μｍ以下に薄化され
、ＧａＡｓ基板２の熱抵抗を極力低減するとともに、５
０μｍ程度のＰＨ５４を備え、放熱効果の向上を図って
いる。ここで、ＰＨ５４には通常金、銀、銅等の熱伝導
率の高い金属が電解メツキにより形成される。
ｓ基板２を介してＰＨ５４に放熱される。このため、熱
伝導率の低いＧａＡｓ基板２は５０μｍ以下に薄化され
、ＧａＡｓ基板２の熱抵抗を極力低減するとともに、５
０μｍ程度のＰＨ５４を備え、放熱効果の向上を図って
いる。ここで、ＰＨ５４には通常金、銀、銅等の熱伝導
率の高い金属が電解メツキにより形成される。
上記のような構成の半導体装置１における放熱対策では
、薄いＧａＡｓ基板２に電解メツキにより、直接ＰＨ５
４が形成されていたため、以下のような問題点があった
。
、薄いＧａＡｓ基板２に電解メツキにより、直接ＰＨ５
４が形成されていたため、以下のような問題点があった
。
（１）電界メツキが可能な金属材料をＰＨ５４に用いな
ければならず、ＰＨ５４の材料に制限があり、他の高熱
伝導率をもつ材料が使用できない。
ければならず、ＰＨ５４の材料に制限があり、他の高熱
伝導率をもつ材料が使用できない。
（２）一般に、ＰＨ５４に用いられる金属は、ＧａＡｓ
に比べて、熱膨張係数が大きいため、素子３部分にスト
レスが導入され、特性や信頼性の劣化を招く恐れがある
。
に比べて、熱膨張係数が大きいため、素子３部分にスト
レスが導入され、特性や信頼性の劣化を招く恐れがある
。
この発明は、上記の問題点を解消するためになされたも
ので、放熱効果が高く、かつストレスが緩和された高性
能、高信頼性の半導体装置を得ることを目的とする。
ので、放熱効果が高く、かつストレスが緩和された高性
能、高信頼性の半導体装置を得ることを目的とする。
（問題点を解決するための手段）
この発明に係る半導体装置は、半導体基板と放熱電極と
の間に熱伝導率が高く、かつ半導体基板と熱膨張係数が
近いダイヤモンド層を設けたものである。
の間に熱伝導率が高く、かつ半導体基板と熱膨張係数が
近いダイヤモンド層を設けたものである。
〔作用）
この発明においては、半導体基板と放熱電極との間にダ
イヤモンド層を介在させたことにより、半導体基板と放
熱電極との熱膨張係数の差が小さくなることから、素子
発熱を効果的に放熱すると共に、熱膨張係数の違いによ
るストレスが緩和される。
イヤモンド層を介在させたことにより、半導体基板と放
熱電極との熱膨張係数の差が小さくなることから、素子
発熱を効果的に放熱すると共に、熱膨張係数の違いによ
るストレスが緩和される。
〔実施例）
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の一実施例を示す半導体装置の断面図
で、第３図と同一符号は同一構成部分を示す。第１図に
おいては、半導体装置１は、ＧａＡｓ基板２上に形成さ
れた素子３．他の主面に形成されたＰＨ３４，およびＧ
ａＡｓ基板２とＰＨ３４との間に熱伝導率が高く、かつ
ＧａＡＳ基板２との熱膨張係数の近いダイヤモンド層５
が形成されて構成される。ここで、このダイヤモンド層
５は、例えば低温プラズマＣＶＤにより厚み約２０μｍ
に形成される。
で、第３図と同一符号は同一構成部分を示す。第１図に
おいては、半導体装置１は、ＧａＡｓ基板２上に形成さ
れた素子３．他の主面に形成されたＰＨ３４，およびＧ
ａＡｓ基板２とＰＨ３４との間に熱伝導率が高く、かつ
ＧａＡＳ基板２との熱膨張係数の近いダイヤモンド層５
が形成されて構成される。ここで、このダイヤモンド層
５は、例えば低温プラズマＣＶＤにより厚み約２０μｍ
に形成される。
この発明における半導体装置１では、素子３で発生した
熱はＧａＡｓ基板２を介して、高熱伝導率のダイヤモン
ド層５およびＰＨ５４に効果的に放熱される。また、Ｇ
ａＡｓ基板２とＰＨ５４との熱膨張係数の違いをダイヤ
モンド層５を介在させることにより緩和することができ
る。
熱はＧａＡｓ基板２を介して、高熱伝導率のダイヤモン
ド層５およびＰＨ５４に効果的に放熱される。また、Ｇ
ａＡｓ基板２とＰＨ５４との熱膨張係数の違いをダイヤ
モンド層５を介在させることにより緩和することができ
る。
上記のように、この発明によれば、熱抵抗を低減し、素
子３の動作温度を下げることができ、かつ素子３部分へ
のストレスを緩和することができる。なお、第１表にＧ
ａＡｓ、Ａｕ、Ｃｕ、およびダイヤモンドの熱伝導率の
比較と線熱膨張係数の比較を示す。
子３の動作温度を下げることができ、かつ素子３部分へ
のストレスを緩和することができる。なお、第１表にＧ
ａＡｓ、Ａｕ、Ｃｕ、およびダイヤモンドの熱伝導率の
比較と線熱膨張係数の比較を示す。
第 １ 表
なお、第１図の実施例では、Ｇａ、Ａｓ基板２の裏面が
平坦な場合について示したが、第２図に示すように、素
子３の近傍のみのＧａＡｓ基板２を薄化した構造にも適
用し得る。また、第２図の応用として、ＧａＡｓ基板２
の厚い部分にバイアホールを設けた構造にも適用し得る
。さらに、上記実施例は半導体装置を集積化した場合に
も適用できる。
平坦な場合について示したが、第２図に示すように、素
子３の近傍のみのＧａＡｓ基板２を薄化した構造にも適
用し得る。また、第２図の応用として、ＧａＡｓ基板２
の厚い部分にバイアホールを設けた構造にも適用し得る
。さらに、上記実施例は半導体装置を集積化した場合に
も適用できる。
以上説明したようにこの発明は、半導体基板と放熱電極
との間に熱伝導率が高く、かつ半導体基板と熱膨張係数
が近いダイヤモンド層を設けたので、放熱効果に優れ、
かつストレスが緩和された高性能、高信頼性の半導体装
置を実現できる効果がある。
との間に熱伝導率が高く、かつ半導体基板と熱膨張係数
が近いダイヤモンド層を設けたので、放熱効果に優れ、
かつストレスが緩和された高性能、高信頼性の半導体装
置を実現できる効果がある。
第１図はこの発明の一実施例を示す半導体装置の断面図
、第２図はこの発明の他の実施例を示す半導体装置の断
面図、第３図は従来の半導体装置の断面図である。 図において、１は半導体装置、２はＧａＡｓ基板、３は
素子、４はＰＨＳ、５はダイヤモンド層を示す。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図
、第２図はこの発明の他の実施例を示す半導体装置の断
面図、第３図は従来の半導体装置の断面図である。 図において、１は半導体装置、２はＧａＡｓ基板、３は
素子、４はＰＨＳ、５はダイヤモンド層を示す。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図
Claims (1)
- 半導体基板の一主面に素子が形成され、他の主面に放
熱電極を備えた半導体装置において、前記半導体基板と
放熱電極との間に熱伝導率が高く、かつ前記半導体基板
と熱膨張係数が近いダイヤモンド層を設けたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27850687A JPH01120853A (ja) | 1987-11-04 | 1987-11-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27850687A JPH01120853A (ja) | 1987-11-04 | 1987-11-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120853A true JPH01120853A (ja) | 1989-05-12 |
Family
ID=17598260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27850687A Pending JPH01120853A (ja) | 1987-11-04 | 1987-11-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120853A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200641A (en) * | 1990-10-04 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including bending-resistant radiating layer |
| EP0707741A1 (en) * | 1994-05-05 | 1996-04-24 | Siliconix Incorporated | Surface mount and flip chip technology |
| US5757081A (en) * | 1994-05-05 | 1998-05-26 | Siliconix Incorporated | Surface mount and flip chip technology for total integrated circuit isolation |
| US5767578A (en) * | 1994-10-12 | 1998-06-16 | Siliconix Incorporated | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108757A (ja) * | 1981-12-22 | 1983-06-28 | Nec Corp | 半導体装置 |
-
1987
- 1987-11-04 JP JP27850687A patent/JPH01120853A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108757A (ja) * | 1981-12-22 | 1983-06-28 | Nec Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200641A (en) * | 1990-10-04 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including bending-resistant radiating layer |
| EP0707741A1 (en) * | 1994-05-05 | 1996-04-24 | Siliconix Incorporated | Surface mount and flip chip technology |
| EP0707741A4 (en) * | 1994-05-05 | 1997-07-02 | Siliconix Inc | SURFACE MOUNTING AND PROTUBERANCE CHIP TECHNOLOGY |
| US5757081A (en) * | 1994-05-05 | 1998-05-26 | Siliconix Incorporated | Surface mount and flip chip technology for total integrated circuit isolation |
| US5767578A (en) * | 1994-10-12 | 1998-06-16 | Siliconix Incorporated | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095098B2 (en) | Electrically isolated and thermally conductive double-sided pre-packaged component | |
| JPH0883818A (ja) | 電子部品組立体 | |
| JP2757805B2 (ja) | 半導体装置 | |
| TW415053B (en) | Semiconductor device and method for manufacturing same | |
| US5760473A (en) | Semiconductor package having a eutectic bonding layer | |
| JP2002289750A (ja) | マルチチップモジュールおよびその放熱構造 | |
| JPH01120853A (ja) | 半導体装置 | |
| JPH05235194A (ja) | マイクロ波モノリシック集積回路 | |
| JP2619155B2 (ja) | 混成集積回路装置 | |
| JPS61212045A (ja) | 半導体装置 | |
| JPH0755003Y2 (ja) | 半導体素子用セラミックパッケージ | |
| JP3302811B2 (ja) | マイクロ波半導体装置 | |
| JPS59227132A (ja) | 半導体装置 | |
| JPH05114665A (ja) | 放熱性基板 | |
| JP2845634B2 (ja) | セラミックパッケージ | |
| JPH05136303A (ja) | 電子デバイス用ヒートシンク | |
| JPH0321092B2 (ja) | ||
| JP2629653B2 (ja) | 半導体装置 | |
| JP2804765B2 (ja) | 電子部品塔載用基板 | |
| JPS60250655A (ja) | 集積回路パツケ−ジ | |
| JPH0573262B2 (ja) | ||
| JPS6380555A (ja) | 半導体装置 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JPH01253945A (ja) | 混成集積回路装置 | |
| JPS6046037A (ja) | 半導体装置 |