JP2521624Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2521624Y2 JP2521624Y2 JP1991039286U JP3928691U JP2521624Y2 JP 2521624 Y2 JP2521624 Y2 JP 2521624Y2 JP 1991039286 U JP1991039286 U JP 1991039286U JP 3928691 U JP3928691 U JP 3928691U JP 2521624 Y2 JP2521624 Y2 JP 2521624Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- metal plate
- solder layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は半導体装置、放熱フィン
やプリント配線板に搭載した半導体装置の構造に関する
ものである。
やプリント配線板に搭載した半導体装置の構造に関する
ものである。
【０００２】
【従来の技術】従来、ダイオード、トランジスタ等の半
導体チップを用いて半導体装置を構成する場合、例え
ば、図１の断面構造図に示すように２の金属部材、３の
金属板、１の半導体チップ及び４の接続部材を順次、載
置して、５のはんだ層により相互間を固着している。３
の金属板は支持手段、間隔保持手段、熱疲労防止手段や
放熱手段などに使用され、金属材料としてもモリブデ
ン、タングステン、銅、銀など必要に応じて、選択使用
される。
導体チップを用いて半導体装置を構成する場合、例え
ば、図１の断面構造図に示すように２の金属部材、３の
金属板、１の半導体チップ及び４の接続部材を順次、載
置して、５のはんだ層により相互間を固着している。３
の金属板は支持手段、間隔保持手段、熱疲労防止手段や
放熱手段などに使用され、金属材料としてもモリブデ
ン、タングステン、銅、銀など必要に応じて、選択使用
される。
【０００３】しかしながら、金属板３のろう付け面、す
なわち、半導体チップ１側及び金属部材２側に対向する
面が平坦であるため、次のような欠点がある。
なわち、半導体チップ１側及び金属部材２側に対向する
面が平坦であるため、次のような欠点がある。
【０００４】金属板のはんだ付けにおいては、はんだ
のヌレ性をよくするためフラックスを与え、加熱、冷却
により固着しているが、はんだが溶融し、固化するまで
の間にフラックスがはんだ層内に残り、はんだ層内にボ
イド（空洞）を発生し易い。このようなボイドの発生は
はんだ結合を弱め、半導体装置の信頼性を悪化する。
のヌレ性をよくするためフラックスを与え、加熱、冷却
により固着しているが、はんだが溶融し、固化するまで
の間にフラックスがはんだ層内に残り、はんだ層内にボ
イド（空洞）を発生し易い。このようなボイドの発生は
はんだ結合を弱め、半導体装置の信頼性を悪化する。
【０００５】長期冷熱サイクルの環境下において、は
んだ層の周辺厚が薄いため、熱緩衝効果が少なく、周辺
部に熱疲労現象によるクラックを発生しやすく熱疲労の
寿命が短い。
んだ層の周辺厚が薄いため、熱緩衝効果が少なく、周辺
部に熱疲労現象によるクラックを発生しやすく熱疲労の
寿命が短い。
【０００６】
【考案の目的】本考案は従来装置の前記欠点を解消し、
ボイドの発生率を低減し、かつ、熱疲労寿命の長い半導
体装置を提供するものである。又、放熱フィンやプリン
ト配線板に搭載した半導体装置をあわせて提供する。
ボイドの発生率を低減し、かつ、熱疲労寿命の長い半導
体装置を提供するものである。又、放熱フィンやプリン
ト配線板に搭載した半導体装置をあわせて提供する。
【０００７】
【実施例】図２は本考案の実施例の断面構造図であっ
て、図１と同一符号は同一部分を示している。２の金属
部材は金属板及び半導体チップ１が収容できる凹部をも
ったアルミや銅の放熱フィンを構成する。
て、図１と同一符号は同一部分を示している。２の金属
部材は金属板及び半導体チップ１が収容できる凹部をも
ったアルミや銅の放熱フィンを構成する。
【０００８】また、金属板３は図３（ａ）に平面図、
（ｂ）に側面図で示すように、凸状曲面３ａを上下両面
に形成している。
（ｂ）に側面図で示すように、凸状曲面３ａを上下両面
に形成している。
【０００９】製造においては、金属部材２（放熱フィ
ン）の凹部に第１のはんだチップ、金属板３、第２のは
んだチップ、半導体チップ１、第３のはんだチップ、接
続部材４を積層して収容し、加熱により、第１、第２、
第３のはんだチップを溶融し、その後の固化により、は
んだ層５を形成する。
ン）の凹部に第１のはんだチップ、金属板３、第２のは
んだチップ、半導体チップ１、第３のはんだチップ、接
続部材４を積層して収容し、加熱により、第１、第２、
第３のはんだチップを溶融し、その後の固化により、は
んだ層５を形成する。
【００１０】金属板３は上下両面に凸状曲面３ａを形成
しているので、はんだの溶融から固化までの間にボイド
の要因となるフラックス等は金属板３の３ａの中央部よ
り周辺部にむかって逃げやすくなり、はんだ層の固化後
のボイド発生は著しく低減する。
しているので、はんだの溶融から固化までの間にボイド
の要因となるフラックス等は金属板３の３ａの中央部よ
り周辺部にむかって逃げやすくなり、はんだ層の固化後
のボイド発生は著しく低減する。
【００１１】又、金属板３の上下両面のはんだ層５は中
央部に比し周辺部が厚くなっており、（はんだ層５の溶
融時の外周へのひろがり効果によって薄くなる部分を除
く）長時間の冷熱サイクル環境下での熱疲労現象である
はんだ層のクラック発生を図１の従来装置に比し、減少
せしむる。
央部に比し周辺部が厚くなっており、（はんだ層５の溶
融時の外周へのひろがり効果によって薄くなる部分を除
く）長時間の冷熱サイクル環境下での熱疲労現象である
はんだ層のクラック発生を図１の従来装置に比し、減少
せしむる。
【００１２】又、半導体チップ１、金属板３、及び金属
部材２の順で面積を増加させることにより、放熱効果を
良好としている。
部材２の順で面積を増加させることにより、放熱効果を
良好としている。
【００１３】図２では、接続片やヘッダーリード線等の
接続部材４の半導体チップ１との接続部分に凸状曲面４
ａを形成することにより、前記せる金属板３の３ａと同
様の効果を生ずる。
接続部材４の半導体チップ１との接続部分に凸状曲面４
ａを形成することにより、前記せる金属板３の３ａと同
様の効果を生ずる。
【００１４】図４は本考案の他の実施例の断面図であっ
て、図１、図２、図４と同一符号は同一部分を示してい
る。２の金属部材はプリント配線板の基板６に配設した
導電層である。プリント配線板は多種多様のものがあ
り、例えばセラミック基板、アルミベース銅張板、ガラ
ス、エポキシ銅張積層板がある。本考案は、いづれのプ
リント配線板にも適用できる。又、７は基板６上に設け
た他の電子部品であり、種々の複合又は混成集積回路装
置を構成する。
て、図１、図２、図４と同一符号は同一部分を示してい
る。２の金属部材はプリント配線板の基板６に配設した
導電層である。プリント配線板は多種多様のものがあ
り、例えばセラミック基板、アルミベース銅張板、ガラ
ス、エポキシ銅張積層板がある。本考案は、いづれのプ
リント配線板にも適用できる。又、７は基板６上に設け
た他の電子部品であり、種々の複合又は混成集積回路装
置を構成する。
【００１５】図４の実施例においても、図２の実施例で
説明したと同様の作用、効果を示す。
説明したと同様の作用、効果を示す。
【００１６】本考案の実施例において、説明した形状、
材料等は本考案の要旨の範囲で変形、変換、付加、削除
等の変更をなし得るものである。例えば、金属板３は
銅、モリブデン、タングステンなど必要に応じて選択し
得る。
材料等は本考案の要旨の範囲で変形、変換、付加、削除
等の変更をなし得るものである。例えば、金属板３は
銅、モリブデン、タングステンなど必要に応じて選択し
得る。
【００１７】
【考案の効果】以上、説明したように本考案の半導体装
置は、はんだ層内のボイドを低減し、かつ、はんだ層の
熱疲労性能の向上を可能とし、放熱フィンやプリント配
線板に搭載した半導体装置として有効であり、電装品を
はじめ、高信頼性を要求される各種の電気機器に利用し
て実用上の効果大なるものである。
置は、はんだ層内のボイドを低減し、かつ、はんだ層の
熱疲労性能の向上を可能とし、放熱フィンやプリント配
線板に搭載した半導体装置として有効であり、電装品を
はじめ、高信頼性を要求される各種の電気機器に利用し
て実用上の効果大なるものである。
【図１】従来の半導体装置の断面構造図
【図２】本考案の実施例を示す断面構造図
【図３】図２に用いる金属板の構造図であり、（ａ）は
平面図、（ｂ）は側面図
平面図、（ｂ）は側面図
【図４】本考案の他の実施例を示す断面構造図
１ 半導体チップ ２ 金属部材 ３ 金属板 ３ａ 金属板の凸状曲面 ４ 接続部材 ４ａ 接続部材の凸状曲面 ５ はんだ層 ６ 基板 ７ 他の電子部品
Claims (4)
- 【請求項１】 凸状曲面を上下両面に形成した金属板の
一面に半導体チップを、又、他面に金属部材をそれぞれ
はんだ層を介して固着し、それらは半導体チップ、金属
板、金属部材の順に面積を増加させ、かつ、前記はんだ
層の厚さを凸状曲面の中央部に比し、周辺部に大なる部
分をもたせることを特徴とする半導体装置。 - 【請求項２】 金属部材を金属放熱フィンとした請求項
１の半導体装置。 - 【請求項３】 金属部材をプリント配線板上の金属層と
した請求項１の半導体装置。 - 【請求項４】 金属板とはんだ付けした面と反対側の半
導体チップの面に接続部材の凸状曲面をはんだ付けした
請求項１、請求項２、又は請求項３の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991039286U JP2521624Y2 (ja) | 1991-03-07 | 1991-03-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991039286U JP2521624Y2 (ja) | 1991-03-07 | 1991-03-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0572135U JPH0572135U (ja) | 1993-09-28 |
| JP2521624Y2 true JP2521624Y2 (ja) | 1996-12-25 |
Family
ID=12548918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991039286U Expired - Fee Related JP2521624Y2 (ja) | 1991-03-07 | 1991-03-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521624Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6504962B2 (ja) * | 2015-08-04 | 2019-04-24 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2016105508A (ja) * | 2016-02-29 | 2016-06-09 | 株式会社三社電機製作所 | 半導体装置 |
-
1991
- 1991-03-07 JP JP1991039286U patent/JP2521624Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572135U (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5650662A (en) | Direct bonded heat spreader | |
| JP2002203942A (ja) | パワー半導体モジュール | |
| US20040222515A1 (en) | Double-sided cooling isolated packaged power semiconductor device | |
| JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
| JP2006100640A (ja) | セラミックス回路基板及びこれを用いたパワー半導体モジュール | |
| JP2001110957A (ja) | パワー半導体モジュールの製造方法 | |
| JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
| JP2004356625A (ja) | 半導体装置及びその製造方法 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2008199057A (ja) | 電子機器および電子機器の製造方法 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JP3139523B2 (ja) | 放熱フィン | |
| JP6686467B2 (ja) | 電子部品放熱構造 | |
| JP3193142B2 (ja) | 基 板 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPS6010633A (ja) | 半導体装置 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JPH10125831A (ja) | ヒートシンク放熱フィン | |
| JP2804765B2 (ja) | 電子部品塔載用基板 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JP2002184890A (ja) | 表面実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |