JPH0541471A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0541471A JPH0541471A JP3196943A JP19694391A JPH0541471A JP H0541471 A JPH0541471 A JP H0541471A JP 3196943 A JP3196943 A JP 3196943A JP 19694391 A JP19694391 A JP 19694391A JP H0541471 A JPH0541471 A JP H0541471A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- module
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 ＣＣＢバンプを介してパッケージ基板に実装
された半導体チップをキャップで気密封止した半導体集
積回路装置の放熱特性を向上させる。 【構成】 ＣＣＢバンプ６を介してパッケージ基板２の
主面に実装された半導体チップ７をキャップ８によって
気密封止したチップキャリア１であって、キャップ８の
上部に櫛歯状の凹凸を形成し、放熱フィンとしての機能
を持たせた。
された半導体チップをキャップで気密封止した半導体集
積回路装置の放熱特性を向上させる。 【構成】 ＣＣＢバンプ６を介してパッケージ基板２の
主面に実装された半導体チップ７をキャップ８によって
気密封止したチップキャリア１であって、キャップ８の
上部に櫛歯状の凹凸を形成し、放熱フィンとしての機能
を持たせた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置技
術に関し、特に、ＣＣＢ（Controlled Collapse Bondin
g)バンプを介して半導体チップを基板に実装するフリッ
プチップ方式の半導体集積回路装置に適用して有効な技
術に関するものである。
術に関し、特に、ＣＣＢ（Controlled Collapse Bondin
g)バンプを介して半導体チップを基板に実装するフリッ
プチップ方式の半導体集積回路装置に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の実装方式の一つ
に、ＣＣＢバンプを介してパッケージ基板上に実装され
た半導体チップをキャップによって気密封止したチップ
キャリア（Chip Carrier）がある。
に、ＣＣＢバンプを介してパッケージ基板上に実装され
た半導体チップをキャップによって気密封止したチップ
キャリア（Chip Carrier）がある。
【０００３】チップキャリアについては、例えば特開昭
６２−２４９４２９号、特開昭６３−３１０１３９号公
報に記載されている。
６２−２４９４２９号、特開昭６３−３１０１３９号公
報に記載されている。
【０００４】図５は、上記文献に記載されたチップキャ
リア２０の断面を示している。チップキャリア２０を構
成するパッケージ基板２１は、ムライト等のようなセラ
ミック材料からなり、その主面および裏面には、それぞ
れ電極２２ａ，２２ｂが形成されている。
リア２０の断面を示している。チップキャリア２０を構
成するパッケージ基板２１は、ムライト等のようなセラ
ミック材料からなり、その主面および裏面には、それぞ
れ電極２２ａ，２２ｂが形成されている。
【０００５】パッケージ基板２１の主面の電極２２ａに
は、ＣＣＢバンプ２３を介して半導体チップ２４が電気
的に接続されている。半導体チップ２４は、シリコン
（Ｓｉ）単結晶からなり、キャップ２５によって気密封
止されている。
は、ＣＣＢバンプ２３を介して半導体チップ２４が電気
的に接続されている。半導体チップ２４は、シリコン
（Ｓｉ）単結晶からなり、キャップ２５によって気密封
止されている。
【０００６】キャップ２５は、例えば窒化アルミニウム
（ＡｌＮ）からなり、封止用半田２６を介してパッケー
ジ基板２１の主面と接合されている。
（ＡｌＮ）からなり、封止用半田２６を介してパッケー
ジ基板２１の主面と接合されている。
【０００７】また、キャップ２５の下面と、半導体チッ
プ２４の裏面とは、伝熱用半田２７を介して接合されて
おり、回路動作時に半導体チップ２４で発生した熱が伝
熱用半田２７およびキャップ２５を介して外部に放散さ
れる構造になっている。
プ２４の裏面とは、伝熱用半田２７を介して接合されて
おり、回路動作時に半導体チップ２４で発生した熱が伝
熱用半田２７およびキャップ２５を介して外部に放散さ
れる構造になっている。
【０００８】一方、パッケージ基板２１の主面の電極２
２ａは、パッケージ基板２１の内部に形成された内部配
線２８を介してパッケージ基板の裏面の電極２２ｂと電
気的に接続されている。なお、内部配線２８は、例えば
タングステンからなる。
２ａは、パッケージ基板２１の内部に形成された内部配
線２８を介してパッケージ基板の裏面の電極２２ｂと電
気的に接続されている。なお、内部配線２８は、例えば
タングステンからなる。
【０００９】パッケージ基板２１の裏面の電極２２ｂに
は、上記したＣＣＢバンプ２３よりも大径のＣＣＢバン
プ２９が接合されている。このようなチップキャリア２
０は、モジュール基板に実装され、モジュールを構成す
るようになっている。
は、上記したＣＣＢバンプ２３よりも大径のＣＣＢバン
プ２９が接合されている。このようなチップキャリア２
０は、モジュール基板に実装され、モジュールを構成す
るようになっている。
【００１０】チップキャリア２０を用いたモジュール構
造については、例えば日経ＢＰ社、１９９０年１２月１
０日発行、「日経エレクトロニクス」Ｐ２２７に記載さ
れている。
造については、例えば日経ＢＰ社、１９９０年１２月１
０日発行、「日経エレクトロニクス」Ｐ２２７に記載さ
れている。
【００１１】図６は、この文献に記載されたモジュール
３０の断面である。モジュール基板３１の主面には、Ｃ
ＣＢバンプ２９を介して複数のチップキャリア２０が実
装されている。
３０の断面である。モジュール基板３１の主面には、Ｃ
ＣＢバンプ２９を介して複数のチップキャリア２０が実
装されている。
【００１２】各チップキャリア２０のキャップ２５上に
は、小形フィン３２が載置されている。小形フィン３２
は、例えばアルミニウム（Ａｌ）からなり、その上部に
は凹凸が形成されている。
は、小形フィン３２が載置されている。小形フィン３２
は、例えばアルミニウム（Ａｌ）からなり、その上部に
は凹凸が形成されている。
【００１３】ただし、キャップ２５と、小形フィン３２
とは、モジュールの組立を容易にする等の観点から、通
常、接触されているだけで接合されていない。
とは、モジュールの組立を容易にする等の観点から、通
常、接触されているだけで接合されていない。
【００１４】各チップキャリア２０は、モジュールキャ
ップ３３によって気密封止されている。モジュールキャ
ップ３３の下面には、凹凸が形成されており、その凹凸
と小形フィン３２上部の凹凸とが嵌合されている。
ップ３３によって気密封止されている。モジュールキャ
ップ３３の下面には、凹凸が形成されており、その凹凸
と小形フィン３２上部の凹凸とが嵌合されている。
【００１５】モジュールキャップ３３の上面には、水冷
ジャケット３４が設置されており、チップキャリア２０
で発生した熱が小形フィン３２およびモジュールキャッ
プ３３を介して水冷ジャケット３４に伝えられ、冷却さ
れる構造になっている。
ジャケット３４が設置されており、チップキャリア２０
で発生した熱が小形フィン３２およびモジュールキャッ
プ３３を介して水冷ジャケット３４に伝えられ、冷却さ
れる構造になっている。
【００１６】
【発明が解決しようとする課題】ところで、近年、半導
体集積回路装置においては、素子集積度や回路動作速度
の向上等が進められている。そして、これらに伴い回路
動作時に半導体チップで発生する発熱量も増す傾向にあ
るため、半導体チップで発生した熱を如何にして効率良
く外部に逃がすかが重要な課題となっている。
体集積回路装置においては、素子集積度や回路動作速度
の向上等が進められている。そして、これらに伴い回路
動作時に半導体チップで発生する発熱量も増す傾向にあ
るため、半導体チップで発生した熱を如何にして効率良
く外部に逃がすかが重要な課題となっている。
【００１７】ところが、従来のチップキャリアを用いた
モジュール構造の場合、チップキャリアのキャップとモ
ジュールの小形フィンとが接触しているだけで接合され
ていないので、その接触部に形成される僅かな空隙によ
って熱抵抗が増大し、充分な放熱特性が得られない問題
があることを本発明者は見い出した。
モジュール構造の場合、チップキャリアのキャップとモ
ジュールの小形フィンとが接触しているだけで接合され
ていないので、その接触部に形成される僅かな空隙によ
って熱抵抗が増大し、充分な放熱特性が得られない問題
があることを本発明者は見い出した。
【００１８】これを改善する従来技術として、例えばチ
ップキャリアのキャップとモジュールの小形フィンとの
間の空隙にＨｅガス等が介在されるようにする技術があ
るが、この場合でも放熱特性上の充分な効果が得られて
いない。また、チップキャリアのキャップとモジュール
の小形フィンとの接触面間に熱伝導性グリースを介在さ
せる技術もあるが、汚染の問題が伴う。
ップキャリアのキャップとモジュールの小形フィンとの
間の空隙にＨｅガス等が介在されるようにする技術があ
るが、この場合でも放熱特性上の充分な効果が得られて
いない。また、チップキャリアのキャップとモジュール
の小形フィンとの接触面間に熱伝導性グリースを介在さ
せる技術もあるが、汚染の問題が伴う。
【００１９】本発明は上記課題に着目してなされたもの
であり、その目的は、ＣＣＢバンプを介してパッケージ
基板上に実装された半導体チップをキャップによって気
密封止してなる半導体集積回路装置の放熱特性を向上さ
せることのできる技術を提供することにある。
であり、その目的は、ＣＣＢバンプを介してパッケージ
基板上に実装された半導体チップをキャップによって気
密封止してなる半導体集積回路装置の放熱特性を向上さ
せることのできる技術を提供することにある。
【００２０】また、本発明の他の目的は、ＣＣＢバンプ
を介してパッケージ基板上に実装された半導体チップを
キャップによって気密封止してなる半導体集積回路装置
を用いて構成されたモジュールの放熱特性を向上させる
ことのできる技術を提供することにある。
を介してパッケージ基板上に実装された半導体チップを
キャップによって気密封止してなる半導体集積回路装置
を用いて構成されたモジュールの放熱特性を向上させる
ことのできる技術を提供することにある。
【００２１】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００２２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００２３】すなわち、請求項１記載の発明は、ＣＣＢ
バンプを介してパッケージ基板の主面に実装された半導
体チップをキャップによって気密封止した半導体集積回
路装置であって、前記キャップの外側表面の少なくとも
一部に凹凸を形成した半導体集積回路装置構造とするも
のである。
バンプを介してパッケージ基板の主面に実装された半導
体チップをキャップによって気密封止した半導体集積回
路装置であって、前記キャップの外側表面の少なくとも
一部に凹凸を形成した半導体集積回路装置構造とするも
のである。
【００２４】請求項３記載の発明は、ＣＣＢバンプを介
してパッケージ基板の主面に実装された半導体チップを
キャップによって気密封止した半導体集積回路装置であ
って、前記キャップの外側表面の少なくとも一部に、前
記キャップと熱膨張係数が同一の構成材料からなる放熱
フィンを接合した半導体集積回路装置構造とするもので
ある。
してパッケージ基板の主面に実装された半導体チップを
キャップによって気密封止した半導体集積回路装置であ
って、前記キャップの外側表面の少なくとも一部に、前
記キャップと熱膨張係数が同一の構成材料からなる放熱
フィンを接合した半導体集積回路装置構造とするもので
ある。
【００２５】
【作用】上記した請求項１記載の発明によれば、ＣＣＢ
バンプを介してパッケージ基板上に実装された半導体チ
ップをキャップによって気密封止してなる半導体集積回
路装置のキャップに凹凸を設け、キャップの表面積を増
大させることにより、キャップに放熱フィンとしての機
能を持たせることができるので、半導体集積回路装置の
放熱特性を向上させることができる。
バンプを介してパッケージ基板上に実装された半導体チ
ップをキャップによって気密封止してなる半導体集積回
路装置のキャップに凹凸を設け、キャップの表面積を増
大させることにより、キャップに放熱フィンとしての機
能を持たせることができるので、半導体集積回路装置の
放熱特性を向上させることができる。
【００２６】また、キャップに放熱フィンとしての機能
を持たせ、キャップとモジュールキャップとを直接接触
させることにより、従来、キャップとモジュールキャッ
プとの間に介在されていた小形フィンを必要としない。
を持たせ、キャップとモジュールキャップとを直接接触
させることにより、従来、キャップとモジュールキャッ
プとの間に介在されていた小形フィンを必要としない。
【００２７】このため、従来のモジュール構造のうち、
最も熱伝導特性を悪化させていたキャップと小形フィン
との間の空隙を無くせるので、モジュールの熱伝導特性
を向上させることができる。
最も熱伝導特性を悪化させていたキャップと小形フィン
との間の空隙を無くせるので、モジュールの熱伝導特性
を向上させることができる。
【００２８】さらに、モジュールを組み立てる際、小形
フィンが必要なくなるので、モジュールの組立作業を簡
素化することができる上、モジュールのコストを低減す
ることができる。
フィンが必要なくなるので、モジュールの組立作業を簡
素化することができる上、モジュールのコストを低減す
ることができる。
【００２９】上記した請求項３記載の発明によれば、半
導体集積回路装置の放熱特性を向上させることができる
上、キャップと放熱フィンとの熱膨張差に起因する応力
発生を抑制することができる。
導体集積回路装置の放熱特性を向上させることができる
上、キャップと放熱フィンとの熱膨張差に起因する応力
発生を抑制することができる。
【００３０】
【実施例１】図１は本発明の一実施例である半導体集積
回路装置の全体断面図、図２は図１の半導体集積回路装
置を用いたモジュールの断面図である。
回路装置の全体断面図、図２は図１の半導体集積回路装
置を用いたモジュールの断面図である。
【００３１】図１に示す本実施例１のチップキャリア
（半導体集積回路装置）１を構成するパッケージ基板２
は、例えばムライト等のようなセラミック材料からな
り、その主面および裏面には、それぞれ電極３ａ，３ｂ
が形成されている。
（半導体集積回路装置）１を構成するパッケージ基板２
は、例えばムライト等のようなセラミック材料からな
り、その主面および裏面には、それぞれ電極３ａ，３ｂ
が形成されている。
【００３２】電極３ａ，３ｂは、パッケージ基板２の内
部に形成された内部配線４によって電気的に接続されて
いる。なお、内部配線４は、例えばタングステン等のよ
うな高融点金属からなる。
部に形成された内部配線４によって電気的に接続されて
いる。なお、内部配線４は、例えばタングステン等のよ
うな高融点金属からなる。
【００３３】パッケージ基板２の裏面の電極３ｂには、
ＣＣＢ（Controlled Collapse Bonding)バンプ５が接合
されている。ＣＣＢバンプ５は、例えば3.5 重量％程度
の銀（Ａｇ）を含有するスズ（Ｓｎ）／Ａｇ合金（融
点：２００〜２５０℃程度）からなる。
ＣＣＢ（Controlled Collapse Bonding)バンプ５が接合
されている。ＣＣＢバンプ５は、例えば3.5 重量％程度
の銀（Ａｇ）を含有するスズ（Ｓｎ）／Ａｇ合金（融
点：２００〜２５０℃程度）からなる。
【００３４】また、パッケージ基板２の主面の電極３ａ
には、ＣＣＢバンプ５よりも小径のＣＣＢバンプ６が接
合されている。ＣＣＢバンプ６は、例えば１〜５重量％
程度のＳｎを含有する鉛（Ｐｂ）／Ｓｎ合金（融点：３
２０〜３３０℃程度）からなる。
には、ＣＣＢバンプ５よりも小径のＣＣＢバンプ６が接
合されている。ＣＣＢバンプ６は、例えば１〜５重量％
程度のＳｎを含有する鉛（Ｐｂ）／Ｓｎ合金（融点：３
２０〜３３０℃程度）からなる。
【００３５】ＣＣＢバンプ６は、半導体チップ７の主面
に形成されたＣＣＢバンプ用下地金属（図示せず）に接
合されている。すなわち、パッケージ基板２の主面の電
極３ａには、ＣＣＢバンプ６を介して半導体チップ７が
電気的に接続されている。
に形成されたＣＣＢバンプ用下地金属（図示せず）に接
合されている。すなわち、パッケージ基板２の主面の電
極３ａには、ＣＣＢバンプ６を介して半導体チップ７が
電気的に接続されている。
【００３６】半導体チップ７は、例えばＳｉ単結晶から
なり、その主面には、例えばＢｉＣ−ＭＯＳ回路によっ
て構成された論理付きＳＲＡＭ（StaticRAM）等のよう
な半導体集積回路（図示せず）が形成されている。
なり、その主面には、例えばＢｉＣ−ＭＯＳ回路によっ
て構成された論理付きＳＲＡＭ（StaticRAM）等のよう
な半導体集積回路（図示せず）が形成されている。
【００３７】半導体チップ７は、キャップ８によって気
密封止されている。キャップ８は、例えば熱伝導率が１
７０Ｗ／ｍ・Ｋ程度のＡｌＮからなり、封止用半田９ａ
を介してパッケージ基板２の主面に接合されている。封
止用半田９ａは、例えば１０重量％程度のＳｎを含有す
るＰｂ／Ｓｎ合金（融点：２９０〜３００℃程度）から
なる。
密封止されている。キャップ８は、例えば熱伝導率が１
７０Ｗ／ｍ・Ｋ程度のＡｌＮからなり、封止用半田９ａ
を介してパッケージ基板２の主面に接合されている。封
止用半田９ａは、例えば１０重量％程度のＳｎを含有す
るＰｂ／Ｓｎ合金（融点：２９０〜３００℃程度）から
なる。
【００３８】なお、キャップ８とパッケージ基板２との
接合部におけるパッケージ基板２およびキャップ８のそ
れぞれの表面には、封止用半田９ａの濡れ性を良好にす
るために、例えばチタン（Ｔｉ）／ニッケル（Ｎｉ）／
Ａｕからなる接合用金属層（図示せず）が形成されてい
る。
接合部におけるパッケージ基板２およびキャップ８のそ
れぞれの表面には、封止用半田９ａの濡れ性を良好にす
るために、例えばチタン（Ｔｉ）／ニッケル（Ｎｉ）／
Ａｕからなる接合用金属層（図示せず）が形成されてい
る。
【００３９】また、半導体チップ７の裏面は、伝熱用半
田９ｂを介してキャップ８の下面と接合されており、こ
れにより、回路動作時に半導体チップ７で発生した熱が
伝熱用半田９ｂを経てキャップ８の表面から放散される
構造となっている。
田９ｂを介してキャップ８の下面と接合されており、こ
れにより、回路動作時に半導体チップ７で発生した熱が
伝熱用半田９ｂを経てキャップ８の表面から放散される
構造となっている。
【００４０】伝熱用半田９ｂは、例えば封止用半田９ａ
と同一のＰｂ／Ｓｎ合金からなる。
と同一のＰｂ／Ｓｎ合金からなる。
【００４１】なお、図示はしないがキャップ８の下面に
も、伝熱用半田９ｂの濡れ性を良好にするために、上記
した接合用金属層が形成されている。
も、伝熱用半田９ｂの濡れ性を良好にするために、上記
した接合用金属層が形成されている。
【００４２】ところで、本実施例１においては、キャッ
プ８の上部に櫛歯状の凹凸が形成されている。すなわ
ち、キャップ８の上部の表面積を従来よりも増大させ、
キャップ８の上部に従来の小形フィンとしての機能を持
たせることにより、チップキャリア１の放熱特性を従来
よりも向上させることが可能になっている。
プ８の上部に櫛歯状の凹凸が形成されている。すなわ
ち、キャップ８の上部の表面積を従来よりも増大させ、
キャップ８の上部に従来の小形フィンとしての機能を持
たせることにより、チップキャリア１の放熱特性を従来
よりも向上させることが可能になっている。
【００４３】キャップ８の上面の寸法は、例えば１０×
１０ｍｍ〜１３×１３ｍｍ程度である。また、キャップ
８の凸部８ａの高さは、例えば３ｍｍ程度である。した
がって、キャップ８上部の表面積は、例えば６００ｍｍ
2 程度である。
１０ｍｍ〜１３×１３ｍｍ程度である。また、キャップ
８の凸部８ａの高さは、例えば３ｍｍ程度である。した
がって、キャップ８上部の表面積は、例えば６００ｍｍ
2 程度である。
【００４４】次に、本実施例１のチップキャリア１を用
いたモジュール構造を図２により説明する。
いたモジュール構造を図２により説明する。
【００４５】モジュール１０を構成するモジュール基板
１１は、例えばムライト等のようなセラミック材料から
なる。モジュール基板１１の下面には、リードピン１２
が接合されている。
１１は、例えばムライト等のようなセラミック材料から
なる。モジュール基板１１の下面には、リードピン１２
が接合されている。
【００４６】リードピン１２は、例えば４２アロイ等か
らなり、その表面には、Ａｕメッキが施されている。モ
ジュール１０は、リードピン１２を配線基板（図示せ
ず）のスルーホールに挿入することによって、配線基板
上に実装されるようになっている。
らなり、その表面には、Ａｕメッキが施されている。モ
ジュール１０は、リードピン１２を配線基板（図示せ
ず）のスルーホールに挿入することによって、配線基板
上に実装されるようになっている。
【００４７】一方、モジュール基板１１上には、複数の
チップキャリア１がＣＣＢバンプ５を介して実装されて
いる。なお、ＣＣＢバンプ５は、モジュール基板１１の
内部に形成された内部配線（図示せず）を通じて上述の
リードピン１２と電気的に接続されている。
チップキャリア１がＣＣＢバンプ５を介して実装されて
いる。なお、ＣＣＢバンプ５は、モジュール基板１１の
内部に形成された内部配線（図示せず）を通じて上述の
リードピン１２と電気的に接続されている。
【００４８】各チップキャリア１は、モジュールキャッ
プ１３によって気密封止されている。モジュールキャッ
プ１３は、封止用半田９ｃを介してモジュール基板１１
の主面に接合されている。
プ１３によって気密封止されている。モジュールキャッ
プ１３は、封止用半田９ｃを介してモジュール基板１１
の主面に接合されている。
【００４９】モジュールキャップ１３とモジュール基板
１１とによって形成されたキャビティ１４内には、放熱
特性を向上させる観点から、例えばＨｅガス等が充填さ
れている。
１１とによって形成されたキャビティ１４内には、放熱
特性を向上させる観点から、例えばＨｅガス等が充填さ
れている。
【００５０】モジュールキャップ１３の下面には、凹凸
が形成されており、その凹凸に、チップキャリア１のキ
ャップ８に形成された凹凸とが嵌合されている。
が形成されており、その凹凸に、チップキャリア１のキ
ャップ８に形成された凹凸とが嵌合されている。
【００５１】モジュールキャップ１３の上面には、熱伝
導性グリース（図示せず）を介して冷却ジャケット１５
が設置されており、これにより、回路動作時にチップキ
ャリア１で発生した熱がモジュールキャップ１３を介し
て冷却ジャケット１５に伝わり、冷却される構造になっ
ている。
導性グリース（図示せず）を介して冷却ジャケット１５
が設置されており、これにより、回路動作時にチップキ
ャリア１で発生した熱がモジュールキャップ１３を介し
て冷却ジャケット１５に伝わり、冷却される構造になっ
ている。
【００５２】ところで、本実施例１においては、チップ
キャリア１のキャップ８に放熱フィンとしての機能を持
たせ、キャップ８とモジュールキャップ１３とをそれぞ
れの凹凸を嵌合させた状態で直接接触させたことによ
り、従来、モジュールキャップの下面とチップキャリア
の上面との間に介在されていた小形フィンが必要なくな
る。
キャリア１のキャップ８に放熱フィンとしての機能を持
たせ、キャップ８とモジュールキャップ１３とをそれぞ
れの凹凸を嵌合させた状態で直接接触させたことによ
り、従来、モジュールキャップの下面とチップキャリア
の上面との間に介在されていた小形フィンが必要なくな
る。
【００５３】このため、従来、モジュールの熱伝導特性
を最も悪化させていたキャップ８と小形フィンとの間の
空隙を無くせるので、モジュール１０の熱伝導特性を向
上させることが可能な構造になっている。
を最も悪化させていたキャップ８と小形フィンとの間の
空隙を無くせるので、モジュール１０の熱伝導特性を向
上させることが可能な構造になっている。
【００５４】また、モジュール１０の組立に際して従来
の小形フィンが必要なくなるので、モジュール１０の組
立作業を簡素化できる上、モジュール１０のコストを低
減することができる。
の小形フィンが必要なくなるので、モジュール１０の組
立作業を簡素化できる上、モジュール１０のコストを低
減することができる。
【００５５】冷却ジャケット１５には、例えば冷却水を
流通させるための流通孔１５ａが開口されている。流通
孔１５ａを設けた理由は、冷却水の流れをガイドするこ
とにより、モジュールキャップ１３の上面を均一に冷却
させるためである。なお、図２の矢印Ａは、冷却水の流
れる方向を示している。
流通させるための流通孔１５ａが開口されている。流通
孔１５ａを設けた理由は、冷却水の流れをガイドするこ
とにより、モジュールキャップ１３の上面を均一に冷却
させるためである。なお、図２の矢印Ａは、冷却水の流
れる方向を示している。
【００５６】このように本実施例１によれば、以下の効
果を得ることが可能となる。
果を得ることが可能となる。
【００５７】(1).チップキャリア１のキャップ８の上部
に凹凸を形成して、その表面積を従来よりも増大させ、
キャップ８に放熱フィンとしての機能を持たせることに
より、チップキャリア１の放熱特性を従来よりも向上さ
せることが可能となる。
に凹凸を形成して、その表面積を従来よりも増大させ、
キャップ８に放熱フィンとしての機能を持たせることに
より、チップキャリア１の放熱特性を従来よりも向上さ
せることが可能となる。
【００５８】(2).チップキャリア１のキャップ８の上部
に凹凸を形成し、キャップ８に放熱フィンとしての機能
を持たせ、キャップ８とモジュールキャップ１３とをそ
れぞれの凹凸を嵌合させた状態で直接接触させたことに
より、従来、キャップ８とモジュールキャップ１３との
間に介在されていた小形フィンが必要なくなる。
に凹凸を形成し、キャップ８に放熱フィンとしての機能
を持たせ、キャップ８とモジュールキャップ１３とをそ
れぞれの凹凸を嵌合させた状態で直接接触させたことに
より、従来、キャップ８とモジュールキャップ１３との
間に介在されていた小形フィンが必要なくなる。
【００５９】このため、従来のモジュール構造のうち、
最も熱伝導特性を悪化させていたキャップ８と小形フィ
ンとの間の空隙を無くせるので、モジュール１０の放熱
特性を向上させることが可能となる。
最も熱伝導特性を悪化させていたキャップ８と小形フィ
ンとの間の空隙を無くせるので、モジュール１０の放熱
特性を向上させることが可能となる。
【００６０】(3).上記(1) および(2) により、チップキ
ャリア１における素子集積度の向上や回路動作速度の向
上に伴う発熱量の増大、すなわち、チップキャリア１の
消費電力の増大に対応することが可能となる。
ャリア１における素子集積度の向上や回路動作速度の向
上に伴う発熱量の増大、すなわち、チップキャリア１の
消費電力の増大に対応することが可能となる。
【００６１】(4).チップキャリア１のキャップ８の上部
に凹凸を形成し、キャップ８に従来の小形フィンとして
の機能を持たせ、キャップ８とモジュールキャップ１３
とをそれぞれの凹凸を嵌合させた状態で直接接触させた
ことにより、小形フィンが必要なくなる。このため、モ
ジュール１０の組立作業を簡素化できる上、モジュール
１０のコストを低減することが可能となる。
に凹凸を形成し、キャップ８に従来の小形フィンとして
の機能を持たせ、キャップ８とモジュールキャップ１３
とをそれぞれの凹凸を嵌合させた状態で直接接触させた
ことにより、小形フィンが必要なくなる。このため、モ
ジュール１０の組立作業を簡素化できる上、モジュール
１０のコストを低減することが可能となる。
【００６２】
【実施例２】図３は本発明の一実施例である半導体集積
回路装置の全体断面図である。
回路装置の全体断面図である。
【００６３】本実施例２においては、キャップ８に凹凸
は形成されておらず、その上面は従来と同様に平坦とな
っている。ただし、キャップ８の上面に、接合用半田９
ｄを介して小形フィン１６が接合されている。
は形成されておらず、その上面は従来と同様に平坦とな
っている。ただし、キャップ８の上面に、接合用半田９
ｄを介して小形フィン１６が接合されている。
【００６４】このため、本実施例２においてもチップキ
ャリア１の放熱特性を向上させることが可能になってい
る。
ャリア１の放熱特性を向上させることが可能になってい
る。
【００６５】また、小形フィン１６は、キャップ８と同
一の材料、例えばＡｌＮによって構成されている。すな
わち、小形フィン１６とキャップ８とは、熱膨張係数が
等しい。したがって、本実施例２においては、小形フィ
ン１６と、キャップ８との熱膨張差に起因する応力の発
生が抑制されている。
一の材料、例えばＡｌＮによって構成されている。すな
わち、小形フィン１６とキャップ８とは、熱膨張係数が
等しい。したがって、本実施例２においては、小形フィ
ン１６と、キャップ８との熱膨張差に起因する応力の発
生が抑制されている。
【００６６】キャップ８の上面および小形フィン１６の
下面には、接合用半田９ｄの濡れ性を良好にするため
に、例えばＴｉ／Ｎｉ／Ａｕからなる接合用金属層１７
が形成されている。
下面には、接合用半田９ｄの濡れ性を良好にするため
に、例えばＴｉ／Ｎｉ／Ａｕからなる接合用金属層１７
が形成されている。
【００６７】なお、本実施例２のチップキャリア１をモ
ジュール構造にする場合も、例えば前記実施例１と同様
にすれば良い。
ジュール構造にする場合も、例えば前記実施例１と同様
にすれば良い。
【００６８】このように本実施例２によれば、以下の効
果を得ることが可能となる。
果を得ることが可能となる。
【００６９】(1).チップキャリア１のキャップ８の上面
に小形フィン１６を接合したことにより、チップキャリ
ア１の放熱特性を従来よりも向上させることが可能とな
る。
に小形フィン１６を接合したことにより、チップキャリ
ア１の放熱特性を従来よりも向上させることが可能とな
る。
【００７０】(2).チップキャリア１のキャップ８の上面
に小形フィン１６を接合したことにより、従来のモジュ
ール構造のうち、最も熱伝導特性を悪化させていたキャ
ップ８と小形フィン１６との間の空隙を無くせるので、
モジュール１０の放熱特性を向上させることが可能とな
る。
に小形フィン１６を接合したことにより、従来のモジュ
ール構造のうち、最も熱伝導特性を悪化させていたキャ
ップ８と小形フィン１６との間の空隙を無くせるので、
モジュール１０の放熱特性を向上させることが可能とな
る。
【００７１】(3).上記(1) および(2) により、チップキ
ャリア１における素子集積度の向上や回路動作速度の向
上に伴う発熱量の増大、すなわち、チップキャリア１の
消費電力の増大に対応することが可能となる。
ャリア１における素子集積度の向上や回路動作速度の向
上に伴う発熱量の増大、すなわち、チップキャリア１の
消費電力の増大に対応することが可能となる。
【００７２】(4).チップキャリア１のキャップ８の上面
に小形フィン１６を初めから接合しておくことにより、
モジュール１０の組立作業を簡素化することが可能とな
る。
に小形フィン１６を初めから接合しておくことにより、
モジュール１０の組立作業を簡素化することが可能とな
る。
【００７３】(5).小形フィン１６と、キャップ８とを同
一材料によって構成することにより、小形フィン１６と
キャップ８との熱膨張差に起因する応力の発生を抑制す
ることが可能となる。
一材料によって構成することにより、小形フィン１６と
キャップ８との熱膨張差に起因する応力の発生を抑制す
ることが可能となる。
【００７４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１，２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
１，２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００７５】例えば前記実施例１においては、キャップ
の凹凸を櫛歯状とした場合について説明したが、これに
限定されるものではなく種々変更可能であり、例えば波
状としても良いし、剣山状としても良い。
の凹凸を櫛歯状とした場合について説明したが、これに
限定されるものではなく種々変更可能であり、例えば波
状としても良いし、剣山状としても良い。
【００７６】また、前記実施例１においては、キャップ
の上部に凹凸を形成した場合について説明したが、その
凹凸を形成する箇所はキャップの上部に限定されるもの
ではなく種々変更可能であり、例えばキャップの側面に
凹凸を形成しても良い。
の上部に凹凸を形成した場合について説明したが、その
凹凸を形成する箇所はキャップの上部に限定されるもの
ではなく種々変更可能であり、例えばキャップの側面に
凹凸を形成しても良い。
【００７７】この場合、キャップの表面積が増大するの
で、放熱特性をさらに向上させることが可能となる。
で、放熱特性をさらに向上させることが可能となる。
【００７８】また、前記実施例２においては、キャップ
には凹凸を設けなかったが、これに限定されるものでは
なく、例えばキャップの側面に凹凸を形成しても良い。
には凹凸を設けなかったが、これに限定されるものでは
なく、例えばキャップの側面に凹凸を形成しても良い。
【００７９】この場合、キャップの表面積が増大するの
で、放熱特性をさらに向上させることが可能となる。
で、放熱特性をさらに向上させることが可能となる。
【００８０】また、前記実施例１，２においては、モジ
ュールのチップキャリアを冷却ジャケットを用いて冷却
する構造について説明したが、これに限定されるもので
はなく、例えば図４に示すように、モジュール基板１１
上のチップキャリア１を、例えばフロリナート（会社
名：米国３Ｍ (スリーエム) 社）液によって直接冷却す
る構造としても良い。
ュールのチップキャリアを冷却ジャケットを用いて冷却
する構造について説明したが、これに限定されるもので
はなく、例えば図４に示すように、モジュール基板１１
上のチップキャリア１を、例えばフロリナート（会社
名：米国３Ｍ (スリーエム) 社）液によって直接冷却す
る構造としても良い。
【００８１】フロリナート液は、ガイド部材１８にガイ
ドされてモジュール基板１１の上面の面内において均一
に流れ、各チップキャリア１を均一に冷却するようにな
っている。なお、矢印Ｂは、フロリナート液の流れる方
向を示している。
ドされてモジュール基板１１の上面の面内において均一
に流れ、各チップキャリア１を均一に冷却するようにな
っている。なお、矢印Ｂは、フロリナート液の流れる方
向を示している。
【００８２】この場合、キャップ８の上部に凹凸が形成
されている（あるいはキャップ８に小形フィン１６が接
合されている）ので、キャップの上面が平坦である従来
のチップキャリアをフロリナート液で直接冷却する場合
に比べて、冷却効率上、良好な効果を得ることが可能と
なる。
されている（あるいはキャップ８に小形フィン１６が接
合されている）ので、キャップの上面が平坦である従来
のチップキャリアをフロリナート液で直接冷却する場合
に比べて、冷却効率上、良好な効果を得ることが可能と
なる。
【００８３】また、この場合もキャップ８の側面に凹凸
を形成し、キャップ８の表面積を増大させることによっ
て、冷却効率をさらに向上させることも可能である。
を形成し、キャップ８の表面積を増大させることによっ
て、冷却効率をさらに向上させることも可能である。
【００８４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＢｉＣ
−ＭＯＳ回路を有する半導体集積回路装置に適用した場
合について説明したが、これに限定されず種々適用可能
であり、例えばＣＭＯＳ回路やバイポーラ回路等を有す
る他の半導体集積回路装置に適用することも可能であ
る。
なされた発明をその背景となった利用分野であるＢｉＣ
−ＭＯＳ回路を有する半導体集積回路装置に適用した場
合について説明したが、これに限定されず種々適用可能
であり、例えばＣＭＯＳ回路やバイポーラ回路等を有す
る他の半導体集積回路装置に適用することも可能であ
る。
【００８５】また、前記実施例１，２においては、半導
体チップに論理付きＳＲＡＭが形成された半導体集積回
路装置に本発明を適用した場合について説明したが、こ
れに限定されず種々適用可能であり、例えばＤＲＡＭ
（DynamicRAM)やＳＲＡＭあるいはゲートアレイ等、半
導体チップに他の半導体集積回路が形成された他の半導
体集積回路装置に本発明を適用することも可能である。
体チップに論理付きＳＲＡＭが形成された半導体集積回
路装置に本発明を適用した場合について説明したが、こ
れに限定されず種々適用可能であり、例えばＤＲＡＭ
（DynamicRAM)やＳＲＡＭあるいはゲートアレイ等、半
導体チップに他の半導体集積回路が形成された他の半導
体集積回路装置に本発明を適用することも可能である。
【００８６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００８７】(1).すなわち、請求項１記載の発明によれ
ば、ＣＣＢバンプを介してパッケージ基板上に実装され
た半導体チップをキャップによって気密封止してなる半
導体集積回路装置のキャップに凹凸を設け、キャップの
表面積を増大させることにより、キャップに放熱フィン
としての機能を持たせることができるので、半導体集積
回路装置の放熱特性を向上させることが可能となる。
ば、ＣＣＢバンプを介してパッケージ基板上に実装され
た半導体チップをキャップによって気密封止してなる半
導体集積回路装置のキャップに凹凸を設け、キャップの
表面積を増大させることにより、キャップに放熱フィン
としての機能を持たせることができるので、半導体集積
回路装置の放熱特性を向上させることが可能となる。
【００８８】また、キャップに放熱フィンとしての機能
を持たせ、キャップとモジュールキャップとを直接接触
させることにより、従来、キャップとモジュールキャッ
プとの間に介在されていた小形フィンを必要としない。
を持たせ、キャップとモジュールキャップとを直接接触
させることにより、従来、キャップとモジュールキャッ
プとの間に介在されていた小形フィンを必要としない。
【００８９】このため、従来のモジュール構造のうち、
最も熱伝導特性を悪化させていたキャップと小形フィン
との間の空隙を無くせるので、モジュールの熱伝導特性
を向上させることが可能となる。
最も熱伝導特性を悪化させていたキャップと小形フィン
との間の空隙を無くせるので、モジュールの熱伝導特性
を向上させることが可能となる。
【００９０】すなわち、ＣＣＢバンプを介してパッケー
ジ基板上に実装された半導体チップをキャップによって
気密封止してなる半導体集積回路装置を用いて構成され
たモジュールの放熱特性を向上させることが可能とな
る。
ジ基板上に実装された半導体チップをキャップによって
気密封止してなる半導体集積回路装置を用いて構成され
たモジュールの放熱特性を向上させることが可能とな
る。
【００９１】さらに、モジュールを組み立てる際、小形
フィンが必要なくなるので、モジュールの組立作業を簡
素化することができる上、モジュールのコストを低減す
ることが可能となる。
フィンが必要なくなるので、モジュールの組立作業を簡
素化することができる上、モジュールのコストを低減す
ることが可能となる。
【００９２】(2).請求項３記載の発明によれば、半導体
集積回路装置の放熱特性を向上させることができる上、
キャップと放熱フィンとの熱膨張差に起因する応力発生
を抑制することが可能となる。
集積回路装置の放熱特性を向上させることができる上、
キャップと放熱フィンとの熱膨張差に起因する応力発生
を抑制することが可能となる。
【図１】本発明の一実施例である半導体集積回路装置の
全体断面図である。
全体断面図である。
【図２】図１の半導体集積回路装置を用いたモジュール
の断面図である。
の断面図である。
【図３】本発明の一実施例である半導体集積回路装置の
全体断面図である。
全体断面図である。
【図４】図１の半導体集積回路装置を用いたモジュール
の変形例の断面図である。
の変形例の断面図である。
【図５】従来のチップキャリアの全体断面図である。
【図６】従来のチップキャリアを用いたモジュールの全
体断面図である。
体断面図である。
１ チップキャリア（半導体集積回路装置） ２ パッケージ基板 ３ａ 電極 ３ｂ 電極 ４ 内部配線 ５ ＣＣＢバンプ ６ ＣＣＢバンプ ７ 半導体チップ ８ キャップ ８ａ 凸部 ９ａ 封止用半田 ９ｂ 伝熱用半田 ９ｃ 封止用半田 ９ｄ 接合用半田 １０ モジュール １１ モジュール基板 １２ リードピン １３ モジュールキャップ １４ キャビティ １５ 冷却ジャケット １５ａ 流通孔 １６ 小形フィン １７ 接合用金属層 １８ ガイド部材 Ａ 矢印 Ｂ 矢印 ２０ チップキャリア ２１ パッケージ基板 ２２ａ 電極 ２２ｂ 電極 ２３ ＣＣＢバンプ ２４ 半導体チップ ２５ キャップ ２６ 封止用半田 ２７ 伝熱用半田 ２８ 内部配線 ２９ ＣＣＢバンプ ３０ モジュール ３１ モジュール基板 ３２ 小形フィン ３３ モジュールキャップ ３４ 冷却ジャケット
Claims (5)
- 【請求項１】 ＣＣＢバンプを介してパッケージ基板の
主面に実装された半導体チップをキャップによって気密
封止した半導体集積回路装置であって、前記キャップの
外側表面の少なくとも一部に凹凸を形成したことを特徴
とする半導体集積回路装置。 - 【請求項２】 前記キャップが窒化アルミニウムからな
ることを特徴とする請求項１記載の半導体集積回路装
置。 - 【請求項３】 ＣＣＢバンプを介してパッケージ基板の
主面に実装された半導体チップをキャップによって気密
封止した半導体集積回路装置であって、前記キャップの
外側表面の少なくとも一部に、前記キャップと熱膨張係
数が同一の構成材料からなる放熱フィンを接合したこと
を特徴とする半導体集積回路装置。 - 【請求項４】 前記キャップおよび放熱フィンが共に窒
化アルミニウムからなることを特徴とする請求項３記載
の半導体集積回路装置。 - 【請求項５】 請求項３または４記載のキャップにおい
て、前記放熱フィンが接合されない箇所に凹凸を形成し
たことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196943A JPH0541471A (ja) | 1991-08-07 | 1991-08-07 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196943A JPH0541471A (ja) | 1991-08-07 | 1991-08-07 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541471A true JPH0541471A (ja) | 1993-02-19 |
Family
ID=16366240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3196943A Pending JPH0541471A (ja) | 1991-08-07 | 1991-08-07 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541471A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268119A (ja) * | 1993-03-17 | 1994-09-22 | Kyocera Corp | 半導体素子の実装構造 |
| JPH0794912A (ja) * | 1993-07-12 | 1995-04-07 | Nec Corp | マイクロ波回路の実装構造 |
| WO1996009645A1 (fr) * | 1994-09-20 | 1996-03-28 | Hitachi, Ltd. | Composant a semiconducteurs et sa structure de montage |
| US6088233A (en) * | 1994-04-28 | 2000-07-11 | Fujitsu Limited | Semiconductor device and assembly board having through-holes filled with filling core |
| US6347037B2 (en) | 1994-04-28 | 2002-02-12 | Fujitsu Limited | Semiconductor device and method of forming the same |
| JP2003500834A (ja) * | 1999-05-19 | 2003-01-07 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 電子部品用のキャリア及びキャリアの製造方法 |
| US6784540B2 (en) * | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
| CN100373599C (zh) * | 2005-09-29 | 2008-03-05 | 威盛电子股份有限公司 | 无凸块式芯片封装体 |
| KR100862885B1 (ko) * | 2007-02-26 | 2008-10-13 | 전자부품연구원 | 전자 소자 패키지 |
| US7514780B2 (en) | 2006-03-15 | 2009-04-07 | Hitachi, Ltd. | Power semiconductor device |
| JP2009290185A (ja) * | 2008-05-30 | 2009-12-10 | Samsung Electro Mech Co Ltd | 放熱ピン及びこの放熱ピンを含むパッケージ基板、並びにその製造方法 |
| JP2011142157A (ja) * | 2010-01-06 | 2011-07-21 | Fujitsu Ltd | 電子装置及びその製造方法 |
| US20120168205A1 (en) * | 2008-06-26 | 2012-07-05 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a printed circuit board |
| CN105932887A (zh) * | 2015-02-26 | 2016-09-07 | 株式会社电装 | 功率转换器 |
-
1991
- 1991-08-07 JP JP3196943A patent/JPH0541471A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268119A (ja) * | 1993-03-17 | 1994-09-22 | Kyocera Corp | 半導体素子の実装構造 |
| JPH0794912A (ja) * | 1993-07-12 | 1995-04-07 | Nec Corp | マイクロ波回路の実装構造 |
| US6088233A (en) * | 1994-04-28 | 2000-07-11 | Fujitsu Limited | Semiconductor device and assembly board having through-holes filled with filling core |
| US6184133B1 (en) | 1994-04-28 | 2001-02-06 | Fujitsu Limited | Method of forming an assembly board with insulator filled through holes |
| US6347037B2 (en) | 1994-04-28 | 2002-02-12 | Fujitsu Limited | Semiconductor device and method of forming the same |
| KR100398714B1 (ko) * | 1994-09-20 | 2003-11-14 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치및그의실장구조체 |
| WO1996009645A1 (fr) * | 1994-09-20 | 1996-03-28 | Hitachi, Ltd. | Composant a semiconducteurs et sa structure de montage |
| JP2003500834A (ja) * | 1999-05-19 | 2003-01-07 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 電子部品用のキャリア及びキャリアの製造方法 |
| JP4758006B2 (ja) * | 1999-05-19 | 2011-08-24 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 電子部品用のキャリア及びキャリアの製造方法 |
| US6784540B2 (en) * | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
| USRE41559E1 (en) * | 2001-10-10 | 2010-08-24 | International Rectifier Corporation | Semiconductor device package with improved cooling |
| CN100373599C (zh) * | 2005-09-29 | 2008-03-05 | 威盛电子股份有限公司 | 无凸块式芯片封装体 |
| US7514780B2 (en) | 2006-03-15 | 2009-04-07 | Hitachi, Ltd. | Power semiconductor device |
| US7671462B2 (en) | 2006-03-15 | 2010-03-02 | Hitachi, Ltd. | Power semiconductor device |
| KR100862885B1 (ko) * | 2007-02-26 | 2008-10-13 | 전자부품연구원 | 전자 소자 패키지 |
| JP2009290185A (ja) * | 2008-05-30 | 2009-12-10 | Samsung Electro Mech Co Ltd | 放熱ピン及びこの放熱ピンを含むパッケージ基板、並びにその製造方法 |
| US20120168205A1 (en) * | 2008-06-26 | 2012-07-05 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a printed circuit board |
| JP2011142157A (ja) * | 2010-01-06 | 2011-07-21 | Fujitsu Ltd | 電子装置及びその製造方法 |
| CN105932887A (zh) * | 2015-02-26 | 2016-09-07 | 株式会社电装 | 功率转换器 |
| US9780684B2 (en) | 2015-02-26 | 2017-10-03 | Denso Corporation | Power converter |
| CN105932887B (zh) * | 2015-02-26 | 2019-05-31 | 株式会社电装 | 功率转换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5981310A (en) | Multi-chip heat-sink cap assembly | |
| US5455457A (en) | Package for semiconductor elements having thermal dissipation means | |
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| JPH0541471A (ja) | 半導体集積回路装置 | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| JPS62249429A (ja) | 半導体装置 | |
| JPH04291750A (ja) | 放熱フィンおよび半導体集積回路装置 | |
| JPS6020538A (ja) | 半導体装置 | |
| JPS6084848A (ja) | 半導体装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPS6281047A (ja) | 半導体装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP3055960B2 (ja) | 半導体装置の製造方法 | |
| JPH0831966A (ja) | 半導体集積回路装置 | |
| JPH02244661A (ja) | 半導体装置 | |
| JPS60226149A (ja) | ヒ−トシンク付セラミツクパツケ−ジ | |
| JPH02240953A (ja) | 半導体装置 | |
| JPS63289847A (ja) | Ｌｓｉパッケ−ジの放熱構造 | |
| JPS63228650A (ja) | 発熱素子用冷却装置 | |
| JPH03178154A (ja) | 半導体集積回路装置 | |
| JP2615972B2 (ja) | 半導体装置 | |
| JP2815917B2 (ja) | 半導体集積回路装置 | |
| JPH0680757B2 (ja) | 半導体モジュール | |
| JPS61171153A (ja) | 半導体装置 |