JP2692292B2 - 集積回路装置用縦形バイポーラトランジスタ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置への組み込みに際して小チップ
面積内に比較的大電流容量を持たせるに適する縦形バイ
ポーラトランジスタに関する。

〔従来の技術〕

集積回路装置内に組み込まれるバイポーラトランジス
タは、MOSトランジスタと比べて動作速度や電流容量が
異なる場合が多いこともあって、所要チップ面積がやや
大きくなる傾向があるが、近年その改善のために多結晶
シリコン膜を利用して電極および配線を形成する構造の
ものが開発されて来た。以下、この種バイポーラトラン
ジスタの従来例の概要を第５図により説明する。

第５図（ａ）のように、まず通例のとおりｎ形の埋込
層２が拡散されたｐ形の基板１上にｎ形のエピタキシャ
ル層３を成長させてコレクタ領域とし、その表面に酸化
膜21を所定のパターンで形成した後にフォトレジスト膜
をマスクＭとしてｐ形ベース層用にボロン等をイオン注
入する。

同図（ｂ）では、多結晶シリコン層23と窒化シリコン
膜24を全面に成長させた上で窒化シリコン膜をパターン
ニングし、これをマスクとして多結晶シリコン層23を酸
化膜25に選択的に酸化することにより、電極および配線
用パターンに多結晶シリコン膜23を形成し、同時に同図
（ａ）でイオン注入された不純物を熱拡散させてベース
層22を作り込む。同図（ｃ）では、まず窒化シリコン膜
24の一部をフォトエッチングにより除去して多結晶シリ
コン層23の所定個所を露出させた上で、燐等のｎ形不純
物をこの多結晶シリコン膜23の露出部を通してイオン注
入しかつ熱拡散させることにより、エミッタ層26とコレ
クタ接続層27をｎ形で作り込む。

以上により、縦形のバイポーラトランジスタがエピタ
キシャル層３をコレクタ領域として作り込まれる。なお
第５図（ｃ）には、このバイポーラトランジスタ用の電
極と配線を兼ねる多結晶シリコン膜23の各部分が、便宜
上コレクタC,エミッタＥおよびベースＢ用の各端子の形
で互いに区別して示されている。

〔発明が解決しようとする課題〕

上述の従来技術では、エピタキシャル層への半導体層
拡散の完了前に多結晶シリコン膜により電極および配線
パターンをその選択酸化により形成して置いて、電極と
半導体層との接続をいわゆる自己整合方式で果たすこと
ができるので、半導体層や電極および配線用多結晶シリ
コン膜のパターンの微細化が容易で、従って所要チップ
面積をかなり縮小できるが、工程数とくにフォトプロセ
ス回数がかなり多くて製作に手間が掛かりやすく、チッ
プ面積の縮小効果が必ずしもまだ充分でない問題が残っ
ている。

すなわち第５図からわかるように、同図（ａ）での酸
化膜21用の１回目のパターンニングとマスクＭ用の２回
目のパターンニング，同図（ｂ）での窒化シリコン膜24
用の３回目のパターンニング，および同図（ｃ）での窒
化シリコン膜24用の４回目のパターンニングにそれぞれ
別のフォトマスクが必要で、従って最低４回のフォトプ
ロセスがバイポーラトランジスタの作り込みに必要にな
る。

また、電極や配線用の多結晶シリコン膜を相互分離す
るための選択酸化膜，例えば第５図（ｃ）のベースＢ用
とエミッタＥ用の多結晶シリコン膜23相互間の選択酸化
膜25にある最低限度の横方向寸法が必要になるので、チ
ップ面積の縮小効果その分だけ減殺されることになる。
とくに、バイポーラトランジスタの電流容量を増すため
複数エミッタ構造を採用しようとすると、この選択酸化
膜寸法が繰り返えして必要になってチップ面積を縮小す
る上で隘路になって来る。また、高速動作を必要とする
バイポーラトランジスタでは、そのコレクタ・ベース間
にいわゆるクランプダイオードを接続することが多く、
これ用のツェナダイオードを作り込もうとすると多結晶
シリコン膜に窓明けが必要になって、その分だけ手間が
掛かりかつ所要チップ面積も大きくなる。

本発明はかかる問題を解決して、集積回路装置に従来
より少ない工程数でかつより小さなチップ面積内に作り
込める縦形バイポーラトランジスタを提供することを目
的とする。

〔課題を解決するための手段〕

この目的は本発明によれば、一方の導電形を有する半
導体領域と、半導体領域の表面に接して設けられ半導体
領域を露出させる開口部を有するパターンに形成された
導電膜と、導電膜の開口部の半導体領域の表面から導電
膜の下側に周縁部がもぐり込むように他方の導電形で拡
散されたベース層と、導電膜の開口部の半導体領域の表
面からベース層よりも狭くかつ下側に実効ベース層を形
成するようにそれよりも浅く一方の導電形で拡散された
エミッタ層と、ベース層とエミッタ層との間の接合の表
面部を覆いかつ導電膜が下側のベース層周縁部に接する
部分を残すように設けられた絶縁膜とで縦形電界効果ト
ランジスタを構成し、半導体領域，導電膜およびエミッ
タ層からそれぞれコレクタ，ベースおよびエミッタ用の
端子を導出することによって達成される。

なお、上記構成中の導電膜には多結晶シリコン膜を用
い、あるいは少なくともその一部にシリサイド膜を用い
るのが好適である。

この導電膜は最も基本的には上記構成にいう開口部を
もつパターンに形成することで足りるが、例えばバイポ
ーラトランジスタに持たせる電流容量等に応じて、細長
な開口を複数個もつ枠状パターン，細長な開口を脚間に
複数個もつフォーク状パターン，細長な開口ないし相互
間隔を隔てて短冊状の導電膜部分を複数個並べた集合パ
ターン等に形成するのが実際面では有利である。

また、前記構成中の絶縁膜には、必要に応じてCVD法
等で成長させた酸化膜や窒化シリコン膜を適宜用いるこ
ともできるが、多結晶シリコン膜等の導電膜の表面を酸
化して得られる酸化膜を利用するのが製作時のフォトプ
ロセス回数を減少させる上で最も有利である。

さらに、電極膜下の半導体領域の表面にベース層と同
じ他方の導電形の不純物拡散層を浅く設ける構造が、ベ
ース層中のエミッタ層下側部分のみを有効ベース領域と
して縦形トランジスタ効果を高め、かつベース端子が導
出される導電膜のベース層との接続を確実にする上で有
利である。

〔作用〕

前記構成のように、本発明では導電膜を開口部を有す
るパターンに形成し、この開口部に露出される半導体領
域の表面からベース層とエミッタ層を導電膜をマスクと
して拡散できるので、両層のいずれにもフォトプロセス
が不要になる。

また、この導電膜は半導体領域の表面に接して設けら
れ、その下側にベース層が周縁部をもぐり込ませて拡散
されるので、導電膜はベース層の周縁部と導電接続され
て、上記の拡散マスクとしての役目のほかにベース層用
電極膜ないしは配線膜としても活用される。

さらに、本発明における絶縁膜は単にベース層とエミ
ッタ層間の接合の表面部を覆うように設ければ足りるの
で、従来の選択酸化膜のようにチップ面積がそのために
食われることがない。

このように本発明の構成によれば、ベース層とエミッ
タ層のためのフォトプロセスを省き、かつ絶縁膜に要す
るチップ面積を最低限に縮小して、前述の課題を解決す
ることができる。

〔実施例〕

以下、図を参照しながら本発明の若干の実施例を説明
する。第１図に集積回路装置用縦形バイポーラトランジ
スタの第１参考例の断面図と上面図を，第２図にその主
な製作工程ごとの状態の断面図をそれぞれ示す。

第１図（ａ）において、コレクタ領域を構成するこの
例ではｎ形の半導体領域３は、ｎ形の埋込層２が拡散さ
れたｐ形の基板１上に成長されたエピタキシャル層であ
り、この例ではコレクタ抵抗を極力下げるためにその表
面から埋込層２に達するｎ形のコレクタ接続層４が拡散
される。ただし、このコレクタ接続層４は適宜省略でき
る。

導電膜５は半導体領域１の表面に接して設けられるこ
の例では多結晶シリコン膜であり、第１図（ｂ）のよう
にこの例では４個の細長い開口部Ｗを有する枠状パター
ンに形成される。ただし、このパターンは場合によって
は例えば５本の脚を備えるフォーク状パターンや、５個
の短冊状の導電膜部分からなる集合パターンに形成でき
る。

なお、この例では導電膜５を利用して埋込層４に導電
接触するコレクタ端子Ｃ用の電極膜が形成される。この
コレクタ電極膜は後述のエミッタ電極膜と同様にアルミ
等で形成してもよい。

上述のように導電膜５を複数の開口部Ｗをもつパター
ンに形成するのはバイポーラトランジスタの電流容量を
増すためで、ｐ形のベース層６およびｎ形のエピタキシ
ャル層７はこれらの開口部Ｗ内に露出された半導体領域
３の表面から導電膜５をマスクとする拡散によって作り
込まれる。ベース層６はその周縁部が導電膜５の下側に
もぐり込んで導電膜５と接続されるように拡散され、エ
ミッタ層７はそれよりも狭くかつ浅く拡散される。実効
ベース層はベース層６のこのエミッタ層７の下側部分に
よって形成される。

絶縁膜８はこの例では導電膜５用の多結晶シリコンの
酸化膜で形成され、ベース層６とエミッタ層７間の接合
の表面部を覆い、ただし導電膜５のベース層６との接触
部を残すように設けられる。この要領は第２図を参照し
て後述する。

これらからわかるように、導電膜５がベース層６に対
する電極膜の役目を果たし、これから第１図（ｂ）に示
すようにベース端子Ｂが導出ないしはそれ用の配線膜が
延出されるが、エミッタ層７からエミッタ端子Ｅを導出
するため、各開口部Ｗ内でエミッタ層７に導電接触する
アルミ等の電極膜10がこの例では図示のようなフォーク
状パターンで設けられる。このエミッタ電極膜10は図か
らわかるように絶縁膜８によって導電膜５から絶縁され
る。

以上の構成をもつバイポーラトランジスタは、ベース
層６のエミッタ層７の下側部分を実効ベース層とする縦
形のトランジスタであり、この実施例のように同形のベ
ース層６とエミッタ層７を複数組互いに近接配置するこ
とによって、小チップ面積内に作り込むエミッタ層の総
周縁長を大きくとって電流容量を増加させ、かつ逆方向
電圧の印加時に各ベース層６から空乏層DLを図のように
互いに連結された形状で半導体領域１内に延ばして耐圧
値を高めることができる。

次に、第２図を参照して製作工程を説明する。同図
（ａ）は導電膜５を形成した状態を示す。ｐ形の基板１
には例えば10¹⁵原子／cm³のボロンドープのものを用
い、その所定範囲にｎ形の埋込層２用に10²⁰原子／cm³
程度の高表面濃度でアンチモン等を拡散した上で、例え
ば10¹⁵原子／cm³の比較的低濃度で燐ドープされた高抵
抗性のｎ形のエピタキシャル層を例えば６μｍの厚みに
成長させて集積回路を作り込むべき半導体領域３とし、
必要に応じその表面から図示しないｐ形分離層を10¹⁹原
子／cm³程度のボロン濃度で基板１に達するまで拡散し
て各コレクタ領域に接合分離する。この例のようにコレ
クタ接続層４を設ける場合には、燐等のｎ形不純物を10
¹⁹原子／cm³程度の表面濃度で埋込層２達するまで拡散
させる。

次に、導電膜５用にこの例では多結晶シリコンを例え
ば0.5μｍの厚みにCVD法等により半導体領域１上に全面
成長させ、これをフォトエッチングすることにより第１
図（ｂ）の平面形状にパターンニングしてこの第２図
（ａ）の状態とする。

これにより、導電膜５内にベース層とエミッタ層を作
り込むべき前述の開口部Ｗが形成されるので、続く第２
図（ｂ）と（ｃ）の工程では導電膜５とフォトレジスト
膜Ｍをマスクをとして、開口部Ｗ内に露出された半導体
領域１の表面に例えばエミッタ層用に砒素Asを，ベース
層用にボロンＢをそれぞれイオン注入する。同図（ｂ）
の砒素Asのイオン注入は例えば加速電圧50kV,ドーズ量4
x10¹⁵原子／cm²の条件で，同図（ｃ）のボロンＢのイオ
ン注入は例えば加速電圧30kV,ドーズ量2x10¹⁴原子／cm²
の条件でそれぞれ行なわれる。

この参考例での第２図（ｄ）の工程では、導電膜５を
酸化して酸化膜からなる絶縁膜８を形成すると同時に、
前の同図（ｂ）と（ｃ）の工程でイオン注入された砒素
AsとボロンＢを熱拡散させてベース層６とエミッタ層７
を作り込む。この際にベース層６とエミッタ層７間の接
合の表面部が絶縁膜８によって覆われ、同時にベース層
６が電極膜５の下側にもぐり込んで拡散されて電極膜５
と接続されるようにする。

かかる条件を満たすためには、加熱温度とふん囲気の
酸素含有量を制御することができ、例えば950℃,30分の
加熱により絶縁膜８を0.2μｍ程度の厚みに形成すると
同時に、ベース層６を0.5μｍ程度，エミッタ層７を0.2
μｍ程度の深さにそれぞれ作り込めばよい。しかし、ベ
ース層やエミッタ層の拡散深さを絶縁膜８の厚みとは独
立に設定したい場合もあるので、上述のほか例えば次の
ような工程を取ることができる。

（ａ）第２図（ｂ）の砒素のイオン注入後，同図（ｃ）
のボロンのイオン注入前に、導電膜５をごく僅かエッチ
ングする工程を挿入する。

（ｂ）第２図（ｄ）でまず強い酸化性ふん囲気内で導電
膜５を酸化して絶縁膜８を形成した後、同図（ｂ）と
（ｃ）でイオン注入された不純物を熱拡散させてベース
層とエミッタ層を作り込む。

（ｃ）第２図（ｄ）でまず同図（ｂ）と（ｃ）でイオン
注入された不純物を熱拡散させてベース層とエミッタ層
を作り込み、次に導電膜５を僅かエッチングした後、CV
D法等により絶縁膜８を成長させる。

また、第２図（ｂ）の砒素のイオン注入と同図（ｃ）
のボロンのイオン注入を入れ代えることも可能で、もち
ろんこの場合にも第２図（ｄ）の工程で絶縁膜８の形成
と不純物熱拡散によるベース層６およびエミッタ層７の
作り込みとを同時に行なうことができるが、その変形態
様として例えば次の工程をとることができる。

（ｄ）ボロンのイオン注入後に、導電膜５の酸化による
絶縁膜８の形成とボロンの熱拡散によるベース層６の作
り込みを同時に行ない、さらに砒素または燐をイオン注
入した後に、これを熱拡散させてエミッタ層７を作り込
む。

かかるいずれの態様においても、工程条件を態様に応
じて適宜選択することにより、本発明の特徴であるベー
ス層とエミッタ層との間の接合の表面部が絶縁膜によっ
て覆われ、かつ導電膜が下側のベース層周縁部と接する
部分が必ず残されるようすることができる。

なお、第２図（ｄ）の後は電極膜10を設けることによ
り、第１図の完成状態とされる。

第３図は本発明の第２の参考例を完成状態の断面図で
示す。この参考例では導電膜５を設ける前の半導体領域
１の表面の所定範囲にベース層６の導電形と同じボロン
等のｐ形不純物をイオン注入法等であらかじめ濃くドー
プして置く点が前の実施例と異なる。これにより、導電
膜５の開口部にベース層６とエミッタ層７を作り込んだ
とき、図示のようにベース層６と連続したベース接続層
6aが導電膜５の下側に形成される。

この参考例では、イオン注入工程が１回増えるが、容
易にわかるようにベース層６と導電膜５との間の接続が
一層確実になり、ベース層６の活性領域をエミッタ層７
の下側部分だけに厳密に限定して縦形トランジスタとし
ての電流増幅率等の特性を安定化させることができ、か
つ絶縁膜の形成とベース層およびエミッタ層の作り込み
の際の温度等の工程条件の選択を前の参考例よりも容易
にすることができる。なお、この例ではコレクタ端子が
図のように酸化膜９上のアルミ等の電極膜11を介して導
出されている。

第４図は、導電膜５にシリサイドを利用することによ
り、バイポーラトランジスタ内にショットキーダイオー
ドを作り込む本発明の第１の実施例を示す。同図（ａ）
の断面に示すように、導電膜５の半導体領域１に接触す
る部分にシリサイド膜5aを設ける点が第１図の参考例と
異なり、このシリサイド膜5a用には白金，タングステ
ン，モリブデン等のシリサイドをスパッタ法等でごく薄
く被着して、その上に例えば多結晶シリコンを成長させ
て導電膜５とすればよい。もちろん、導電膜５をシリサ
イド膜だけで構成してもよい。

図からわかるように、このシリサイド膜5aはコレクタ
領域である半導体領域１とショットキー接合を形成し、
かつベース層６と接続されるので、第２図（ｂ）に示す
ようにショットキーダイオードSDがバイポーラトランジ
スタのコレクタとベースの間に作り込まれる。周知のよ
うに、このショットキーダイオードSDはベースに蓄積さ
れやすい電荷をコレクタ側に引き抜いて、バイポーラト
ランジスタの動作速度を高める効果を有する。

本発明を第１図（ｂ）に示したような複数エミッタ構
造に適用した場合、数十μｍ角の小チップ面積内に100m
Aの大電流容量をもち、高速動作が可能で寄生容量が小
さなバイポーラトランジスタを作り込むことができ、そ
の電流増幅率としては100以上，耐圧値としては数十Ｖ
を容易に得ることができる。

〔発明の効果〕

以上述べたとおり本発明によれば、集積回路装置用の
一方の導電形を有する半導体領域の表面に接して導電膜
を半導体領域を露出させる開口部を有するパターンで設
け、この導電膜の開口部の半導体領域の表面から他方の
導電形のベース層を導電膜の下側に周縁部がもぐり込む
ように拡散するとともに、一方の導電形のエミッタ層を
ベース層よりも狭くかつ下側に実効ベース層を形成する
ようにそれよりも浅く拡散し、かつ絶縁膜をベース層と
エミッタ層との間の接合の表面部を覆いかつ導電膜が下
側のベース層周縁部と接する部分を残すように設けて、
半導体領域，導電膜およびエミッタ層からそれぞれコレ
クタ，ベースおよびエミッタ用端子を導出することによ
り、次の効果を得ることができる。

（ａ）ベース層およびエミッタ層を導電膜をマスクとす
る自己整合方式で拡散することにより、それらに要して
いたフォトプロセスを省いて製作工程を簡単化すること
ができる。

（ｂ）従来の選択酸化膜を要していた寸法を省いて所要
チップを減少させることができ、とくに複数エミッタ構
造のバイポーラトランジスタではその繰り返えし配列ピ
ッチを従来の半分に減少させて、ほぼ半減されたチップ
面積内に大電流容量のトランジスタを作り込むことがで
きる。

（ｃ）所要チップ面積を増すことなく、ショットキーダ
イオードをトランジスタ内に組み込んで、その動作速度
を高めることができる。

（ｄ）ベース端子をベース層にごく近接した導電膜を介
して導出できるので、寄生容量が小さく動作特性に優れ
たバイポーラトランジスタを集積回路装置に組み込むこ
とができる。

（ｅ）複数エミッタ構造の場合にエミッタ層の相互間隔
を小さくできるので、逆方向電圧が掛かった際に空乏層
を小さな曲率形状で円滑に半導体領域内に拡がらせて耐
圧値を高めることができる。

このように、本発明は小チップ面積内に簡単な工程で
優れた特性のバイポーラトランジスタを作り込める顕著
な効果を有する。

【図面の簡単な説明】

第１図から第４図までが本発明に関し、第１図は本発明
による集積回路装置用縦形バイポーラトランジスタの第
１の参考例の断面図および上面図（同図（ａ）は同図
（ｂ）のＸ−Ｘ矢視断面に相当）、第２図はこの参考例
の製作方法を主な工程ごとの状態で示す断面図、第３図
は第２の参考例の断面図である。第４図は第１の実施例
の断面図である。第５図は従来の同種バイポーラトラン
ジスタの構造と製作工程を第２図に準じた要領で示す断
面図である。これらの図において、 1:集積回路装置の基板、2:埋込層、3:半導体領域ないし
はエピタキシャル層、4:コレクタ接続層、5:導電膜、5
a:シリサイド膜、6:ベース層、6a:ベース接続層、7:エ
ミッタ層、8:絶縁膜、9:酸化膜、10,11:電極膜、21:酸
化膜、22:ベース層、23:多結晶シリコン膜、24:窒化シ
リコン膜、25:選択酸化膜、26:エミッタ層、27:コレク
タ接続層、As:砒素、B:ボロンないしベース端子、C:コ
レクタ端子、DL:空乏層、E:エミッタ端子、M:マスクな
いしフォトレジスト膜、SD:ショットキーダイオード、
W:開口部、である。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】集積回路装置用の一方の導電形を有する平
   坦な表面からなる半導体領域と、前記半導体領域の表面
   に接して設けられ前記半導体領域を露出させる開口部を
   有するパターンに形成された導電膜と、前記導電膜の開
   口部の前記半導体領域の表面から前記導電膜の下側に周
   縁部がもぐり込むように他方の導電形で拡散されたベー
   ス層と、前記導電膜の開口部の前記半導体領域の表面か
   ら前記ベース層よりも狭くかつ下側に実効ベース層を形
   成するようにそれよりも浅く一方の導電形で拡散された
   エミッタ層と、前記半導体領域表面に形成される前記ベ
   ース層と前記エミッタ層との間の接合の表面部を覆いか
   つ前記導電膜が前記ベース層周縁部に接する部分を残す
   ように設けられた絶縁膜とを備え、前記導電膜と前記半
   導体領域とがショットキーバリア接合を有し、前記半導
   体領域と前記導電膜と前記エミッタ層からそれぞれコレ
   クタとベースとエミッタ用の端子が導出されたことを特
   徴とする集積回路装置用縦形バイポーラトランジスタ。
2. 【請求項２】前記導電膜がシリサイドからなることを特
   徴とする請求項１記載の集積回路装置用縦形バイポーラ
   トランジスタ。