JP2752431B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2752431B2 JP2752431B2 JP1119268A JP11926889A JP2752431B2 JP 2752431 B2 JP2752431 B2 JP 2752431B2 JP 1119268 A JP1119268 A JP 1119268A JP 11926889 A JP11926889 A JP 11926889A JP 2752431 B2 JP2752431 B2 JP 2752431B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mesa
- mesa groove
- inclined side
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高耐圧および基板の大口径化を可能にする
半導体装置の製造方法に関するものである。
半導体装置の製造方法に関するものである。
第４図に示すプレーナ型半導体装置において、そのPN
接合に逆方向電圧を印加すると、その平坦部より湾曲部
に電界集中が起こる。従って、湾曲部におけるアバラン
シェ降伏電圧の方が低くなるため、600V以上の高耐圧を
必要とする素子には、従来、メサ構造（第５図（ａ），
（ｂ）参照）、あるいはガードリング構造（第６図参
照）といった耐圧構造が採用されている。
接合に逆方向電圧を印加すると、その平坦部より湾曲部
に電界集中が起こる。従って、湾曲部におけるアバラン
シェ降伏電圧の方が低くなるため、600V以上の高耐圧を
必要とする素子には、従来、メサ構造（第５図（ａ），
（ｂ）参照）、あるいはガードリング構造（第６図参
照）といった耐圧構造が採用されている。
第５図に示すメサ構造は、素子側面を斜めに機械的研
磨あるいはエッチングし、PN接合面を平坦にするため、
上述のような局部的な電界集中が起こらず、高耐圧が得
られる。しかしながら、PN接合端部の電界という点を考
慮すれば、第５図（ｂ）のように逆メサ構造の方が優れ
ている。すなわち、第５図（ｂ）に示すものによれば、
PN接合端部の電界は弱められ、さらに高耐圧が得られや
すくなる。
磨あるいはエッチングし、PN接合面を平坦にするため、
上述のような局部的な電界集中が起こらず、高耐圧が得
られる。しかしながら、PN接合端部の電界という点を考
慮すれば、第５図（ｂ）のように逆メサ構造の方が優れ
ている。すなわち、第５図（ｂ）に示すものによれば、
PN接合端部の電界は弱められ、さらに高耐圧が得られや
すくなる。
従来、第５図（ｂ）に示す逆メサ構造の場合におい
て、その素子側面を斜めに形成する工程は後工程であ
り、構造上基板を厚くすればメサエッチング量が増加す
ることになる。従って、素子の集積度を高めるために、
基板を大口径化しようとする場合、基板を厚くする必要
があり、その結果、基板の大口径化を図ることが困難に
なるという問題がある。
て、その素子側面を斜めに形成する工程は後工程であ
り、構造上基板を厚くすればメサエッチング量が増加す
ることになる。従って、素子の集積度を高めるために、
基板を大口径化しようとする場合、基板を厚くする必要
があり、その結果、基板の大口径化を図ることが困難に
なるという問題がある。
基板の大口径化が可能なものとして、特開昭51−1121
79号公報に記載された半導体装置の製造方法が知られて
いる。これは、メサ溝（表面に近いほど開口面積が大き
くなる溝）を形成後に当該メサ溝内面を含む基板表面に
シリコンを堆積させ、メサ溝と反対側の基板表面側から
当該堆積させたシリコンをエッチングし、最後にエッチ
ングで形成された空間に絶縁物を配設させるものであ
る。しかしながら、同公報における製造方法は、メサ溝
の反対側（開口面積の狭い方）からエッチングによりメ
サ溝内のシリコンを除去するため、エッチング後のメサ
溝側面の傾斜度合がシリコンを堆積させる前のメサ溝側
面の傾斜度合と比較して基板と直角に近づく方向に変化
してしまう問題がある。
79号公報に記載された半導体装置の製造方法が知られて
いる。これは、メサ溝（表面に近いほど開口面積が大き
くなる溝）を形成後に当該メサ溝内面を含む基板表面に
シリコンを堆積させ、メサ溝と反対側の基板表面側から
当該堆積させたシリコンをエッチングし、最後にエッチ
ングで形成された空間に絶縁物を配設させるものであ
る。しかしながら、同公報における製造方法は、メサ溝
の反対側（開口面積の狭い方）からエッチングによりメ
サ溝内のシリコンを除去するため、エッチング後のメサ
溝側面の傾斜度合がシリコンを堆積させる前のメサ溝側
面の傾斜度合と比較して基板と直角に近づく方向に変化
してしまう問題がある。
ここで、本発明者らは、降伏電圧の傾斜側面角度依存
性を検討するため、第７図に示すA,B,Cの各部位の電界
強度をシミュレーションによって計算した。その結果を
第８図に示す。第８図において、曲線A,B,Cは、各々部
位A,B,Bにおける降伏電圧の角度依存性である。この図
よりＢの部位の電界強度は傾斜側面角度が０度（直角）
に近づくほど低下することが分かる。この計算結果を踏
まえて上記特開昭51−112179号公報に記載された半導体
装置の製造方法を検討すると、同公報の製造方法では最
初に形成されたメサ溝の側面の傾斜度合が、最終的に基
板と直角に近づく方向に変化してしまい、電界強度が低
下することが分かる。従って、同公報の製造方法では高
耐圧化が困難という問題がある。
性を検討するため、第７図に示すA,B,Cの各部位の電界
強度をシミュレーションによって計算した。その結果を
第８図に示す。第８図において、曲線A,B,Cは、各々部
位A,B,Bにおける降伏電圧の角度依存性である。この図
よりＢの部位の電界強度は傾斜側面角度が０度（直角）
に近づくほど低下することが分かる。この計算結果を踏
まえて上記特開昭51−112179号公報に記載された半導体
装置の製造方法を検討すると、同公報の製造方法では最
初に形成されたメサ溝の側面の傾斜度合が、最終的に基
板と直角に近づく方向に変化してしまい、電界強度が低
下することが分かる。従って、同公報の製造方法では高
耐圧化が困難という問題がある。
一方、第６図に示すガードリング構造の場合、PN接合
端部は表面を酸化膜で保護されており、工程も簡単であ
るという利点がある。しかしながら、高耐圧を要求する
ほど、PN接合の湾曲部の電界緩和のためにガードリング
の本数を増加する必要があり、空乏層を水平方向に長く
伸ばす必要が生じる。従って、それに要する面積が増大
し、素子寸法が大きくなるという問題がある。さらに湾
曲部を無くすことはできないため、耐圧は平坦接合より
も低くなってしまうという問題がある。
端部は表面を酸化膜で保護されており、工程も簡単であ
るという利点がある。しかしながら、高耐圧を要求する
ほど、PN接合の湾曲部の電界緩和のためにガードリング
の本数を増加する必要があり、空乏層を水平方向に長く
伸ばす必要が生じる。従って、それに要する面積が増大
し、素子寸法が大きくなるという問題がある。さらに湾
曲部を無くすことはできないため、耐圧は平坦接合より
も低くなってしまうという問題がある。
本発明は、上記種々の問題点に鑑みてなされたもの
で、高耐圧を得るとともに、基板の大口径化を図ること
が容易な半導体装置の製造方法を提供することを目的と
する。
で、高耐圧を得るとともに、基板の大口径化を図ること
が容易な半導体装置の製造方法を提供することを目的と
する。
上記目的を達成するために、請求項１による半導体装
置の製造方法においては、鏡面研磨された第１半導体基
板の鏡面側から、当該鏡面側に近づくにしたがって開口
面積が大きくなる所定の傾斜側面を有するメサ溝を形成
する第１の工程と、 鏡面研磨された第２半導体基板の鏡面と、前記第１半
導体基板の前記鏡面とを直接接合して接合基板を形成す
る第２の工程と、 この接合基板に形成される前記第１半導体基板の前記
メサ溝と前記第２半導体基板の前記鏡面とによって形成
される空間の内面に、前記メサ溝の前記傾斜側面と平行
な絶縁膜を含む絶縁物層によって被覆するとともに、前
記接合基板の前記第１半導体基板における前記メサ溝の
傾斜側面に周縁部を有するPN接合を形成する第３の工程
と を含み、 前記第３の工程における前記PN接合の周縁部が位置す
る前記メサ溝の前記傾斜側面が、前記第１の工程におけ
る前記メサ溝の前記傾斜側面の傾斜角と略同一の傾斜角
を有することを特徴とする。
置の製造方法においては、鏡面研磨された第１半導体基
板の鏡面側から、当該鏡面側に近づくにしたがって開口
面積が大きくなる所定の傾斜側面を有するメサ溝を形成
する第１の工程と、 鏡面研磨された第２半導体基板の鏡面と、前記第１半
導体基板の前記鏡面とを直接接合して接合基板を形成す
る第２の工程と、 この接合基板に形成される前記第１半導体基板の前記
メサ溝と前記第２半導体基板の前記鏡面とによって形成
される空間の内面に、前記メサ溝の前記傾斜側面と平行
な絶縁膜を含む絶縁物層によって被覆するとともに、前
記接合基板の前記第１半導体基板における前記メサ溝の
傾斜側面に周縁部を有するPN接合を形成する第３の工程
と を含み、 前記第３の工程における前記PN接合の周縁部が位置す
る前記メサ溝の前記傾斜側面が、前記第１の工程におけ
る前記メサ溝の前記傾斜側面の傾斜角と略同一の傾斜角
を有することを特徴とする。
請求項２による製造方法では、請求項１の前記第３の
工程の後に、前記メサ溝に沿って前記接合基板をダイシ
ングしてチップに分割分離する第４の工程を更に有する
ことを特徴とする。
工程の後に、前記メサ溝に沿って前記接合基板をダイシ
ングしてチップに分割分離する第４の工程を更に有する
ことを特徴とする。
請求項３により製造方法では、請求項１または請求項
２の前記第３の工程は、前記接合基板を熱処理すること
によって前記接合基板に形成される空間の内面を熱酸化
膜で被覆する工程を有することを特徴とする。
２の前記第３の工程は、前記接合基板を熱処理すること
によって前記接合基板に形成される空間の内面を熱酸化
膜で被覆する工程を有することを特徴とする。
請求項１による発明においては、所定の半導体装置を
得るのに必要な半導体基板を、鏡面側に近づくにしたが
って開口面積が大きくなる所定の傾斜側面を有するメサ
溝を第１の工程で形成させた第１半導体基板の鏡面と、
第２半導体基板の鏡面とを第２の工程で直接接合させて
接合基板を形成する。さらに第３の工程において、この
メサ溝と第２半導体基板の鏡面とによって構成される空
間内面に、メサ溝の傾斜側面と平行な絶縁膜を含む絶縁
物層によって被覆するとともに、接合基板の第１半導体
基板におけるメサ溝の傾斜側面に周縁部を有するPN接合
を形成するようにして半導体装置を製造している。
得るのに必要な半導体基板を、鏡面側に近づくにしたが
って開口面積が大きくなる所定の傾斜側面を有するメサ
溝を第１の工程で形成させた第１半導体基板の鏡面と、
第２半導体基板の鏡面とを第２の工程で直接接合させて
接合基板を形成する。さらに第３の工程において、この
メサ溝と第２半導体基板の鏡面とによって構成される空
間内面に、メサ溝の傾斜側面と平行な絶縁膜を含む絶縁
物層によって被覆するとともに、接合基板の第１半導体
基板におけるメサ溝の傾斜側面に周縁部を有するPN接合
を形成するようにして半導体装置を製造している。
これにより本発明の製造方法によって得られる半導体
装置は耐圧を決定するPN接合面周縁部が絶縁膜で保護さ
れた傾斜側面を持つ逆メサ型耐圧構造となり、経時変化
の少ない安定した高耐圧で、かつ小面積の半導体装置が
提供できるという優れた効果がある。また、第２半導体
基板の厚みを増加させても、逆メサ構造を形成するメサ
溝の深さは変化しないので、基板の大口径化が容易であ
るという優れた効果がある。
装置は耐圧を決定するPN接合面周縁部が絶縁膜で保護さ
れた傾斜側面を持つ逆メサ型耐圧構造となり、経時変化
の少ない安定した高耐圧で、かつ小面積の半導体装置が
提供できるという優れた効果がある。また、第２半導体
基板の厚みを増加させても、逆メサ構造を形成するメサ
溝の深さは変化しないので、基板の大口径化が容易であ
るという優れた効果がある。
更に、半導体装置は耐圧を決定するPN接合面周縁部が
位置する傾斜側面に関しては、第３の工程におけるPN接
合の周縁部が位置するメサ溝の傾斜側面が、第１の工程
におけるメサ溝の傾斜側面の傾斜角と略同一の傾斜角を
有するよう設定されるため、メサ溝傾斜側面の傾斜度合
が基板と直角に近づく方向に変化することを防止でき
る。よって、高耐圧化が容易に達成できる。
位置する傾斜側面に関しては、第３の工程におけるPN接
合の周縁部が位置するメサ溝の傾斜側面が、第１の工程
におけるメサ溝の傾斜側面の傾斜角と略同一の傾斜角を
有するよう設定されるため、メサ溝傾斜側面の傾斜度合
が基板と直角に近づく方向に変化することを防止でき
る。よって、高耐圧化が容易に達成できる。
以下、本発明を図に示す実施例について説明する。
第１図は本発明の一実施例を示す半導体装置の製造工
程を示す断面図である。第２図に示すNPN型高耐圧バイ
ポーラトランジスタを例にとってその製造工程を説明す
る。
程を示す断面図である。第２図に示すNPN型高耐圧バイ
ポーラトランジスタを例にとってその製造工程を説明す
る。
まず、第１図（ａ）のように高抵抗のN-型の第１半導
体基板１の鏡面1aに、機械研磨あるいは化学エッチング
により、傾斜側面3aを有し基板端部に開口するメサ溝３
を十字方向（第１図（ａ）では一方向のみ図示）に形成
する。この第１半導体基板１と低抵抗のN+型の第２半導
体基板２を充分洗浄し、表面の自然酸化膜を除去する。
例えば、H2SO4：H2O2＝3:1の溶液にてこれらの基板表面
に15Å以下の薄い酸化膜を形成し、親水性を持たせ、純
水にて洗浄する。次に、これらの基板を乾燥窒素ブロー
あるいはスピン乾燥により表面に吸着した水分量を制御
し、２枚の基板の鏡面同士1a,2aを第１図（ｂ）のよう
に密着させる。これにより、２枚の基板1,2は表面に形
成されたシフノール基板および表面に吸着した水分子の
水素結合により接着される。さらに接着面４に残ってい
る過剰な水分を除去するため、真空中にて乾燥させる。
このとき、先に形成したメサ溝３は接着面４の過剰水分
の抜け道としても働き、接着の均一性は向上する。ま
た、このとき、基板の密着を向上させるため、30g重／c
m2以上の荷重を印加するようにしてもよい。この後、接
着基板1,2を例えば窒素、アルゴン等の不活性ガス雰囲
気中で1100℃以上、１時間以上の熱処理を施す。それに
よって、接着面４において脱水縮合反応が起き、シリコ
ン（Si）と酸素（Ｏ）の接合（Si−Ｏ−Si）ができ、さ
らに酸素が基板中に拡散し、シリコン同士の結合（Si−
Si）ができ、２枚の基板1,2は直接接合され、完全に一
体化する（この一体化した基板の符号を新たに５とす
る）。ただし、メサ溝３は空洞となっており、形成接合
層4aが第１半導体基板１の直接接合面４近傍に形成され
ている。次に、第１図（ｃ）のようにこの一体化した基
板５を、例えばドライO2，ウェットO2，H2，O2混合燃焼
気体中等の酸化性雰囲気中で900℃以上、１時間以上の
熱処理を施し、基板５内部のメサ溝３の傾斜側面3aを酸
化する。これにより、メサ溝３の傾斜側面3aは、酸化膜
６により保護されるが、さらに傾斜側面3aの保護を完全
にするため、例えば減圧CVD法により表面を窒化膜、シ
リケートガラス等の絶縁物で被覆するようにしてもよ
い。次に、第１図（ｄ）のように、後述する第１図
（ｅ）の工程でＰ層を形成する側の基板表面1bをラップ
ポリッシュする。なお、このラップポリッシュにより、
次の第１図（ｅ）において素子の耐圧を決定するPN接合
面７がメサ溝傾斜側面3aに達するように、かつメサ溝３
が基板表面1bに露出しない程度の厚さにする。さらに、
第１図（ｅ）に示す次の工程ではこの基板５にPN接合面
７を形成する。第１図（ｅ）では、ボロンなどのアクセ
プタ不純物を拡散することによりＰ層を形成している。
そして、所定領域にエミッタ領域を形成するためにマス
クを施し、リンなどのドナー不純物を拡散してN+層を形
成し、さらに、素子表面の所定位置にアルミ配線を施す
（第１図（ｆ）参照）。そして、第１図（ｇ）に示すよ
うに、メサ溝３の位置でダイシングすることにより、第
２図に示すNPN型高耐圧バイポーラトランジスタを製造
している。
体基板１の鏡面1aに、機械研磨あるいは化学エッチング
により、傾斜側面3aを有し基板端部に開口するメサ溝３
を十字方向（第１図（ａ）では一方向のみ図示）に形成
する。この第１半導体基板１と低抵抗のN+型の第２半導
体基板２を充分洗浄し、表面の自然酸化膜を除去する。
例えば、H2SO4：H2O2＝3:1の溶液にてこれらの基板表面
に15Å以下の薄い酸化膜を形成し、親水性を持たせ、純
水にて洗浄する。次に、これらの基板を乾燥窒素ブロー
あるいはスピン乾燥により表面に吸着した水分量を制御
し、２枚の基板の鏡面同士1a,2aを第１図（ｂ）のよう
に密着させる。これにより、２枚の基板1,2は表面に形
成されたシフノール基板および表面に吸着した水分子の
水素結合により接着される。さらに接着面４に残ってい
る過剰な水分を除去するため、真空中にて乾燥させる。
このとき、先に形成したメサ溝３は接着面４の過剰水分
の抜け道としても働き、接着の均一性は向上する。ま
た、このとき、基板の密着を向上させるため、30g重／c
m2以上の荷重を印加するようにしてもよい。この後、接
着基板1,2を例えば窒素、アルゴン等の不活性ガス雰囲
気中で1100℃以上、１時間以上の熱処理を施す。それに
よって、接着面４において脱水縮合反応が起き、シリコ
ン（Si）と酸素（Ｏ）の接合（Si−Ｏ−Si）ができ、さ
らに酸素が基板中に拡散し、シリコン同士の結合（Si−
Si）ができ、２枚の基板1,2は直接接合され、完全に一
体化する（この一体化した基板の符号を新たに５とす
る）。ただし、メサ溝３は空洞となっており、形成接合
層4aが第１半導体基板１の直接接合面４近傍に形成され
ている。次に、第１図（ｃ）のようにこの一体化した基
板５を、例えばドライO2，ウェットO2，H2，O2混合燃焼
気体中等の酸化性雰囲気中で900℃以上、１時間以上の
熱処理を施し、基板５内部のメサ溝３の傾斜側面3aを酸
化する。これにより、メサ溝３の傾斜側面3aは、酸化膜
６により保護されるが、さらに傾斜側面3aの保護を完全
にするため、例えば減圧CVD法により表面を窒化膜、シ
リケートガラス等の絶縁物で被覆するようにしてもよ
い。次に、第１図（ｄ）のように、後述する第１図
（ｅ）の工程でＰ層を形成する側の基板表面1bをラップ
ポリッシュする。なお、このラップポリッシュにより、
次の第１図（ｅ）において素子の耐圧を決定するPN接合
面７がメサ溝傾斜側面3aに達するように、かつメサ溝３
が基板表面1bに露出しない程度の厚さにする。さらに、
第１図（ｅ）に示す次の工程ではこの基板５にPN接合面
７を形成する。第１図（ｅ）では、ボロンなどのアクセ
プタ不純物を拡散することによりＰ層を形成している。
そして、所定領域にエミッタ領域を形成するためにマス
クを施し、リンなどのドナー不純物を拡散してN+層を形
成し、さらに、素子表面の所定位置にアルミ配線を施す
（第１図（ｆ）参照）。そして、第１図（ｇ）に示すよ
うに、メサ溝３の位置でダイシングすることにより、第
２図に示すNPN型高耐圧バイポーラトランジスタを製造
している。
なお、上記実施例では、第１図（ｃ）で示す傾斜側面
3aの酸化膜、および絶縁膜形成工程を第１図（ｄ）のラ
ッピング所定の前に行っているが、ラッピング後の素子
部形成時、すなわち第１図（ｅ）に示す工程時に行うよ
うにしてもよい。
3aの酸化膜、および絶縁膜形成工程を第１図（ｄ）のラ
ッピング所定の前に行っているが、ラッピング後の素子
部形成時、すなわち第１図（ｅ）に示す工程時に行うよ
うにしてもよい。
上記一実施例にて製造された第２図に示すNPN型高耐
圧バイポーラトランジスタは、酸化膜６で保護された傾
斜側面3aを有する逆メサ構造である。第２図において、
ベースＢ、コレクタＣのPN接合面７は平坦であり、か
つ、逆メサ構造であるために傾斜側面3aによりPN接合面
７の端部の電界は弱められ、基板濃度に対応した理論的
に予想される高耐圧化が可能である。また、第５図
（ｂ）に示した従来の逆メサ構造において、前記のよう
に傾斜側面を形成する工程が後工程、すなわち電極付け
が完成し、ダイシングする工程時であるために、この傾
斜側面を酸化膜で被覆するために熱処理することができ
ず、側面にPN接合端部が露出した状態になり、側面保護
対策にガラス等の保護膜に使用がされているものの、保
護膜の密着性の問題から耐圧が不安定になりやすいとい
う問題があった。しかしながら、第２図に示す本発明に
おける半導体装置の第１実施例のものは、最終工程では
なく素子形成の前に傾斜側面に保護膜を形成する工程を
設けることができるため、その保護膜を酸化膜にて形成
することができ、従って、吸湿等が原因となる表面漏れ
電流が少なく、経時変化も少ない安定した耐圧を得るこ
とができる。
圧バイポーラトランジスタは、酸化膜６で保護された傾
斜側面3aを有する逆メサ構造である。第２図において、
ベースＢ、コレクタＣのPN接合面７は平坦であり、か
つ、逆メサ構造であるために傾斜側面3aによりPN接合面
７の端部の電界は弱められ、基板濃度に対応した理論的
に予想される高耐圧化が可能である。また、第５図
（ｂ）に示した従来の逆メサ構造において、前記のよう
に傾斜側面を形成する工程が後工程、すなわち電極付け
が完成し、ダイシングする工程時であるために、この傾
斜側面を酸化膜で被覆するために熱処理することができ
ず、側面にPN接合端部が露出した状態になり、側面保護
対策にガラス等の保護膜に使用がされているものの、保
護膜の密着性の問題から耐圧が不安定になりやすいとい
う問題があった。しかしながら、第２図に示す本発明に
おける半導体装置の第１実施例のものは、最終工程では
なく素子形成の前に傾斜側面に保護膜を形成する工程を
設けることができるため、その保護膜を酸化膜にて形成
することができ、従って、吸湿等が原因となる表面漏れ
電流が少なく、経時変化も少ない安定した耐圧を得るこ
とができる。
さらに、PN接合面７に湾曲部がないため、従来のガー
ドリング構造のように水平方向に空乏層を広げて電界を
緩和する必要がなく、ベース・エミッタ領域以外に耐圧
を向上させるために要する構造の領域で不要であり、そ
のため素子の小面積化が可能である。例えば、1500V耐
圧の素子ではガードリング領域幅は約500μｍとなる
が、本実施例ではエッチング領域が約200μｍである。
なお、逆メサ構造のため、メサ溝端部が素子内部に入り
込み、面積が小さくなる部分が存在するが、オン電流は
主にエミッタ領域で流れるので、少なくともエミッタ領
域の外側にメサ溝端部があれば、電流供給能力の低下は
ない。また、メサ溝の深さは耐圧を決めるN-コレクタ層
８の厚さだけで決定されるため、基板の大口径化によっ
て基板が厚くなっても、従来の逆メサ構造のようにメサ
溝深さ、すなわちメサエッチング量が増加することはな
い。
ドリング構造のように水平方向に空乏層を広げて電界を
緩和する必要がなく、ベース・エミッタ領域以外に耐圧
を向上させるために要する構造の領域で不要であり、そ
のため素子の小面積化が可能である。例えば、1500V耐
圧の素子ではガードリング領域幅は約500μｍとなる
が、本実施例ではエッチング領域が約200μｍである。
なお、逆メサ構造のため、メサ溝端部が素子内部に入り
込み、面積が小さくなる部分が存在するが、オン電流は
主にエミッタ領域で流れるので、少なくともエミッタ領
域の外側にメサ溝端部があれば、電流供給能力の低下は
ない。また、メサ溝の深さは耐圧を決めるN-コレクタ層
８の厚さだけで決定されるため、基板の大口径化によっ
て基板が厚くなっても、従来の逆メサ構造のようにメサ
溝深さ、すなわちメサエッチング量が増加することはな
い。
なお、上記一実施例としてNPN型バイポーラトランジ
スタの製造工程を示したが、導電型がP,N逆でもよく、
素子構造もダイオード、MOSトランジスタ、サイリスタ
等にも本発明は実施できる。
スタの製造工程を示したが、導電型がP,N逆でもよく、
素子構造もダイオード、MOSトランジスタ、サイリスタ
等にも本発明は実施できる。
次に、第２図に本発明によって製造された導電変調型
MOSFETの断面図を示す。
MOSFETの断面図を示す。
第３図において、PN接合面17に湾曲部が存在するが、
通常は隣り合う湾曲部との間隔を、オフ時の空乏層がつ
ながって平坦接合に近い耐圧が得られる距離にすると同
時に、第３図を見てもわかるように、素子周辺部のPN接
合の端部に湾曲部を持っていないので、第１図に示すNP
N型高耐圧バイポーラトランジスタと同様に高耐圧が実
現できる。
通常は隣り合う湾曲部との間隔を、オフ時の空乏層がつ
ながって平坦接合に近い耐圧が得られる距離にすると同
時に、第３図を見てもわかるように、素子周辺部のPN接
合の端部に湾曲部を持っていないので、第１図に示すNP
N型高耐圧バイポーラトランジスタと同様に高耐圧が実
現できる。
なお、上述の第２図、第３図に示した半導体装置にお
いて、所定の傾斜側面を有するメサ溝はＶ字溝によって
構成されているが、これは第１半導体基板の一方の面
（第２図、第３図では上側）に形成されるPN接合の周縁
部において、第１半導体基板によって低濃度層から前記
一方の面のPN接合を介してある高濃度層へ向かうに従っ
て、半導体装置の厚みが薄くなるように傾斜づけられて
いるものなら何でもよく、例えば所定の曲率半径をもつ
傾斜であってもよい。
いて、所定の傾斜側面を有するメサ溝はＶ字溝によって
構成されているが、これは第１半導体基板の一方の面
（第２図、第３図では上側）に形成されるPN接合の周縁
部において、第１半導体基板によって低濃度層から前記
一方の面のPN接合を介してある高濃度層へ向かうに従っ
て、半導体装置の厚みが薄くなるように傾斜づけられて
いるものなら何でもよく、例えば所定の曲率半径をもつ
傾斜であってもよい。
また、逆メサ構造においてPN接合面の周縁部における
電界緩和は前述の如く、第５図（ｂ）においてベース、
コレクタ間に対応するPN-接合部の電界がもっとも高く
なるものの、その周縁部である傾斜側面部についてはコ
レクタからベースに向かって半導体装置の横方向断面積
が増大しているため、半導体装置内部のPN-接合部より
電界集中が起こりにくくなり、その結果、必然的に電界
が緩和されるのである。しかしながら、コレクタ側の断
面積が小さくなることによって高抵抗コレクタと低抵抗
コレクタとの界面、すなわちN-−N+界面で電界が集中す
る。従って、逆メサの角度によっては半導体装置内部よ
り先にN-−N+界面においてブレークダウンしてしまうこ
とになる。
電界緩和は前述の如く、第５図（ｂ）においてベース、
コレクタ間に対応するPN-接合部の電界がもっとも高く
なるものの、その周縁部である傾斜側面部についてはコ
レクタからベースに向かって半導体装置の横方向断面積
が増大しているため、半導体装置内部のPN-接合部より
電界集中が起こりにくくなり、その結果、必然的に電界
が緩和されるのである。しかしながら、コレクタ側の断
面積が小さくなることによって高抵抗コレクタと低抵抗
コレクタとの界面、すなわちN-−N+界面で電界が集中す
る。従って、逆メサの角度によっては半導体装置内部よ
り先にN-−N+界面においてブレークダウンしてしまうこ
とになる。
そこで本発明者らは、降伏電圧の傾斜側面角度依存性
について考慮するために、第７図に示すA,B,Cの各部位
の電界強度をシミュレーションによって計算した。その
シミュレーション結果を第８図に示す。第８図におい
て、曲線A,B,Cは各々部位A,B,Cにおける降伏電圧の角度
依存特性である。部位Ａは半導体装置内部におけるPN-
接合部であり、部位Ａでの降伏電圧の角度依存特性は第
８図曲線Ａに示すように、逆メサ角度θによらず一定の
値をとる。これに対して、PN-接合端部の部位Ｂでは、
第８図曲線Ｂに示すように逆メサ角度が−側（つまりメ
サ構造）においては部位Ａより電界が高くなり、この部
分が部位Ａより先にブレークダウンすることを示してい
る。また、逆メサ角度が＋側においては角度が増す程、
電界が小さくなる。さらに、部位Ｃについては逆メサ角
度が＋側において大きくなる程電界が増大し、逆メサ角
度が45deg以上になると部位Ａより高くなり、部位Ａよ
り先にブレークダウンすることを示している。従って、
最適な逆メサ角度は、０〜45degである。
について考慮するために、第７図に示すA,B,Cの各部位
の電界強度をシミュレーションによって計算した。その
シミュレーション結果を第８図に示す。第８図におい
て、曲線A,B,Cは各々部位A,B,Cにおける降伏電圧の角度
依存特性である。部位Ａは半導体装置内部におけるPN-
接合部であり、部位Ａでの降伏電圧の角度依存特性は第
８図曲線Ａに示すように、逆メサ角度θによらず一定の
値をとる。これに対して、PN-接合端部の部位Ｂでは、
第８図曲線Ｂに示すように逆メサ角度が−側（つまりメ
サ構造）においては部位Ａより電界が高くなり、この部
分が部位Ａより先にブレークダウンすることを示してい
る。また、逆メサ角度が＋側においては角度が増す程、
電界が小さくなる。さらに、部位Ｃについては逆メサ角
度が＋側において大きくなる程電界が増大し、逆メサ角
度が45deg以上になると部位Ａより高くなり、部位Ａよ
り先にブレークダウンすることを示している。従って、
最適な逆メサ角度は、０〜45degである。
逆メサ角度を０〜45degとすることで、第７図におい
て部位Ｂおよび部位Ｃが部位Ａより先にブレークダウン
することが、N-層の不純物濃度、厚さを特別に調整しな
くても阻止することができる。
て部位Ｂおよび部位Ｃが部位Ａより先にブレークダウン
することが、N-層の不純物濃度、厚さを特別に調整しな
くても阻止することができる。
第１図は本発明における製造方法の一実施例を示す各製
造工程の工程図、第２図は第１図に示す工程によって製
造されるNPN型高耐圧バイポーラトランジスタの断面
図、第３図は本発明における半導体装置の第２実施例を
示す導電変調型MOSFETの断面図、第４図はブレーナ型半
導体装置の断面構造図、第５図（ａ），（ｂ）は従来の
メサ型半導体装置の断面図、第６図はガードリング型半
導体装置の断面図第７図はシミュレーション部位を示す
逆メサ型半導体装置の断面図、第８図はシミュレーショ
ンによる電界強度の角度依存特性図である。 １…第１半導体基板,2…第２半導体基板,1a,2a…鏡面,3
…メサ溝,3a…傾斜側面,4…直接接合面,4a…形成接合
層,5…接合基板,6…酸化膜,7…PN接合面,8…高抵抗コレ
クタ層,13a…傾斜側面,14…直接接合面,14a…形成接合
層,16…酸化膜,17…PN接合面。
造工程の工程図、第２図は第１図に示す工程によって製
造されるNPN型高耐圧バイポーラトランジスタの断面
図、第３図は本発明における半導体装置の第２実施例を
示す導電変調型MOSFETの断面図、第４図はブレーナ型半
導体装置の断面構造図、第５図（ａ），（ｂ）は従来の
メサ型半導体装置の断面図、第６図はガードリング型半
導体装置の断面図第７図はシミュレーション部位を示す
逆メサ型半導体装置の断面図、第８図はシミュレーショ
ンによる電界強度の角度依存特性図である。 １…第１半導体基板,2…第２半導体基板,1a,2a…鏡面,3
…メサ溝,3a…傾斜側面,4…直接接合面,4a…形成接合
層,5…接合基板,6…酸化膜,7…PN接合面,8…高抵抗コレ
クタ層,13a…傾斜側面,14…直接接合面,14a…形成接合
層,16…酸化膜,17…PN接合面。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤野 誠二 愛知県西尾市下羽角町岩谷14番地 株式 会社日本自動車部品総合研究所内 (72)発明者 山岡 正美 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 昭51−112179（ＪＰ，Ａ)
Claims (3)
- 【請求項１】鏡面研磨された第１半導体基板の鏡面側か
ら、当該鏡面側に近づくにしたがって開口面積が大きく
なる所定の傾斜側面を有するメサ溝を形成する第１の工
程と、 鏡面研磨された第２半導体基板の鏡面と、前記第１半導
体基板の前記鏡面とを直接接合して接合基板を形成する
第２の工程と、 この接合基板に形成される前記第１半導体基板の前記メ
サ溝と前記第２半導体基板の前記鏡面とによって形成さ
れる空間の内面に、前記メサ溝の前記傾斜側面と平行な
絶縁膜を含む絶縁物層によって被覆するとともに、前記
接合基板の前記第１半導体基板における前記メサ溝の傾
斜側面に周縁部を有するPN接合を形成する第３の工程と を含み、 前記第３の工程における前記PN接合の周縁部が位置する
前記メサ溝の前記傾斜側面が、前記第１の工程における
前記メサ溝の前記傾斜側面の傾斜角と略同一の傾斜角を
有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記第３の工程の後に、前記メサ溝に沿っ
て前記接合基板をダイシングしてチップに分割分離する
第４の工程を更に有することを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項３】前記第３の工程は、前記接合基板を熱処理
することによって前記接合基板に形成される空間の内面
を熱酸化膜で被覆する工程を有することを特徴とする請
求項１または請求項２に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1119268A JP2752431B2 (ja) | 1989-05-12 | 1989-05-12 | 半導体装置の製造方法 |
| US07/731,268 US5164218A (en) | 1989-05-12 | 1991-07-17 | Semiconductor device and a method for producing the same |
| US07/844,889 US5313092A (en) | 1989-05-12 | 1992-03-03 | Semiconductor power device having walls of an inverted mesa shape to improve power handling capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1119268A JP2752431B2 (ja) | 1989-05-12 | 1989-05-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02298073A JPH02298073A (ja) | 1990-12-10 |
| JP2752431B2 true JP2752431B2 (ja) | 1998-05-18 |
Family
ID=14757148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1119268A Expired - Fee Related JP2752431B2 (ja) | 1989-05-12 | 1989-05-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752431B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3371763B2 (ja) * | 1997-06-24 | 2003-01-27 | 株式会社日立製作所 | 炭化けい素半導体装置 |
| US6190947B1 (en) * | 1997-09-15 | 2001-02-20 | Zowie Technology Corporation | Silicon semiconductor rectifier chips and manufacturing method thereof |
| US7414268B2 (en) * | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| JP5002974B2 (ja) * | 2006-02-02 | 2012-08-15 | 富士電機株式会社 | 半導体装置 |
| WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| JP5636751B2 (ja) * | 2010-06-14 | 2014-12-10 | 富士電機株式会社 | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 |
| JP6096491B2 (ja) * | 2012-12-07 | 2017-03-15 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112179A (en) * | 1975-03-05 | 1976-10-04 | Hitachi Ltd | Processing method of the semiconductor |
| JPS6450571A (en) * | 1987-08-21 | 1989-02-27 | Komatsu Mfg Co Ltd | Manufacture of semiconductor device |
-
1989
- 1989-05-12 JP JP1119268A patent/JP2752431B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02298073A (ja) | 1990-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313092A (en) | Semiconductor power device having walls of an inverted mesa shape to improve power handling capability | |
| US4831424A (en) | Insulated gate semiconductor device with back-to-back diodes | |
| KR0161356B1 (ko) | 반도체 장치의 제조방법 | |
| US3197681A (en) | Semiconductor devices with heavily doped region to prevent surface inversion | |
| JP2752431B2 (ja) | 半導体装置の製造方法 | |
| US4542400A (en) | Semiconductor device with multi-layered structure | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JP2002185016A (ja) | 半導体装置及びその製造方法 | |
| US4881115A (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JPH0770742B2 (ja) | 半導体装置 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| US4746967A (en) | Semiconductor device | |
| US4524375A (en) | Photo transistor | |
| JPS63166273A (ja) | 縦形半導体装置 | |
| US3911472A (en) | Isolated contact | |
| JPH04256370A (ja) | 半導体装置 | |
| JP3655143B2 (ja) | 高耐圧半導体装置 | |
| JP3264401B2 (ja) | 絶縁物分離ラテラルバイポーラトランジスタの製造方法及びラテラルｐｎｐバイポーラトランジスタ | |
| JPH10294448A (ja) | 高耐圧半導体装置の製造方法 | |
| JPS6262558A (ja) | 電界効果型半導体スイツチング素子の製造方法 | |
| JPS6354212B2 (ja) | ||
| JPH0277173A (ja) | トランジスタ | |
| JPH0324781B2 (ja) | ||
| JPS60161667A (ja) | ラテラル型トランジスタ | |
| JP2001230392A (ja) | Ｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |