JP2001230392A - Ｓｏｉウェーハの製造方法 - Google Patents
Ｓｏｉウェーハの製造方法Info
- Publication number
- JP2001230392A JP2001230392A JP2000040581A JP2000040581A JP2001230392A JP 2001230392 A JP2001230392 A JP 2001230392A JP 2000040581 A JP2000040581 A JP 2000040581A JP 2000040581 A JP2000040581 A JP 2000040581A JP 2001230392 A JP2001230392 A JP 2001230392A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- oxide film
- manufacturing
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 Ｎ＋ＳＯＩウェーハの製造工程とデバイス工
程の各熱処理におけるＮ型不純物の高濃度層の拡散を抑
え、浅いＮ型不純物の高濃度層を有するＮ＋ＳＯＩウェ
ーハの製造方法を提供する。 【解決手段】 活性層側シリコンウェーハ１１と、これ
を支持して基台となる支持基板側シリコンウェーハ１２
を直接接着法で貼り合わせて一体化するＳＯＩウェーハ
の製造方法において、支持基板側ウェーハ１２の接着面
側の表面にＮ型不純物の高濃度層１３を形成し、その
後、両ウェーハの少なくとも片方のウェーハの接着面側
鏡面に酸化膜１４，１５を形成し、この酸化膜１４，１
５を介して両ウェーハ同士を貼り合わせてＳＯＩウェー
ハを製造する。
程の各熱処理におけるＮ型不純物の高濃度層の拡散を抑
え、浅いＮ型不純物の高濃度層を有するＮ＋ＳＯＩウェ
ーハの製造方法を提供する。 【解決手段】 活性層側シリコンウェーハ１１と、これ
を支持して基台となる支持基板側シリコンウェーハ１２
を直接接着法で貼り合わせて一体化するＳＯＩウェーハ
の製造方法において、支持基板側ウェーハ１２の接着面
側の表面にＮ型不純物の高濃度層１３を形成し、その
後、両ウェーハの少なくとも片方のウェーハの接着面側
鏡面に酸化膜１４，１５を形成し、この酸化膜１４，１
５を介して両ウェーハ同士を貼り合わせてＳＯＩウェー
ハを製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ（Silicon
On Insulator）ウェーハの製造方法に係り、特にＮ
型不純物の高濃度埋め込み層を形成したＳＯＩウェーハ
の製造方法に関するものである。
On Insulator）ウェーハの製造方法に係り、特にＮ
型不純物の高濃度埋め込み層を形成したＳＯＩウェーハ
の製造方法に関するものである。
【０００２】
【従来の技術】従来、Ｎ型不純物の高濃度層を埋め込み
形成したＳＯＩウェーハ（以下、Ｎ＋ＳＯＩウェーハと
いう）がある。この従来の技術によるＮ＋ＳＯＩウェー
ハの製造工程につき、図４の断面図を参照して説明す
る。まず、デバイスが形成される活性層側シリコンウェ
ーハ１とこれを支持する支持基板側シリコンウェーハ２
を用意し、活性層側シリコンウェーハ１の接着側表面に
リン又はヒ素のイオン注入によりＮ型不純物の高濃度層
３を形成する（図４（ａ））。なお、使用するシリコン
ウェーハは、例えば、活性層および支持基板側ともに、
６インチ、Ｎ型、抵抗率５〜１０Ω・cm、厚さ６２５μ
ｍを用いる。その後、この活性層側シリコンウェーハ１
およびこれを支持して基台となる支持基板側シリコンウ
ェーハ２を、１１００℃〜１２００℃、２〜３時間の条
件で熱酸化させて、両シリコンウェーハの両面にそれぞ
れ酸化シリコン膜４，５（以下、酸化膜という）を形成
する（図４（ｂ））。次に、両シリコンウェーハを直接
接着法により貼り合わせ、１１００℃〜１２００℃で２
時間以上の熱処理（接着アニール）を行い、活性側ウェ
ーハ１と支持基板側ウェーハ２の両者が一体化された接
着ウェーハが出来上がる（図４（ｃ））。
形成したＳＯＩウェーハ（以下、Ｎ＋ＳＯＩウェーハと
いう）がある。この従来の技術によるＮ＋ＳＯＩウェー
ハの製造工程につき、図４の断面図を参照して説明す
る。まず、デバイスが形成される活性層側シリコンウェ
ーハ１とこれを支持する支持基板側シリコンウェーハ２
を用意し、活性層側シリコンウェーハ１の接着側表面に
リン又はヒ素のイオン注入によりＮ型不純物の高濃度層
３を形成する（図４（ａ））。なお、使用するシリコン
ウェーハは、例えば、活性層および支持基板側ともに、
６インチ、Ｎ型、抵抗率５〜１０Ω・cm、厚さ６２５μ
ｍを用いる。その後、この活性層側シリコンウェーハ１
およびこれを支持して基台となる支持基板側シリコンウ
ェーハ２を、１１００℃〜１２００℃、２〜３時間の条
件で熱酸化させて、両シリコンウェーハの両面にそれぞ
れ酸化シリコン膜４，５（以下、酸化膜という）を形成
する（図４（ｂ））。次に、両シリコンウェーハを直接
接着法により貼り合わせ、１１００℃〜１２００℃で２
時間以上の熱処理（接着アニール）を行い、活性側ウェ
ーハ１と支持基板側ウェーハ２の両者が一体化された接
着ウェーハが出来上がる（図４（ｃ））。
【０００３】前述の熱処理は酸化雰囲気中で行われ、酸
化膜４，５同士が接着された分離酸化膜６が形成される
とともに、活性層側シリコンウェーハ１および支持基板
側シリコンウェーハ２の表面にそれぞれ酸化膜４，５が
形成される。最後に、この接着ウェーハの活性層側ウェ
ーハ１をグラインダ研削および鏡面研磨加工により活性
層側の酸化膜４を除去するとともに活性層を所望の厚
さ、例えば５〜２０μｍの範囲（含む高濃度層３の厚
み）に仕上げ、Ｎ型不純物の高濃度層３が形成されたＮ
＋ＳＯＩウェーハが完成する（図４（ｄ））。図５は、
この完成したＮ＋ＳＯＩウェーハを使用して活性層に各
種デバイスが作製された半導体素子（横型ダイオード）
の断面構造を示すものである。この横型ダイオードの構
成としては、支持基板１０２上の分離酸化膜１０６を介
して活性層が形成されたＮ＋ＳＯＩウェーハを用いる。
活性層としての低濃度のＮ−型ベース層１０１（濃度：
５×１０１３atoms／cm３）表面にはＰ型ベース領域１
１０（濃度：５×１０１７atoms／cm３）、Ｎ型バッフ
ァ領域１１１（濃度：〜５×１０１７atoms／cm３）が
選択的に形成される。さらに、これらのＰ型ベース領域
１１０には高濃度のＰ＋型領域１１２（濃度：５×１０
１９atoms／cm３）、Ｎ型バッファ領域１１１には高濃
度のＮ＋型領域１１３（濃度：１×１０１９atoms／cm
３）がそれぞれ形成されるとともに、これらの各領域に
対して酸化シリコン膜（絶縁膜）１１４によって形成さ
れるコンタクトホールを介してアルミ（Ａｌ）のアノー
ド電極１１５又はカソード電極１１６がＰ型ベース領域
１１０、Ｐ＋型領域１１２、Ｎ＋型領域１１３とそれぞ
れコンタクトされている。
化膜４，５同士が接着された分離酸化膜６が形成される
とともに、活性層側シリコンウェーハ１および支持基板
側シリコンウェーハ２の表面にそれぞれ酸化膜４，５が
形成される。最後に、この接着ウェーハの活性層側ウェ
ーハ１をグラインダ研削および鏡面研磨加工により活性
層側の酸化膜４を除去するとともに活性層を所望の厚
さ、例えば５〜２０μｍの範囲（含む高濃度層３の厚
み）に仕上げ、Ｎ型不純物の高濃度層３が形成されたＮ
＋ＳＯＩウェーハが完成する（図４（ｄ））。図５は、
この完成したＮ＋ＳＯＩウェーハを使用して活性層に各
種デバイスが作製された半導体素子（横型ダイオード）
の断面構造を示すものである。この横型ダイオードの構
成としては、支持基板１０２上の分離酸化膜１０６を介
して活性層が形成されたＮ＋ＳＯＩウェーハを用いる。
活性層としての低濃度のＮ−型ベース層１０１（濃度：
５×１０１３atoms／cm３）表面にはＰ型ベース領域１
１０（濃度：５×１０１７atoms／cm３）、Ｎ型バッフ
ァ領域１１１（濃度：〜５×１０１７atoms／cm３）が
選択的に形成される。さらに、これらのＰ型ベース領域
１１０には高濃度のＰ＋型領域１１２（濃度：５×１０
１９atoms／cm３）、Ｎ型バッファ領域１１１には高濃
度のＮ＋型領域１１３（濃度：１×１０１９atoms／cm
３）がそれぞれ形成されるとともに、これらの各領域に
対して酸化シリコン膜（絶縁膜）１１４によって形成さ
れるコンタクトホールを介してアルミ（Ａｌ）のアノー
ド電極１１５又はカソード電極１１６がＰ型ベース領域
１１０、Ｐ＋型領域１１２、Ｎ＋型領域１１３とそれぞ
れコンタクトされている。
【０００４】また、Ｐ＋型領域１１２とＮ＋型領域１１
３との間には、各素子を分離するＬＯＣＯＳ（Local O
xidation of Silicon）膜１１７，１１８が選択的に
形成され、ＬＯＣＯＳ膜１１８と分離酸化膜１０６との
間にはポリシリコンが埋め込まれたトレンチ１１９が形
成される。
３との間には、各素子を分離するＬＯＣＯＳ（Local O
xidation of Silicon）膜１１７，１１８が選択的に
形成され、ＬＯＣＯＳ膜１１８と分離酸化膜１０６との
間にはポリシリコンが埋め込まれたトレンチ１１９が形
成される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来法
によるＮ＋ＳＯＩウェーハは、活性層側ウェーハの接着
面となる鏡面にＮ型不純物の高濃度層を形成している関
係上、Ｎ＋ＳＯＩウェーハの製造工程における接着アニ
ールや、デバイス製造工程におけるウェル拡散、ベース
拡散などの各熱処理によって、活性層側に形成されるＮ
型不純物の高濃度層の厚みが拡散により広くなってしま
う。このため、Ｎ＋ＳＯＩウェーハを使用して各種半導
体デバイスが作製された半導体素子の電気特性（耐圧）
が大きく低下してしまうという問題を生じていた。本発
明は、上記した課題に鑑みてなされたもので、Ｎ＋ＳＯ
Ｉウェーハの製造工程とデバイス工程の各熱処理におけ
るＮ型不純物の高濃度層の拡散を抑え、ＳＯＩウェーハ
のＳＯＩ層底面に浅いＮ型不純物の高濃度層を有するＮ
＋ＳＯＩウェーハの製造方法を提供することを目的とす
る。
によるＮ＋ＳＯＩウェーハは、活性層側ウェーハの接着
面となる鏡面にＮ型不純物の高濃度層を形成している関
係上、Ｎ＋ＳＯＩウェーハの製造工程における接着アニ
ールや、デバイス製造工程におけるウェル拡散、ベース
拡散などの各熱処理によって、活性層側に形成されるＮ
型不純物の高濃度層の厚みが拡散により広くなってしま
う。このため、Ｎ＋ＳＯＩウェーハを使用して各種半導
体デバイスが作製された半導体素子の電気特性（耐圧）
が大きく低下してしまうという問題を生じていた。本発
明は、上記した課題に鑑みてなされたもので、Ｎ＋ＳＯ
Ｉウェーハの製造工程とデバイス工程の各熱処理におけ
るＮ型不純物の高濃度層の拡散を抑え、ＳＯＩウェーハ
のＳＯＩ層底面に浅いＮ型不純物の高濃度層を有するＮ
＋ＳＯＩウェーハの製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るＳＯＩウェーハの製造方法は、活性層側
シリコンウェーハと、これを支持して基台となる支持基
板側シリコンウェーハを直接接着法で貼り合わせて一体
化する接着ＳＯＩウェーハの製造方法において、支持基
板側ウェーハの接着面側となる表面にＮ型不純物の高濃
度層を形成した後、少なくとも一方のウェーハ接着面に
酸化膜を形成し、この酸化膜を介して両ウェーハ同士を
貼り合わせたことを特徴とする。両ウェーハの接着面に
それぞれ酸化膜が形成される場合、活性層側シリコンウ
ェーハに形成される酸化膜は、支持基板側シリコンウェ
ーハに形成される酸化膜よりも薄い膜厚とする。
に本発明に係るＳＯＩウェーハの製造方法は、活性層側
シリコンウェーハと、これを支持して基台となる支持基
板側シリコンウェーハを直接接着法で貼り合わせて一体
化する接着ＳＯＩウェーハの製造方法において、支持基
板側ウェーハの接着面側となる表面にＮ型不純物の高濃
度層を形成した後、少なくとも一方のウェーハ接着面に
酸化膜を形成し、この酸化膜を介して両ウェーハ同士を
貼り合わせたことを特徴とする。両ウェーハの接着面に
それぞれ酸化膜が形成される場合、活性層側シリコンウ
ェーハに形成される酸化膜は、支持基板側シリコンウェ
ーハに形成される酸化膜よりも薄い膜厚とする。
【０００７】
【発明の実施の形態】以下、本発明に係るＳＯＩウェー
ハの製造方法につき、図面を参照しながら説明する。な
お、この各実施形態で使用するシリコンウェーハは、従
来例と同様に、例えば、活性層および支持基板側とも
に、６インチ、Ｎ型、抵抗率５〜１０Ω・ｃｍ、厚さ６
２５μｍを用いる。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る各工程（ａ）〜（ｄ）の断面図を示している。ま
ず、デバイスを形成するための活性層側シリコンウェー
ハ１１と、これを支持して基台となる支持基板側シリコ
ンウェーハ１２を用意し、支持基板側シリコンウェーハ
１２の接着側の鏡面にリンをイオン注入（ドーズ量１．
３×１０１２個／ｃｍ２、５０ＫｅＶ）した後、アニー
ル処理（８００℃、３０分）を行い、Ｎ型不純物の高濃
度層１３を形成する（図１（ａ））。次に、熱酸化法に
より、活性層側シリコンウェーハ１１の接着面側の鏡面
に、０．０５〜０．１μｍの酸化シリコン膜を形成す
る。同様に、支持基板側シリコンウェーハ１２の接着側
の鏡面にも熱酸化法により、１μｍの酸化シリコン膜を
形成することで両ウェーハにそれぞれ酸化シリコン膜１
４，１５が形成される（図１（ｂ））。
ハの製造方法につき、図面を参照しながら説明する。な
お、この各実施形態で使用するシリコンウェーハは、従
来例と同様に、例えば、活性層および支持基板側とも
に、６インチ、Ｎ型、抵抗率５〜１０Ω・ｃｍ、厚さ６
２５μｍを用いる。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る各工程（ａ）〜（ｄ）の断面図を示している。ま
ず、デバイスを形成するための活性層側シリコンウェー
ハ１１と、これを支持して基台となる支持基板側シリコ
ンウェーハ１２を用意し、支持基板側シリコンウェーハ
１２の接着側の鏡面にリンをイオン注入（ドーズ量１．
３×１０１２個／ｃｍ２、５０ＫｅＶ）した後、アニー
ル処理（８００℃、３０分）を行い、Ｎ型不純物の高濃
度層１３を形成する（図１（ａ））。次に、熱酸化法に
より、活性層側シリコンウェーハ１１の接着面側の鏡面
に、０．０５〜０．１μｍの酸化シリコン膜を形成す
る。同様に、支持基板側シリコンウェーハ１２の接着側
の鏡面にも熱酸化法により、１μｍの酸化シリコン膜を
形成することで両ウェーハにそれぞれ酸化シリコン膜１
４，１５が形成される（図１（ｂ））。
【０００８】次に、これらの両ウェーハの酸化シリコン
膜１４，１５同士を密着させ、１１５０〜１２５０℃、
２〜５時間の熱処理（接着アニール）を行い、活性層側
ウェーハ１１と支持基板側ウェーハ１２の両者が直接接
着法によって貼り合わされた接着ウェーハが出来上がる
（図１（ｃ））。この直接接着法による熱処理は酸化雰
囲気中で行われ、活性層側シリコンウェーハ１１の上側
（裏面）および支持基板側シリコンウェーハ１２の下側
（裏面）にはそれぞれ酸化膜１７，１８が形成されると
ともに、貼り合わせ面には酸化膜１４，１５同士が接着
された分離酸化膜１６が形成される。なお、このとき、
支持基板側シリコンウェーハ１２の下側に形成された酸
化膜１８はＮ＋ＳＯＩウェーハの反りを矯正する働きを
もっている。また、図１（ｃ）に示すように、接着アニ
ールによってＮ型不純物の高濃度層１３は拡散されて広
がり、分離酸化膜１６の上側（活性層側）にも拡散して
Ｎ型不純物の高濃度層１９が新たに形成される。最後
に、接着ウェーハの活性層側シリコンウェーハ１１をグ
ラインダ研削により除去し、さらに鏡面研磨加工を行っ
て活性層１１'の厚さが１５μｍとなるように仕上げ、
分離酸化膜１６の厚さが１．０５〜１．１μｍ、Ｎ型不
純物の高濃度層１９の厚みが１．４μｍからなるＮ＋Ｓ
ＯＩウェーハが完成する。
膜１４，１５同士を密着させ、１１５０〜１２５０℃、
２〜５時間の熱処理（接着アニール）を行い、活性層側
ウェーハ１１と支持基板側ウェーハ１２の両者が直接接
着法によって貼り合わされた接着ウェーハが出来上がる
（図１（ｃ））。この直接接着法による熱処理は酸化雰
囲気中で行われ、活性層側シリコンウェーハ１１の上側
（裏面）および支持基板側シリコンウェーハ１２の下側
（裏面）にはそれぞれ酸化膜１７，１８が形成されると
ともに、貼り合わせ面には酸化膜１４，１５同士が接着
された分離酸化膜１６が形成される。なお、このとき、
支持基板側シリコンウェーハ１２の下側に形成された酸
化膜１８はＮ＋ＳＯＩウェーハの反りを矯正する働きを
もっている。また、図１（ｃ）に示すように、接着アニ
ールによってＮ型不純物の高濃度層１３は拡散されて広
がり、分離酸化膜１６の上側（活性層側）にも拡散して
Ｎ型不純物の高濃度層１９が新たに形成される。最後
に、接着ウェーハの活性層側シリコンウェーハ１１をグ
ラインダ研削により除去し、さらに鏡面研磨加工を行っ
て活性層１１'の厚さが１５μｍとなるように仕上げ、
分離酸化膜１６の厚さが１．０５〜１．１μｍ、Ｎ型不
純物の高濃度層１９の厚みが１．４μｍからなるＮ＋Ｓ
ＯＩウェーハが完成する。
【０００９】次いで、この完成したＮ＋ＳＯＩウェーハ
に図５に示す半導体素子（横型ダイオード）を作製した
ところ、図６の実施形態（１）に示すように、Ｎ型不純
物の高濃度層１９の厚みは、３．３μｍを示し、耐圧は
５１０Ｖと良好な耐圧特性を得ることができた。また、
従来法を用いて、この第１の実施形態と同仕様（不純
物：リン、イオン注入のドーズ量１．３×１０１２個／
ｃｍ２、５０ＫｅＶ）によりＮ＋ＳＯＩウェーハを作製
したところ、図６の比較例（１）に示すように、不純物
の高濃度層厚みは４．５μｍを示し、半導体素子（デバ
イス）完成時の高濃度層厚みは９．８μｍと大きくなっ
た。その結果、素子の耐圧についても３６０Ｖに低下し
た。さらに、この第１の実施形態において、高濃度層を
形成する不純物をリンに代えて、ヒ素のイオン注入（ド
ーズ量１．３×１０１２個／ｃｍ２、５０ＫｅＶ）を用
いて同仕様のＮ＋ＳＯＩウェーハ（ＳＯＩ厚１５μｍ／
分離酸化膜厚１．０５〜１．１μｍ）を作製した場合に
あっては、図６の実施形態（１）の変形例に示すよう
に、Ｎ型不純物の高濃度層の厚みは０．６μｍを示し
た。さらに、半導体素子（デバイス）完成時の高濃度層
厚みは１．４μｍを示し、５９０Ｖと良好な耐圧結果を
得ることができた。したがって、不純物をリンからヒ素
に変更したことによる耐圧の低下は見られなかった。
に図５に示す半導体素子（横型ダイオード）を作製した
ところ、図６の実施形態（１）に示すように、Ｎ型不純
物の高濃度層１９の厚みは、３．３μｍを示し、耐圧は
５１０Ｖと良好な耐圧特性を得ることができた。また、
従来法を用いて、この第１の実施形態と同仕様（不純
物：リン、イオン注入のドーズ量１．３×１０１２個／
ｃｍ２、５０ＫｅＶ）によりＮ＋ＳＯＩウェーハを作製
したところ、図６の比較例（１）に示すように、不純物
の高濃度層厚みは４．５μｍを示し、半導体素子（デバ
イス）完成時の高濃度層厚みは９．８μｍと大きくなっ
た。その結果、素子の耐圧についても３６０Ｖに低下し
た。さらに、この第１の実施形態において、高濃度層を
形成する不純物をリンに代えて、ヒ素のイオン注入（ド
ーズ量１．３×１０１２個／ｃｍ２、５０ＫｅＶ）を用
いて同仕様のＮ＋ＳＯＩウェーハ（ＳＯＩ厚１５μｍ／
分離酸化膜厚１．０５〜１．１μｍ）を作製した場合に
あっては、図６の実施形態（１）の変形例に示すよう
に、Ｎ型不純物の高濃度層の厚みは０．６μｍを示し
た。さらに、半導体素子（デバイス）完成時の高濃度層
厚みは１．４μｍを示し、５９０Ｖと良好な耐圧結果を
得ることができた。したがって、不純物をリンからヒ素
に変更したことによる耐圧の低下は見られなかった。
【００１０】また、従来法を用いて同仕様（不純物：ヒ
素、イオン注入のドーズ量１．３×１０１２個／ｃ
ｍ２、５０ＫｅＶ）のＮ＋ＳＯＩウェーハを作製したと
ころ、図６の比較例（１）変形例に示すように、不純物
の高濃度層厚みは、２．４μｍを示した。さらに、半導
体素子（デバイス）完成時の高濃度層厚みは３．７μｍ
を示し、素子の耐圧についても４２０Ｖに低下し、十分
な耐圧を得ることができなかった。 （第２の実施形態）図２は、第２の実施形態に係る各工
程（ａ）〜（ｄ）を示すものであり、接着面に形成され
る分離酸化膜は、支持基板側シリコンウェーハのみに形
成し、その後、両ウェーハを直接接着法で貼り合わせて
一体化したものである。まず、デバイスを形成するため
の活性層側シリコンウェーハ１１と、これを支持して基
台となる支持基板側シリコンウェーハ１２を用意し、支
持基板側シリコンウェーハ１２の接着側の鏡面にリンを
イオン注入（ドーズ量１．３×１０１２個／ｃｍ２、５
０ＫｅＶ）と後処理（８００℃、３０分）を行い、Ｎ型
不純物の高濃度層１３を形成する（図２（ａ））。次
に、熱酸化法により支持基板側シリコンウェーハ１２の
接着面側の鏡面に、１μｍの酸化膜を形成して、分離酸
化膜１４が形成される（図２（ｂ））。この分離酸化膜
１４中にはリンが多量に含まれている。
素、イオン注入のドーズ量１．３×１０１２個／ｃ
ｍ２、５０ＫｅＶ）のＮ＋ＳＯＩウェーハを作製したと
ころ、図６の比較例（１）変形例に示すように、不純物
の高濃度層厚みは、２．４μｍを示した。さらに、半導
体素子（デバイス）完成時の高濃度層厚みは３．７μｍ
を示し、素子の耐圧についても４２０Ｖに低下し、十分
な耐圧を得ることができなかった。 （第２の実施形態）図２は、第２の実施形態に係る各工
程（ａ）〜（ｄ）を示すものであり、接着面に形成され
る分離酸化膜は、支持基板側シリコンウェーハのみに形
成し、その後、両ウェーハを直接接着法で貼り合わせて
一体化したものである。まず、デバイスを形成するため
の活性層側シリコンウェーハ１１と、これを支持して基
台となる支持基板側シリコンウェーハ１２を用意し、支
持基板側シリコンウェーハ１２の接着側の鏡面にリンを
イオン注入（ドーズ量１．３×１０１２個／ｃｍ２、５
０ＫｅＶ）と後処理（８００℃、３０分）を行い、Ｎ型
不純物の高濃度層１３を形成する（図２（ａ））。次
に、熱酸化法により支持基板側シリコンウェーハ１２の
接着面側の鏡面に、１μｍの酸化膜を形成して、分離酸
化膜１４が形成される（図２（ｂ））。この分離酸化膜
１４中にはリンが多量に含まれている。
【００１１】次に、これらの両ウェーハ同士１１，１２
を密着させ、１０００〜１１００℃、１〜２時間の熱処
理（接着アニール）を行い、活性層側ウェーハ１１と支
持基板側ウェーハ１２の両者が直接接着法によって貼り
合わされた接着ウェーハが出来上がるとともに分離酸化
膜中のリンが活性層側ウェーハに拡散してＮ型高濃度層
１９が新たに形成される（図２（ｃ））。直接接着法に
よる熱処理は酸化雰囲気中で行われ、活性層側シリコン
ウェーハ１１の上側（裏面）および支持基板側シリコン
ウェーハ１２の下側（裏面）にはそれぞれ酸化膜１７，
１８が形成される。最後に、接着ウェーハの活性層側シ
リコンウェーハ１１をグラインダ研削により除去し、さ
らに鏡面研磨加工を行って活性層１１'の厚さが１５μ
ｍとなるように仕上げ、分離酸化膜１４の厚さが１μ
ｍ、Ｎ型不純物の高濃度層１９の厚みが０．８〜１．０
μｍからなるＮ＋ＳＯＩウェーハが完成する。次いで、
この完成したＮ＋ＳＯＩウェーハを用いて図５に示す半
導体素子（横型ダイオード）を作製したところ、図６の
実施形態（２）に示すようにＮ型不純物の厚みは３．３
μｍを示し、このときの耐圧は５１０Ｖとなり良好な耐
圧特性を得ることができた。
を密着させ、１０００〜１１００℃、１〜２時間の熱処
理（接着アニール）を行い、活性層側ウェーハ１１と支
持基板側ウェーハ１２の両者が直接接着法によって貼り
合わされた接着ウェーハが出来上がるとともに分離酸化
膜中のリンが活性層側ウェーハに拡散してＮ型高濃度層
１９が新たに形成される（図２（ｃ））。直接接着法に
よる熱処理は酸化雰囲気中で行われ、活性層側シリコン
ウェーハ１１の上側（裏面）および支持基板側シリコン
ウェーハ１２の下側（裏面）にはそれぞれ酸化膜１７，
１８が形成される。最後に、接着ウェーハの活性層側シ
リコンウェーハ１１をグラインダ研削により除去し、さ
らに鏡面研磨加工を行って活性層１１'の厚さが１５μ
ｍとなるように仕上げ、分離酸化膜１４の厚さが１μ
ｍ、Ｎ型不純物の高濃度層１９の厚みが０．８〜１．０
μｍからなるＮ＋ＳＯＩウェーハが完成する。次いで、
この完成したＮ＋ＳＯＩウェーハを用いて図５に示す半
導体素子（横型ダイオード）を作製したところ、図６の
実施形態（２）に示すようにＮ型不純物の厚みは３．３
μｍを示し、このときの耐圧は５１０Ｖとなり良好な耐
圧特性を得ることができた。
【００１２】（第３の実施形態）図３は、本発明の第３
の実施形態に係る各工程（ａ）〜（ｄ）を示している。
前述した各々の実施形態では支持基板側シリコンウェー
ハに形成されるＮ型不純物の高濃度層はイオン注入法を
用いているが、この第３の実施形態では固相拡散法を用
いたものである。まず、デバイスを形成するための活性
層側シリコンウェーハ１１と、これを支持して基台とな
る支持基板側シリコンウェーハ１２を用意し、支持基板
側シリコンウェーハの接着側の鏡面にアンチモンの固相
拡散（東京応化製アンチモン塗布材：１１８０℃、６０
分）を施してＮ型不純物の高濃度層１３を形成する（図
３（ａ））。次に、酸素と水素の燃焼酸化法により支持
基板側シリコンウェーハ２２の接着面側の鏡面に、１μ
ｍの酸化膜２５を形成する。活性層側シリコンウェーハ
２１の接着面側の鏡面にも、熱酸化法により０．０１μ
ｍの酸化膜２４を形成する（図３（ｂ））。次に、これ
らの両ウェーハを酸化シリコン膜２４，２５同士を密着
させ、１１５０〜１２５０℃、２〜５時間の熱処理（接
着アニール）を行い、活性層側ウェーハ２１と支持基板
側ウェーハ２２の両者が直接接着法によって貼り合わさ
れた接着ウェーハが出来上がる（図３（ｃ））。
の実施形態に係る各工程（ａ）〜（ｄ）を示している。
前述した各々の実施形態では支持基板側シリコンウェー
ハに形成されるＮ型不純物の高濃度層はイオン注入法を
用いているが、この第３の実施形態では固相拡散法を用
いたものである。まず、デバイスを形成するための活性
層側シリコンウェーハ１１と、これを支持して基台とな
る支持基板側シリコンウェーハ１２を用意し、支持基板
側シリコンウェーハの接着側の鏡面にアンチモンの固相
拡散（東京応化製アンチモン塗布材：１１８０℃、６０
分）を施してＮ型不純物の高濃度層１３を形成する（図
３（ａ））。次に、酸素と水素の燃焼酸化法により支持
基板側シリコンウェーハ２２の接着面側の鏡面に、１μ
ｍの酸化膜２５を形成する。活性層側シリコンウェーハ
２１の接着面側の鏡面にも、熱酸化法により０．０１μ
ｍの酸化膜２４を形成する（図３（ｂ））。次に、これ
らの両ウェーハを酸化シリコン膜２４，２５同士を密着
させ、１１５０〜１２５０℃、２〜５時間の熱処理（接
着アニール）を行い、活性層側ウェーハ２１と支持基板
側ウェーハ２２の両者が直接接着法によって貼り合わさ
れた接着ウェーハが出来上がる（図３（ｃ））。
【００１３】直接接着法による熱処理は酸化雰囲気中で
行われ、活性層側シリコンウェーハ２１の上側（裏面）
および支持基板側シリコンウェーハ２２の下側（裏面）
にはそれぞれ酸化シリコン膜２７，２８が形成されると
ともに、接着面は酸化シリコン膜２４，２５同士が一体
化された分離酸化膜２６が形成される。この分離酸化膜
２６中にはアンチモンが多量に含まれており、図３
（ｃ）に示すように、接着アニールにより活性層側ウェ
ーハにも拡散してＮ型不純物の高濃度層２９が新たに形
成される。最後に、接着ウェーハの活性層側シリコンウ
ェーハ２１をグラインダ研削により除去し、さらに、鏡
面研磨加工を行って活性層２１'の厚さが１５μｍとな
るように仕上げ、分離酸化膜１６の厚さが１．０１μ
ｍ、Ｎ型不純物の高濃度層１９の厚みが０．９μｍから
なるＮ＋ＳＯＩウェーハが完成する。次いで、この完成
したＮ＋ＳＯＩウェーハを用いて図５に示す半導体素子
（横型ダイオード）を作製したところ、図６の実施形態
（３）に示すようにＮ型不純物の高濃度層１９の厚みは
２．８μｍを示し、耐圧は５４０Ｖを示して良好な結果
を得ることができた。また、従来法を用いて、この第３
の実施形態と同仕様（アンチモンの固相拡散（東京応化
製アンチモン塗布材：１１８０℃、６０分）にて作製し
たところ、比較例（３）に示すように、Ｎ型不純物の高
濃度層厚みは６．２μｍと大きくなり、その結果、素子
の耐圧についても３６０Ｖに低下した。
行われ、活性層側シリコンウェーハ２１の上側（裏面）
および支持基板側シリコンウェーハ２２の下側（裏面）
にはそれぞれ酸化シリコン膜２７，２８が形成されると
ともに、接着面は酸化シリコン膜２４，２５同士が一体
化された分離酸化膜２６が形成される。この分離酸化膜
２６中にはアンチモンが多量に含まれており、図３
（ｃ）に示すように、接着アニールにより活性層側ウェ
ーハにも拡散してＮ型不純物の高濃度層２９が新たに形
成される。最後に、接着ウェーハの活性層側シリコンウ
ェーハ２１をグラインダ研削により除去し、さらに、鏡
面研磨加工を行って活性層２１'の厚さが１５μｍとな
るように仕上げ、分離酸化膜１６の厚さが１．０１μ
ｍ、Ｎ型不純物の高濃度層１９の厚みが０．９μｍから
なるＮ＋ＳＯＩウェーハが完成する。次いで、この完成
したＮ＋ＳＯＩウェーハを用いて図５に示す半導体素子
（横型ダイオード）を作製したところ、図６の実施形態
（３）に示すようにＮ型不純物の高濃度層１９の厚みは
２．８μｍを示し、耐圧は５４０Ｖを示して良好な結果
を得ることができた。また、従来法を用いて、この第３
の実施形態と同仕様（アンチモンの固相拡散（東京応化
製アンチモン塗布材：１１８０℃、６０分）にて作製し
たところ、比較例（３）に示すように、Ｎ型不純物の高
濃度層厚みは６．２μｍと大きくなり、その結果、素子
の耐圧についても３６０Ｖに低下した。
【００１４】
【発明の効果】以上説明したように、本発明に係るＳＯ
Ｉウェーハの製造法は、活性層側に形成されるＮ型不純
物の高濃度層の厚みを薄く形成することできる。この結
果、このＳＯＩウェーハを使用して作製される半導体素
子の電気特性（耐圧）を大幅に向上できる。
Ｉウェーハの製造法は、活性層側に形成されるＮ型不純
物の高濃度層の厚みを薄く形成することできる。この結
果、このＳＯＩウェーハを使用して作製される半導体素
子の電気特性（耐圧）を大幅に向上できる。
【図１】 本発明の第１の実施形態に係るＳＯＩウェー
ハの製造工程を示す断面図である。
ハの製造工程を示す断面図である。
【図２】 本発明の第２の実施形態に係るＳＯＩウェー
ハの製造工程を示す断面図である。
ハの製造工程を示す断面図である。
【図３】 本発明の第３の実施形態に係るＳＯＩウェー
ハの製造工程を示す断面図である。
ハの製造工程を示す断面図である。
【図４】 従来法によるＳＯＩウェーハの製造工程を示
す断面図である。
す断面図である。
【図５】 ＳＯＩウェーハを使用して作製された半導体
素子（横型ダイオード）の構造を示す断面図である。
素子（横型ダイオード）の構造を示す断面図である。
【図６】 本発明の実施形態と従来法（比較例）に係る
ＳＯＩウェーハのＮ＋層厚みの測定結果ならびに電気特
性（耐圧）結果を示す図である。
ＳＯＩウェーハのＮ＋層厚みの測定結果ならびに電気特
性（耐圧）結果を示す図である。
１、１１、２１…活性層側シリコンウェーハ ２、１２、２２…支持基板側シリコンウェーハ ３、１３、１９、２３、２９…Ｎ型不純物の高濃度層 ４、５、１４、１５、１６、１７、１８、２４、２５、
２７、２９…酸化膜
２７、２９…酸化膜
Claims (2)
- 【請求項１】 活性層側シリコンウェーハと、これを支
持して基台となる支持基板側シリコンウェーハを直接接
着法で貼り合わせて一体化するＳＯＩウェーハの製造方
法において、支持基板側ウェーハの接着面側の表面にＮ
型不純物の高濃度層を形成した後、少なくとも一方のウ
ェーハ接着面に酸化膜を形成し、この酸化膜を介して両
ウェーハ同士を貼り合わせたことを特徴とするＳＯＩウ
ェーハの製造方法。 - 【請求項２】 両ウェーハの接着面にそれぞれ酸化膜が
形成される場合、活性層側シリコンウェーハに形成され
る酸化膜は、支持基板側シリコンウェーハに形成される
酸化膜よりも薄い膜厚であることを特徴とする請求項１
記載のＳＯＩウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000040581A JP2001230392A (ja) | 2000-02-18 | 2000-02-18 | Ｓｏｉウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000040581A JP2001230392A (ja) | 2000-02-18 | 2000-02-18 | Ｓｏｉウェーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230392A true JP2001230392A (ja) | 2001-08-24 |
Family
ID=18563941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000040581A Pending JP2001230392A (ja) | 2000-02-18 | 2000-02-18 | Ｓｏｉウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001230392A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277702A (ja) * | 2007-05-07 | 2008-11-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| JP2011040729A (ja) * | 2009-07-16 | 2011-02-24 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法および半導体装置 |
-
2000
- 2000-02-18 JP JP2000040581A patent/JP2001230392A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277702A (ja) * | 2007-05-07 | 2008-11-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| WO2008139684A1 (ja) * | 2007-05-07 | 2008-11-20 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| CN101675499B (zh) * | 2007-05-07 | 2012-06-13 | 信越半导体股份有限公司 | Soi基板的制造方法及soi基板 |
| US8709911B2 (en) | 2007-05-07 | 2014-04-29 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
| KR101486779B1 (ko) | 2007-05-07 | 2015-01-28 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 |
| JP2011040729A (ja) * | 2009-07-16 | 2011-02-24 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2788269B2 (ja) | 半導体装置およびその製造方法 | |
| JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPH04283914A (ja) | 貼り合わせ半導体基板とその製造方法 | |
| JP3864430B2 (ja) | 半導体装置の製造方法 | |
| KR100582147B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JP2001230392A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP3243071B2 (ja) | 誘電体分離型半導体装置 | |
| JPH09260679A (ja) | 半導体装置およびその製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP4424277B2 (ja) | 半導体装置及び接合ウエハ | |
| JP3116609B2 (ja) | 半導体装置の製造方法 | |
| JP2618873B2 (ja) | 半導体装置の製造方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 | |
| JPS58155739A (ja) | 半導体装置 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| JP3237277B2 (ja) | 半導体装置 | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JPH02125657A (ja) | 半導体装置 | |
| JPH0547914A (ja) | 誘電体分離基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070330 |