JP3617388B2 - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP3617388B2
JP3617388B2 JP29858899A JP29858899A JP3617388B2 JP 3617388 B2 JP3617388 B2 JP 3617388B2 JP 29858899 A JP29858899 A JP 29858899A JP 29858899 A JP29858899 A JP 29858899A JP 3617388 B2 JP3617388 B2 JP 3617388B2
Authority
JP
Japan
Prior art keywords
dielectric constant
low dielectric
resin material
general base
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29858899A
Other languages
English (en)
Other versions
JP2001119111A (ja
Inventor
滋 森
義記 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29858899A priority Critical patent/JP3617388B2/ja
Priority to US09/690,750 priority patent/US6509528B1/en
Priority to AU66622/00A priority patent/AU6662200A/en
Priority to EP00122871.7A priority patent/EP1094692B1/en
Priority to CN00134218.5A priority patent/CN1206885C/zh
Publication of JP2001119111A publication Critical patent/JP2001119111A/ja
Priority to HK01106941A priority patent/HK1036185A1/xx
Application granted granted Critical
Publication of JP3617388B2 publication Critical patent/JP3617388B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、より高い配線密度の実現に適したプリント配線板及びその製造方法に関する。
【0002】
【従来の技術】
積層構造のプリント配線板は、より高い配線密度を実現するために、複数層の配線層を重合せたものであり、電子機器の小型化には必要不可欠な要素である。
【0003】
【発明が解決しようとする課題】
ところで、上述した積層構造のプリント配線板を、種々の低誘電率樹脂材をガラスクロス等の補強材を採用せず製造する場合、所望の性能を得るためには単一の低誘電率樹脂材で数100μmの積層厚が必要と考えられている。
【0004】
ところが、補強材無しで単一の低誘電率樹脂材の厚膜積層構造は製造が非常に困難であるとともに、厚膜化することで機械的強度が低下する等の問題がある。
【0005】
本発明は、このような状況に鑑みてなされたものであり、機械的強度の低下を招くことなく、補強材無しで単一の低誘電率樹脂材の厚膜積層構造を実現することができるプリント配線板及びその製造方法を提供することができるようにするものである。
【0006】
【課題を解決するための手段】
請求項1に記載のプリント配線板は、比誘電率の異なる第1の低誘電率樹脂材と第1の一般基材とによるコンポジット構造により絶縁層を形成するとともに、絶縁層を導体回路で挟持し、第1の一般基材はコア材とされる第2の一般基材上に積層され、第1の一般基材上に第1の低誘電率樹脂材が積層されるとともに、第1及び第2の一般基材間には導体回路である第1のグランドパターンが配設され、第1の一般基材と第1の低誘電率樹脂材との間には複数の導体パターンが配設され、第1の低誘電率樹脂材の表面には、導体回路であるマイクロストリップラインが配設されていることを特徴とする。
また、第1の一般基材は、数百μmの膜厚とされ、第1の低誘電率樹脂材は数十μmの膜厚とされているようにすることができる。
また、第1の低誘電率樹脂材上には、マイクロストリップラインを覆うように第2の低誘電率樹脂材が積層され、第2の低誘電率樹脂材上には第3の一般基材が積層され、さらに第3の一般基材上には第2のグランドパターンが配設されているようにすることができる。
請求項に記載のプリント配線板の製造方法は、比誘電率の異なる第1の低誘電率樹脂材と第1の一般基材とによるコンポジット構造により絶縁層を形成する第1の工程と、絶縁層を導体回路で挟持する第2の工程とを備え、第1の工程には、第1の一般基材をコア材とされる第2の一般基材上に積層する第3の工程と、第1の一般基材上に第1の低誘電率樹脂材を積層する第4の工程とが含まれ、第2の工程には、第1及び第2の一般基材間に導体回路である第1のグランドパターンを配設する第5の工程と、第1の一般基材と第1の低誘電率樹脂材との間に複数の導体パターンを配設する第6の工程と、第1の低誘電率樹脂材の表面に、導体回路であるマイクロストリップラインを配設する第7の工程とが含まれることを特徴とする。
また、第1及び第3の工程には、第1の一般基材を、数百μmの膜厚とする第8の工程が含まれ、第1及び第4の工程には、第1の低誘電率樹脂材を数十μmの膜厚とする第9の工程が含まれるようにすることができる。
また、第4の工程には、第1の低誘電率樹脂材上に、マイクロストリップラインを覆うように第2の低誘電率樹脂材を積層する第10の工程と、第2の低誘電率樹脂材上に第3の一般基材を積層する第11の工程と、第3の一般基材上に第2のグランドパターンを配設する第12の工程とが含まれるようにすることができる。
本発明に係るプリント配線板及びその製造方法においては、比誘電率の異なる第1の低誘電率樹脂材と第1の一般基材とによるコンポジット構造により絶縁層を形成するとともに、絶縁層を導体回路で挟持するようにし、コンポジット構造絶縁層の比誘電率を、第1の低誘電率樹脂材の比誘電率値に依存させるようにする。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【0008】
(第1の実施の形態)
図1は、本発明のプリント配線板の第1の実施の形態に係るコンポジット構造絶縁層及びマイクロストリップ構成を示す断面図、図2は、図1のコンポジット構造絶縁層とFR−4構造絶縁層との比較を示す断面図、図3は、図1のコンポジット構造絶縁層及びFR−4構造絶縁層における電気特性の比較を示す図である。
【0009】
図1に示すプリント配線板は、コア材とされる第2の一般基材である一般基材[B](FR−4等)5を備えている。一般基材[B](FR−4等)5上には、第1のグランドパターンであるグランドパターン4が配設されているとともに、グランドパターン4を覆うように第1の一般基材であり、かつ絶縁層である一般基材[A](FR−4等)3が数百μm厚で積層されている。
【0010】
一般基材[A](FR−4等)3上には、導体パターン(ア)6及び導体パターン(イ)7等が配設され、さらにこれら導体パターン(ア)6及び導体パターン(イ)7等を覆うように第1の低誘電率樹脂材であり、かつ絶縁層である低誘電率樹脂材2が数十μm厚で積層されている。低誘電率樹脂材2の表面には、マイクロストリップライン1が配設されている。
【0011】
このような構成では、マイクロストリップライン1とグランドパターン4との間に積層される低誘電率樹脂材2と一般基材[A](FR−4等)3とでコンポジット構造絶縁層が形成される。また、このようなコンポジット構造絶縁層における比誘電率は、低誘電率樹脂材2の比誘電率特性に依存することから、低誘電率樹脂材2の比誘電率値でインピーダンスマッチング回路が構成される。
【0012】
次に、このような構成のプリント配線板の製造方法について説明する。
【0013】
まず、一般基材[B](FR−4等)5をコア材とし、その上にグランドパターン4を配設する。次に、グランドパターン4を覆うように絶縁層である一般基材[A](FR−4等)3を数百μm厚で積層する。次に、一般基材[A](FR−4等)3上に、導体パターン(ア)6及び導体パターン(イ)7等を配設した後、これら導体パターン(ア)6及び導体パターン(イ)7等を覆うように絶縁層である低誘電率樹脂材2を数十μm厚で積層する。次に、低誘電率樹脂材2の表面に、マイクロストリップライン1を配設する。
【0014】
ここで、図2及び図3により、コンポジット構造絶縁層とFR−4構造絶縁層とを比較した場合について説明する。
【0015】
図2(a)は、コンポジット構造絶縁層を示すものであり、図2(b)はFR−4構造絶縁層を示すものである。図3は、コンポジット構造絶縁層及びFR−4構造絶縁層の各々で同一インピーダンスマッチング回路を構成し、かつ各々の要素についての設計値及び試験結果の数値を比較したものである。
【0016】
図2(a)のコンポジット構造絶縁層と、図2(b)のFR−4構造絶縁層とは、一般基材[A](FR−4等)3上の絶縁層が低誘電率樹脂材2であるか一般基材[C](FR−4等)8であるで相違する。
【0017】
そして、図3に示すように、インピーダンスを同一として設計した場合、コンポジット構造絶縁層とすることで、コンポジット構造絶縁層の比誘電率を低誘電率樹脂材2の数値で設定可能であることが分かる。また、コンポジット構造絶縁層の場合、FR−4構造絶縁層に比べてマイクロストリップライン1の幅も広く設定でき、かつ絶縁層厚も薄くできることが分かる。さらに、リターンロス、パターンロスの電気特性においても良好な結果が得られることも分かる。
【0018】
このように、第1の実施の形態では、比誘電率の異なる低誘電率樹脂材2と一般基材[A](FR−4等)3とによるコンポジット構造により絶縁層を形成するとともに、絶縁層を導体回路であるマイクロストリップライン1とグランドパターン4とで挟持するようにし、コンポジット構造絶縁層の比誘電率を、低誘電率樹脂材2の比誘電率値に依存させるようにしたので、機械的強度の低下を招くことなく、補強材無しで単一の低誘電率樹脂材の厚膜積層構造を実現することができる。
【0019】
(第2の実施の形態)
図4は、本発明のプリント配線板の第2の実施の形態に係るコンポジット構造絶縁層におけるストリップライン構造を示す断面図である。
【0020】
すなわち、図4に示すプリント配線板は、コア材とされる第2の一般基材である一般基材[B](FR−4等)15を備えている。一般基材[B](FR−4等)15上には、第1のグランドパターンであるグランドパターン(B)12が配設されているとともに、グランドパターン(B)12を覆うように第1の一般基材であり、かつ絶縁層である一般基材[A](FR−4等)14が積層されている。
【0021】
一般基材[A](FR−4等)14上には、第1の低誘電率樹脂材であり、かつ絶縁層である低誘電率樹脂材(A)10が積層されている。低誘電率樹脂材(A)10上には、ストリップライン8が配設されている。
【0022】
また、低誘電率樹脂材(A)10上には、ストリップライン8を覆うように、第2の低誘電率樹脂材である低誘電率樹脂材(B)9が積層され、低誘電率樹脂材(B)9上には第3の一般基材である一般基材[C](FR−4等)13が積層されている。一般基材[C](FR−4等)13上には、第2のグランドパターンであるグランドパターン(B)12が配設されている。
【0023】
このような構成では、一般基材[A](FR−4等)14と低誘電率樹脂材(A)10とで下部コンポジット構造絶縁層が形成され、低誘電率樹脂材(B)9と一般基材[C](FR−4等)13とで上部コンポジット構造絶縁層が形成されている。
【0024】
このように、第2の実施の形態では、一般基材[A](FR−4等)14と低誘電率樹脂材(A)10とで下部コンポジット構造絶縁層を形成し、低誘電率樹脂材(B)9と一般基材[C](FR−4等)13とで上部コンポジット構造絶縁層を形成するとともに、それぞれの絶縁層の比誘電率を、低誘電率樹脂材(A)10及び低誘電率樹脂材(B)9の比誘電率値に依存させるようにしたので、機械的強度の低下を招くことなく、補強材無しで単一の低誘電率樹脂材の厚膜積層構造を実現することができる。
【0025】
【発明の効果】
以上の如く本発明に係るプリント配線板及びその製造方法によれば、比誘電率の異なる第1の低誘電率樹脂材と第1の一般基材とによるコンポジット構造により絶縁層を形成するとともに、絶縁層を導体回路で挟持するようにし、コンポジット構造絶縁層の比誘電率を、第1の低誘電率樹脂材の比誘電率値に依存させるようにしたので、機械的強度の低下を招くことなく、補強材無しで単一の低誘電率樹脂材の厚膜積層構造を実現することができる。
【図面の簡単な説明】
【図1】本発明のプリント配線板の第1の実施の形態に係るコンポジット構造絶縁層及びマイクロストリップ構成を示す断面図である。
【図2】図1のコンポジット構造絶縁層とFR−4構造絶縁層との比較を示す断面図である。
【図3】図1のコンポジット構造絶縁層及びFR−4構造絶縁層における電気特性の比較を示す図である。
【図4】本発明のプリント配線板の第2の実施の形態に係るコンポジット構造絶縁層におけるストリップライン構造を示す断面図である。
【符号の説明】
1 マイクロストリップライン
2 低誘電率樹脂材
3 一般基材[A](FR−4等)
4 グランドパターン
5 一般基材[B](FR−4等)
6 導体パターン(ア)
7 導体パターン(イ)
8 ストリップライン
9 低誘電率樹脂材(B)
10 低誘電率樹脂材(A)
12 グランドパターン(B)
13 一般基材[C](FR−4等)
14 一般基材[A](FR−4等)
15 一般基材[B](FR−4等)

Claims (6)

  1. 比誘電率の異なる第1の低誘電率樹脂材と第1の一般基材とによるコンポジット構造により絶縁層を形成するとともに、前記絶縁層を導体回路で挟持し、前記第1の一般基材はコア材とされる第2の一般基材上に積層され、前記第1の一般基材上に前記第1の低誘電率樹脂材が積層されるとともに、前記第1及び第2の一般基材間には前記導体回路である第1のグランドパターンが配設され、前記第1の一般基材と前記第1の低誘電率樹脂材との間には複数の導体パターンが配設され、前記第1の低誘電率樹脂材の表面には、前記導体回路であるマイクロストリップラインが配設されていることを特徴とするプリント配線板。
  2. 前記第1の一般基材は、数百μmの膜厚とされ、前記第1の低誘電率樹脂材は数十μmの膜厚とされていることを特徴とする請求項1に記載のプリント配線板。
  3. 前記第1の低誘電率樹脂材上には、前記マイクロストリップラインを覆うように第2の低誘電率樹脂材が積層され、前記第2の低誘電率樹脂材上には第3の一般基材が積層され、さらに前記第3の一般基材上には第2のグランドパターンが配設されていることを特徴とする請求項1に記載のプリント配線板。
  4. 比誘電率の異なる第1の低誘電率樹脂材と第1の一般基材とによるコンポジット構造により絶縁層を形成する第1の工程と、前記絶縁層を導体回路で挟持する第2の工程とを備え、前記第1の工程には、前記第1の一般基材をコア材とされる第2の一般基材上に積層する第3の工程と、前記第1の一般基材上に前記第1の低誘電率樹脂材を積層する第4の工程とが含まれ、前記第2の工程には、前記第1及び第2の一般基材間に前記導体回路である第1のグランドパターンを配設する第5の工程と、前記第1の一般基材と前記第1の低誘電率樹脂材との間に複数の導体パターンを配設する第6の工程と、前記第1の低誘電率樹脂材の表面に、前記導体回路であるマイクロストリップラインを配設する第7の工程とが含まれることを特徴とするプリント配線板の製造方法。
  5. 前記第1及び第3の工程には、前記第1の一般基材を、数百μmの膜厚とする第8の工程が含まれ、前記第1及び第4の工程には、前記第1の低誘電率樹脂材を数十μmの膜厚とする第9の工程が含まれることを特徴とする請求項4に記載のプリント配線板の製造方法。
  6. 前記第4の工程には、前記第1の低誘電率樹脂材上に、前記マイクロストリップラインを覆うように第2の低誘電率樹脂材を積層する第10の工程と、前記第2の低誘電率樹脂材上に第3の一般基材を積層する第11の工程と、前記第3の一般基材上に第2のグランドパターンを配設する第12の工程とが含まれることを特徴とする請求項4に記載のプリント配線板の製造方法。
JP29858899A 1999-10-20 1999-10-20 プリント配線板及びその製造方法 Expired - Fee Related JP3617388B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP29858899A JP3617388B2 (ja) 1999-10-20 1999-10-20 プリント配線板及びその製造方法
US09/690,750 US6509528B1 (en) 1999-10-20 2000-10-18 Printed circuit board and manufacturing process thereof
AU66622/00A AU6662200A (en) 1999-10-20 2000-10-19 Printed circuit board and manufacturing process thereof
EP00122871.7A EP1094692B1 (en) 1999-10-20 2000-10-20 Printed circuit board and manufacturing process thereof
CN00134218.5A CN1206885C (zh) 1999-10-20 2000-10-20 印刷电路板及其制造方法
HK01106941A HK1036185A1 (en) 1999-10-20 2001-10-03 Printed circuit board and manufacturing process thereof.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29858899A JP3617388B2 (ja) 1999-10-20 1999-10-20 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001119111A JP2001119111A (ja) 2001-04-27
JP3617388B2 true JP3617388B2 (ja) 2005-02-02

Family

ID=17861693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29858899A Expired - Fee Related JP3617388B2 (ja) 1999-10-20 1999-10-20 プリント配線板及びその製造方法

Country Status (6)

Country Link
US (1) US6509528B1 (ja)
EP (1) EP1094692B1 (ja)
JP (1) JP3617388B2 (ja)
CN (1) CN1206885C (ja)
AU (1) AU6662200A (ja)
HK (1) HK1036185A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
TWI295102B (en) 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
US8895873B2 (en) * 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
KR20130077537A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 회로기판
JP2014027212A (ja) 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
CN104159396B (zh) * 2014-08-26 2015-08-05 安捷利电子科技(苏州)有限公司 一种新型的封装基板制作方法
JP6432939B2 (ja) * 2015-02-06 2018-12-05 株式会社伸光製作所 プリント基板
CN111128679A (zh) * 2019-12-18 2020-05-08 北京无线电测量研究所 一种功分微波基板以及制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740678A (en) * 1971-03-19 1973-06-19 Ibm Strip transmission line structures
US5136123A (en) * 1987-07-17 1992-08-04 Junkosha Co., Ltd. Multilayer circuit board
US4824511A (en) * 1987-10-19 1989-04-25 E. I. Du Pont De Nemours And Company Multilayer circuit board with fluoropolymer interlayers
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5418689A (en) * 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5785789A (en) * 1993-03-18 1998-07-28 Digital Equipment Corporation Low dielectric constant microsphere filled layers for multilayer electrical structures
US5432675A (en) * 1993-11-15 1995-07-11 Fujitsu Limited Multi-chip module having thermal contacts
JPH07235741A (ja) * 1993-12-27 1995-09-05 Ngk Spark Plug Co Ltd 多層配線基板
US5958510A (en) * 1996-01-08 1999-09-28 Applied Materials, Inc. Method and apparatus for forming a thin polymer layer on an integrated circuit structure
JPH1041637A (ja) * 1996-07-23 1998-02-13 Nec Corp 高密度多層配線基板
SE513022C2 (sv) * 1998-08-19 2000-06-19 Ericsson Telefon Ab L M Dielelektriskt material för mikrovågor
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6028367A (en) * 1999-05-07 2000-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bonds pads equipped with heat dissipating rings and method for forming

Also Published As

Publication number Publication date
EP1094692B1 (en) 2015-08-19
US6509528B1 (en) 2003-01-21
CN1299229A (zh) 2001-06-13
JP2001119111A (ja) 2001-04-27
EP1094692A3 (en) 2004-03-31
HK1036185A1 (en) 2001-12-21
EP1094692A2 (en) 2001-04-25
CN1206885C (zh) 2005-06-15
AU6662200A (en) 2001-04-26

Similar Documents

Publication Publication Date Title
US6872893B2 (en) Wiring board provided with passive element and cone shaped bumps
CA2056740C (en) Via capacitors within multi-layer 3-dimensional structures/substrates
US5220488A (en) Injection molded printed circuits
US7212095B2 (en) Inductive element and manufacturing method of the same
JP3946578B2 (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
US20070217173A1 (en) Circuit board
JP3617388B2 (ja) プリント配線板及びその製造方法
GB2294363A (en) Flexible multi-layered wiring board
US6278356B1 (en) Flat, built-in resistors and capacitors for a printed circuit board
US5849396A (en) Multilayer electronic structure and its preparation
EP0424796A2 (en) Injection molded printed circuits
US8051558B2 (en) Manufacturing method of the embedded passive device
JP4515477B2 (ja) 受動素子を備えた配線板の製造方法
JPH11186040A (ja) 積層型ノイズフィルタ
JP2003197427A (ja) インダクタンス素子
JP7480861B2 (ja) 積層基板および積層基板の製造方法
US5319330A (en) Device comprising laminated conductive patterns and easily selectable dielectrics
JP3678968B2 (ja) 回路基板
JP4582311B2 (ja) 信号伝送線路、電子部品及び信号伝送線路の製造方法
JP2002057467A (ja) 多層配線基板
JP3365287B2 (ja) 積層セラミック電子部品の製造方法
JP2004241512A (ja) プリント配線基板の導電パターン及びプリント配線基板
JP2002222729A (ja) 電子部品とその製造方法
JP2000021636A (ja) 電子部品
JP2002344138A (ja) セラミック積層体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees