JP2702363B2

JP2702363B2 - 磁気記録再生装置

Info

Publication number: JP2702363B2
Application number: JP4272908A
Authority: JP
Inventors: 信義奥村; 教敬岸田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-10-12
Filing date: 1992-10-12
Publication date: 1998-01-21
Anticipated expiration: 2013-01-21
Also published as: JPH06124508A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号等の情報信号
を磁気テープ上に記録し、再生する磁気記録再生装置に
関するものであり、特に回転ドラムの制御に関するもの
である。

【０００２】

【従来の技術】映像信号等の情報信号を記録し、再生す
る磁気記録再生装置として代表的なものにＶＴＲがあ
る。一般に、信号をアナログ記録するＶＴＲのドラムサ
ーボ系においては、記録時再生時ともドラムに取り付け
られたＦＧ（Frequency Generator ）により速度制御を
行なう方法が用いられているが、再生時に再生映像信号
の時間軸変動を低減するために再生水平同期信号を用い
てドラムの速度制御を行なう方法が知られている。

【０００３】図11は従来のＶＴＲのサーボ系の概略を示
すブロック図である。図において、１はドラムモータ、
２はモータ駆動回路、３はドラムモータ１の回転数に比
例した周波数信号ＤＦＧを作成するＤＦＧ（Drum Frequ
ency Generator）部、４はドラムモータ１の回転位相を
表わす信号ＰＧを作成するＰＧ（Pulse Generator ）
部、５はＤＦＧの周期を検出して速度誤差信号を作成す
る速度検出器、６は基準位相信号とＰＧの位相差を検出
して位相誤差信号を作成する位相検出器、７は再生水平
同期信号の周期を検出して速度誤差信号を作成する速度
検出器、８はＤＦＧの速度検出器５と水平同期信号の速
度検出器７の出力を切り換える切換スイッチ、９は位相
検出器６と切換スイッチ８の出力を加算する加算器、11
はキャプスタンモータ、12はモータ駆動回路、13はキャ
プスタンモータ11の回転数に比例した周波数信号ＣＦＧ
を作成するＣＦＧ（Capstan Frequency Generator ）
部、14は磁気テープ（図示せず）にＣＴＬ（Control ）
信号を記録し再生するＣＴＬヘッド、15はＣＦＧの周期
を検出して速度誤差信号を作成する速度検出器、16は基
準位相信号とＣＴＬの位相差を検出して位相誤差信号を
作成する位相検出器、17は速度検出器15と位相検出器16
の出力を加算する加算器である。

【０００４】次に動作について説明する。ドラムモータ
１が回転すると、ＤＦＧ部３において、回転速度に比例
した周波数のＤＦＧが１回転あたりｎ（ｎは正の整数）
パルス発生する。速度検出器５において、ＤＦＧの周期
が検出され所定の周期からのずれに応じた電圧が速度誤
差信号として出力される。また、ＰＧ部４において、１
回転につき１パルスのＰＧが発生する。

【０００５】記録時は、位相検出器６において、記録す
べき映像信号から抽出された垂直同期信号を１／２分周
して作られた基準位相信号とＰＧの位相差に応じた電圧
が位相誤差信号として出力される。切換スイッチ８はＤ
ＦＧの速度検出器５の側に切り換えられており、加算器
９において切換スイッチ８を経た速度検出器５の出力と
位相検出器６の出力が加算される。モータ駆動回路２は
加算器９の出力に応じてドラムモータ１を駆動する。こ
のようにして、ドラムモータ１が記録すべき映像信号の
垂直同期信号に同期して一定速度で回転するよう制御さ
れる。

【０００６】再生時は、再生された映像信号から抽出さ
れた水平同期信号の周期が速度検出器７において検出さ
れ、所定の周期からのずれに応じた電圧が速度誤差信号
として出力される。また、位相検出器６において、サー
ボ回路内部で作成された基準位相信号とＰＧの位相差に
応じた電圧が位相誤差信号として出力される。切換スイ
ッチ８は水平同期信号の速度検出器７の側に切り換えら
れており、加算器９において切換スイッチ８を経た速度
検出器７の出力と位相検出器６の出力が加算される。モ
ータ駆動回路２は加算器９の出力に応じてドラムモータ
１を駆動する。このようにして、ドラムモータ１が記録
時と等しい一定速度で回転するよう制御される。

【０００７】キャプスタンモータ11が回転すると、ＣＦ
Ｇ部13において、回転速度に比例した周波数のＣＦＧが
１回転あたりｍ（ｍは正の整数）パルス発生する。速度
検出器15において、ＣＦＧの周期が検出され所定の周期
からのずれに応じた電圧が速度誤差信号として出力され
る。また、再生時には位相検出器16において、ＣＴＬヘ
ッド14から再生されたＣＴＬ信号と、サーボ回路内部で
作成された基準位相信号の位相差に応じた電圧が位相誤
差信号として出力される。加算器17において速度検出器
15の出力と位相検出器16の出力が加算され、モータ駆動
回路12は加算器17の出力に応じてキャプスタンモータ11
を駆動する。

【０００８】このようにして、ドラムモータ１とキャプ
スタンモータ11の回転位相が一定関係になるように制御
され、ヘッドが正確に記録トラックを走査するようトラ
ッキング制御がなされる。なお、記録時はＣＴＬ信号の
代わりにＣＦＧを分周した信号を用いてキャプスタンモ
ータ11の位相制御がなされる。

【０００９】

【発明が解決しようとする課題】従来のＶＴＲは以上の
ように構成されているので、再生開始時にトラッキング
が引き込んで安定した再生映像信号が得られるまでは、
水平同期信号が得られなかったりノイズが多かったりす
るため、正常なドラムの速度制御ができず、ドラムサー
ボの引き込みに時間がかかるという問題点があった。ま
た、再生途中においても、未記録部分があったりトラッ
ク曲がり等による再生映像信号の出力レベルの低下があ
ったりすると、同様に正常なドラムの速度制御ができず
サーボがはずれてしまい、再びドラムサーボが引き込む
までに時間がかかるという問題点があった。

【００１０】また、ＤＦＧはＦＧマグネットやＦＧコイ
ルパターンの偏心や着磁むら等によるＦＧむらを含んで
いることが多く、このようなＦＧむらを含むＤＦＧを用
いて速度検出を行なうと検出誤差を生じ、ドラムの回転
数およびその正数倍の周波数成分の電気的外乱が発生す
る。従って、記録時、ＦＧむらを含むＤＦＧを用いてド
ラムの速度制御を行なうと、ドラムの回転数およびその
正数倍の周波数成分の回転変動を生じ、記録映像信号の
ジッタとなる。このようにして記録されたテープを記録
時と同一のＶＴＲで再生する場合、記録時と同様にＤＦ
Ｇを用いてドラムの速度制御を行なえば、ドラムが記録
時と同じような回転変動をともなって回転するため記録
時の回転変動によるジッタを打ち消すことになる。一
方、再生水平同期信号を用いてドラムの速度制御をする
場合、速度制御系の帯域が十分高くなければこれらのド
ラムの回転数およびその正数倍の周波数成分のジッタを
低減することはできない。これに対し、異なるＶＴＲで
記録されたテープを再生する場合、ＤＦＧを用いた速度
制御では、ドラムの回転数およびその正数倍の周波数成
分の回転変動は記録時と再生時とで大きさおよび位相が
異なるため、これらの周波数成分のジッタを打ち消すこ
とはできない。

【００１１】一般に、ＤＦＧを用いた速度制御より再生
水平同期信号を用いた速度制御のほうがゲインを高く設
定でき、制御帯域内であれば記録時のジッタも低減でき
るので再生時は水平同期信号を用いて速度制御を行なう
ほうがよいが、外乱成分が少ないＶＴＲで記録時と再生
時のＶＴＲが同一の場合には、ＦＧむらによるジッタを
打ち消すことのできるＤＦＧを用いた速度制御のほうが
よい。このように、記録時と再生時のＶＴＲが同一か否
か、あるいは外乱成分の多少によって、再生時のドラム
速度制御にＤＦＧを用いるか水平同期信号を用いるか選
択するほうが望ましい。

【００１２】本発明は上記のような問題点を解消するた
めになされたもので、信号再生時に再生情報信号中に含
まれる周波数信号を用いて速度制御を行なう際、安定し
たドラムの速度制御ができ、サーボの引き込みを迅速に
行える磁気記録再生装置を得ることを目的とする。

【００１３】また、再生時のドラム速度制御にＤＦＧを
用いるか再生情報信号中に含まれる周波数信号を用いる
かを、使用者が選択できる磁気記録再生装置を得ること
を目的とする。

【００１４】また、再生時のドラム速度制御において、
ＤＦＧを用いた場合と再生情報信号中に含まれる周波数
信号を用いた場合とで、ジッタの小さくなるほうを自動
的に選択できる磁気記録再生装置を得ることを目的とす
る。

【００１５】

【課題を解決するための手段】本発明に係る磁気記録再
生装置は、キャプスタンサーボが引き込んでいるかどう
かを判別する手段と、再生時のドラム速度制御にＤＦＧ
を用いるか再生情報信号中に含まれる周波数信号を用い
るかを切り替える手段を備えたものである。

【００１６】また、第２の発明に係る磁気記録再生装置
は、再生情報信号の出力レベルを検出する手段と、再生
時のドラム速度制御にＤＦＧを用いるか水平同期信号を
用いるかを切り替える手段を備えたものである。

【００１７】また、第３の発明に係る磁気記録再生装置
は、再生時のドラム速度制御にＤＦＧを用いるか再生情
報信号中に含まれる周波数信号を用いるかを指定するた
めの入力手段と、再生時のドラム速度制御にＤＦＧを用
いるか水平同期信号を用いるかを切り替える手段を備え
たものである。

【００１８】また、第４の発明に係る磁気記録再生装置
は、再生情報信号中に含まれる周波数信号の周期の変動
幅を検出する手段と、再生時のドラム速度制御にＤＦＧ
を用いるか再生情報信号中に含まれる周波数信号を用い
るかを切り替える手段を備えたものである。

【００１９】さらに、第５の発明に係る磁気記録再生装
置は、再生時のドラム速度制御にＤＦＧを用いている時
の再生情報信号中に含まれる周波数信号の周期の変動幅
を検出する手段と、再生時のドラム速度制御に再生情報
信号中に含まれる周波数信号を用いている時の再生情報
信号中に含まれる周波数信号の周期の変動幅を検出する
手段と、これらの検出結果を比較する手段と、再生時の
ドラム速度制御にＤＦＧを用いるか再生情報信号中に含
まれる周波数信号を用いるかを切り替える手段を備えた
ものである。

【００２０】

【作用】本発明においては、再生時にキャプスタンサー
ボが引き込んでいないと判別された場合はＤＦＧを用い
てドラムの速度制御を行い、キャプスタンサーボが引き
込んでいると判別された場合は再生情報信号中に含まれ
る周波数信号を用いてドラムの速度制御を行うようにす
る。

【００２１】また、第２の発明においては、再生情報信
号の出力レベルが一定レベル以下であると判別された場
合はＤＦＧを用いてドラムの速度制御を行い、再生情報
信号の出力レベルが一定レベル以上であると判別された
場合は再生情報信号中に含まれる周波数信号を用いてド
ラムの速度制御を行うようにする。

【００２２】また、第３の発明においては、外部からの
入力に応じて再生時のドラム速度制御にＤＦＧを用いる
か再生情報信号中に含まれる周波数信号を用いるかを切
り替えるようにする。

【００２３】また、第４の発明においては、再生時、再
生情報信号中に含まれる周波数信号の周期の変動幅を検
出し、変動幅が一定範囲内ならばＤＦＧを用いてドラム
の速度制御を行い、変動幅が一定範囲外ならば再生情報
信号中に含まれる周波数信号を用いてドラムの速度制御
を行う。

【００２４】また、第５の発明においては、再生開始
時、ＤＦＧを用いてドラムの速度制御を行い、再生情報
信号中に含まれる周波数信号の周期の変動幅を検出し、
次に、再生情報信号中に含まれる周波数信号を用いてド
ラムの速度制御を行い、再生情報信号中に含まれる周波
数信号の周期の変動幅を検出し、ＤＦＧを用いた場合の
変動幅が再生情報信号中に含まれる周波数信号を用いた
場合の変動幅より小さければＤＦＧを用いてドラムの速
度制御を行い、さもなければ再生情報信号中に含まれる
周波数信号を用いてドラムの速度制御を行う。

【００２５】

【実施例】実施例１．以下、従来例と同様アナログ記録方式のＶＴＲを例に
し、再生情報信号中に含まれる周波数信号として水平同
期信号を用いた本発明の一実施例を図について説明す
る。図１において、１はドラムモータ、２はモータ駆動
回路（ＭＤＡ）、３はドラムモータ１の回転数に比例し
た周波数信号ＤＦＧを作成するＤＦＧ部、４はドラムモ
ータ１の回転位相を表わす信号ＰＧを作成するＰＧ部、
11はキャプスタンモータ、12はモータ駆動回路、13はキ
ャプスタンモータ11の回転数に比例した周波数信号ＣＦ
Ｇを作成するＣＦＧ部、14はＣＴＬ信号を記録し再生す
るＣＴＬヘッド、20はマイクロプロセッサ、21は信号の
入力時刻を計測するインプットキャプチャ、22はＤＦＧ
の周期を検出して速度誤差値を演算する速度検出器、23
は基準位相信号とＰＧの位相差を検出して位相誤差値を
演算する位相検出器、24は再生水平同期信号の周期を検
出して速度誤差値を演算する速度検出器、25はＤＦＧの
速度検出器22と水平同期信号の速度検出器24の出力を切
り換える切換スイッチ、26は位相検出器23と切換スイッ
チ25の出力を加算する加算器、27は加算器26の出力をＰ
ＷＭ（Pulse Width Modulation）信号に変換するＰＷＭ
変換器、28はＰＷＭ信号を平滑化して直流電圧にするＬ
ＰＦ（Low Pass Filter ）、29はＣＦＧの周期を検出し
て速度誤差値を演算する速度検出器、30は基準位相信号
とＣＴＬ信号の位相差を検出して位相誤差値を演算する
位相検出器、31は速度検出器29と位相検出器30の出力を
加算する加算器、32は加算器31の出力をＰＷＭ信号に変
換するＰＷＭ変換器、33はＰＷＭ信号を平滑化して直流
電圧にするＬＰＦである。速度検出器22、24、29、位相
検出器23、30、切換スイッチ25、加算器26、31はＣＰＵ
（Central Processing Unit ）（図示せず）においてソ
フトウェアで構成される。

【００２６】次に、この実施例の動作について説明す
る。ドラムモータ１が回転すると、ＤＦＧ部３におい
て、回転速度に比例した周波数のＤＦＧが１回転あたり
ｎ（ｎは正の整数）パルス発生し、ＰＧ部４において、
１回転につき１パルスのＰＧが発生する。また、キャプ
スタンモータ11が回転すると、ＣＦＧ部13において、回
転速度に比例した周波数のＣＦＧが１回転あたりｍ（ｍ
は正の整数）パルス発生する。このＤＦＧ，ＰＧ，ＣＦ
Ｇ、記録すべき映像信号から抽出された垂直同期信号、
再生映像信号から抽出された水平同期信号およびＣＴＬ
ヘッド14により再生されたＣＴＬ信号がマイクロプロセ
ッサ20に入力され、インプットキャプチャ21において各
信号の入力時刻が取り込まれる。

【００２７】インプットキャプチャ21にＤＦＧが入力さ
れると、速度検出器22において、その時の入力時刻デー
タと前回ＤＦＧが入力された時の入力時刻データを用い
てＤＦＧの周期に応じた値が演算され、ゲインを調整す
るため適当な係数が乗算され速度誤差値が算出される。
インプットキャプチャ21における垂直同期信号の入力時
刻の取り込みは、記録時は許可されており、再生時は禁
止されている。記録時、インプットキャプチャ21に垂直
同期信号が入力されると、ＣＰＵにおいて１／２分周さ
れ、すなわち２回に１回入力時刻データが取り込まれ基
準位相の時刻データとされる。再生時は、ＣＰＵにおい
て演算により基準位相の時刻データが作成される。イン
プットキャプチャ21にＰＧが入力されると、位相検出器
23において、その時の入力時刻データと基準位相の時刻
データを用いて位相に応じた値が演算され、ゲインを調
整するため適当な係数が乗算され位相誤差値が算出され
る。インプットキャプチャ21における水平同期信号の入
力時刻の取り込みは、再生時は許可されており、記録時
は禁止されている。再生時、インプットキャプチャ21に
水平同期信号が入力されると、速度検出器24において、
その時の入力時刻データと前回水平同期信号が入力され
た時の入力時刻データを用いて水平同期信号の周期に応
じた値が演算され、ゲインを調整するため適当な係数が
乗算され速度誤差値が算出される。

【００２８】インプットキャプチャ21にＣＦＧが入力さ
れると、速度検出器29において、その時の入力時刻デー
タと前回ＣＦＧが入力された時の入力時刻データを用い
てＣＦＧの周期に応じた値が演算され、ゲインを調整す
るため適当な係数が乗算され速度誤差値が算出される。
インプットキャプチャ21におけるＣＴＬ信号の入力時刻
の取り込みは、再生時は許可されており、記録時は禁止
されている。再生時、インプットキャプチャ21にＣＴＬ
信号が入力されると、位相検出器30において、その時の
入力時刻データと基準位相の時刻データを用いて位相に
応じた値が演算され、ゲインを調整するため適当な係数
が乗算され位相誤差値が算出される。この位相誤差値は
予め設定された値と比較され、所定の範囲内に入ってい
れば位相が引き込んでいると判断され、フラグが１にセ
ットされ、所定の範囲内に入っていなければ位相が引き
込んでいないと判断され、フラグが０にクリアされる。
記録時は、ＣＴＬ信号の代わりにＣＦＧを分周した信号
を用いて位相検出を行なう。また、記録時は、このフラ
グは常に０にクリアされている。

【００２９】記録時、および再生時においてフラグが０
の期間は、切換スイッチ25はＤＦＧの速度検出器22の側
に切り換わっており、インプットキャプチャ21にＤＦＧ
が入力されるごとに、加算器26において、ＤＦＧの速度
検出器22の出力の速度誤差値と位相検出器23の出力の位
相誤差値が加算される。再生時においてフラグが１の期
間は、切換スイッチ25は水平同期信号の速度検出器24の
側に切り換わり、インプットキャプチャ21に水平同期信
号が入力されるごとに、加算器26において、水平同期信
号の速度検出器24の出力の速度誤差値と位相検出器23の
出力の位相誤差値が加算される。加算器26の出力の加算
値は、ＰＷＭ変換器27において、加算値に応じたデュー
ティのＰＷＭ信号に変換されて出力される。ＰＷＭ信号
は、ＬＰＦ28において平滑化され直流電圧に変換されＭ
ＤＡ２に入力される。ＭＤＡ２は、この直流電圧に応じ
てドラムモータを駆動する。

【００３０】次に、図２に示したフローチャートを用い
てＣＰＵの動作について説明する。ステップ40におい
て、インプットキャプチャ21にＤＦＧが入力されていな
ければステップ41へ移り、ステップ41において、垂直同
期信号が入力されていなければステップ42へ移り、ステ
ップ42において、ＰＧが入力されていなければステップ
43へ移り、ステップ43において、水平同期信号が入力さ
れていなければステップ44へ移り、ステップ44におい
て、ＣＦＧが入力されていなければステップ45へ移り、
ステップ45において、ＣＴＬ信号が入力されていなけれ
ばステップ40へ移る。なお、インプットキャプチャ21に
おける垂直同期信号の入力時刻の取り込みは、記録時は
許可されており、再生時は禁止されている。また、イン
プットキャプチャ21における水平同期信号およびＣＴＬ
信号の入力時刻の取り込みは、再生時は許可されてお
り、記録時は禁止されている。

【００３１】ステップ40において、ＤＦＧが入力されて
いればステップ46へ移る。ＤＦＧが入力された時の入力
時刻データをＴ_DF1、前回ＤＦＧが入力された時の入力
時刻データをＴ_DF0、適当な定数をＮ_DF0とし、ステッ
プ46においてＤＦＧの周期に応じた値Ｎ_DF＝Ｔ_DF1−Ｔ_DF0−Ｎ_DF0 を計算する。なお、ここでは「＝」は等号ではなく、右
辺を左辺に代入することを意味する。次に、ステップ47
へ移り、ゲインを調整するための適当な係数をＫ_DFと
し、Ｎ_DF＝Ｎ_DF×Ｋ_DF を計算し速度誤差値とする。次に、ステップ48へ移り、Ｔ_DF0＝Ｔ_DF1 として次回ＤＦＧが入力された時の演算に備える。次
に、ステップ49へ移り、フラグを判別する。再生時にお
いてフラグが１の時は、水平同期信号により速度制御を
行なうのでステップ41へ移る。記録時、あるいは再生時
においてフラグが０の時は、ＤＦＧにより速度制御を行
なうのでステップ50へ移る。ステップ50において、速度
誤差値Ｎ_DFと位相誤差値Ｎ_DPを加算して、加算結果をＰ
ＷＭ変換器27へ出力した後ステップ41へ移る。ＰＷＭ変
換器27から、この加算結果の値に応じたデューティのＰ
ＷＭ信号が出力される。

【００３２】記録時、ステップ41において、垂直同期信
号が入力されていればステップ51へ移り、垂直同期信号
のパルス数をカウントするカウンタ値をＣ_Vとし、Ｃ_V＝Ｃ_V＋１とする。次に、ステップ52において、カウンタ値Ｃ_Vが
奇数かどうか判別し、奇数でなければステップ42へ移
り、奇数ならばステップ53へ移る。垂直同期信号が入力
された時の入力時刻データをＴ_V、基準位相の時刻デー
タをＴ_REFとし、ステップ53において、Ｔ_REF＝Ｔ_V とした後、ステップ42へ移る。

【００３３】ステップ42において、ＰＧが入力されてい
ればステップ54へ移り、ＰＧが入力された時の入力時刻
データをＴ_DP、適当な定数をＮ_DP0とし、ＰＧと基準位
相の位相差に応じた値Ｎ_DP＝Ｔ_DP−Ｔ_REF−Ｎ_DP0 を計算する。次に、ステップ55へ移り、ゲインを調整す
るための適当な係数をＫ_DPとし、Ｎ_DP＝Ｎ_DP×Ｋ_DP を計算し位相誤差値とする。次に、ステップ56へ移り、
再生モードかどうか判別し、再生モードでなければステ
ップ43へ移り、再生モードならばステップ57へ移る。垂
直同期信号の周期の２倍に相当する時刻データをＴ_2Vと
し、ステップ57において、Ｔ_REF＝Ｔ_REF＋Ｔ_２Ｖとして次の基準位相の時刻データを計算し、次回ＰＧが
入力をされた時の演算の準備をした後、ステップ４３へ
移る。

【００３４】再生時、ステップ43において、水平同期信
号が入力されていればステップ58へ移る。水平同期信号
が入力された時の入力時刻データをＴ_H1、前回水平同期
信号が入力された時の入力時刻データをＴ_H0、適当な定
数をＮ_H0とし、ステップ58において、水平同期信号の周
期に応じた値Ｎ_H＝Ｔ_H1−Ｔ_H0−Ｎ_H0 を計算する。次に、ステップ59へ移り、ゲインを調整す
るための適当な係数をＫ_Hとし、Ｎ_H＝Ｎ_H×Ｋ_H を計算し速度誤差値とする。次に、ステップ60へ移り、Ｔ_H0＝Ｔ_H1 として次回水平同期信号が入力された時の演算に備え
る。次に、ステップ61へ移り、フラグを判別する。フラ
グが０であれば、ＤＦＧにより速度制御を行なうのでス
テップ44へ移り、フラグが１であれば、水平同期信号に
より速度制御を行なうのでステップ62へ移る。ステップ
62において、速度誤差値Ｎ_Hと位相誤差値Ｎ_DPを加算し
て、加算結果をＰＷＭ変換器27へ出力した後ステップ44
へ移る。ＰＷＭ変換器27から、この加算結果の値に応じ
たデューティのＰＷＭ信号が出力される。

【００３５】ステップ44において、ＣＦＧが入力されて
いればステップ63へ移る。ＣＦＧが入力された時の入力
時刻データをＴ_CF1、前回ＣＦＧが入力された時の入力
時刻データをＴ_CF0、適当な定数をＮ_CF0とし、ステッ
プ63において、ＣＦＧの周期に応じた値Ｎ_CF＝Ｔ_CF1−Ｔ_CF0−Ｎ_CF0 を計算する。次に、ステップ64へ移り、ゲインを調整す
るための適当な係数をＫ_CFとし、Ｎ_CF＝Ｎ_CF×Ｋ_ＣＦを計算し速度誤差値とする。次に、ステップ６５へ移
り、Ｔ_CF0＝Ｔ_CF1 として次回ＣＦＧが入力された時の演算に備える。次
に、ステップ66へ移り、速度誤差値Ｎ_CFと位相誤差値Ｎ
_CPを加算し、加算結果をＰＷＭ変換器32へ出力した後ス
テップ45へ移る。ＰＷＭ変換器32から、この加算結果の
値に応じたデューティのＰＷＭ信号が出力される。

【００３６】再生時、ステップ45において、ＣＴＬ信号
が入力されていればステップ67へ移り、ＣＴＬ信号が入
力された時の入力時刻データをＴ_CP、適当な定数をＮ
_CP0とし、ＣＴＬ信号と基準位相の位相差に応じた値Ｎ_CP＝Ｔ_CP−Ｔ_REF−Ｎ_CP0 を計算する。次に、ステップ68へ移り、ゲインを調整す
るための適当な係数をＫ_CPとし、Ｎ_CP＝Ｎ_CP×Ｋ_CP を計算し位相誤差値とする。なお、記録時はＣＴＬ信号
の代わりにＣＦＧを分周した信号を用いる。

【００３７】次に、ステップ69において、位相誤差値Ｎ
_CPを予め設定した値Ｎ_CPMAXと比較し、Ｎ_CP＜Ｎ_CPMAX ならばステップ70へ移り、さもなければステップ72へ移
る。ステップ70において位相誤差値Ｎ_CPを予め設定した
値Ｎ_CPMINと比較し、Ｎ_CP＞Ｎ_CPMIN ならばステップ71へ移り、さもなければステップ72へ移
る。ステップ71において、フラグを１にセットしてステ
ップ40へ戻る。ステップ72において、フラグを０にクリ
アしてステップ40へ戻る。なお、Ｎ_CPMAXはキャプスタ
ンの位相が引き込んでいる時の位相誤差値Ｎ_CPより少し
大きい値であり、Ｎ_CPMINはキャプスタンの位相が引き
込んでいる時の位相誤差値Ｎ_CPより少し小さい値であ
る。

【００３８】なお、上記実施例においては、位相誤差値
が一定範囲内にあるかどうかにより、キャプスタンの位
相が引き込んでいるかどうか判別する場合について示し
たが、位相誤差値の変動量が一定範囲内にあるかどうか
により、キャプスタンの位相が引き込んでいるかどうか
判別するようにしてもよい。

【００３９】その判別方法を以下に示す。ｉ（ｉ＝１，
・・・，Ｌ；Ｌは適当な整数）回前の位相誤差値をＮ
_CPiとし、今回の位相誤差値Ｎ_CPとの差の絶対値｜Ｎ_CP
−Ｎ_CPi｜を計算する。この値を予め設定したしきい値
Ｎ_THと比較し、すべてのｉについて、｜Ｎ_CP−Ｎ_CPi｜＜Ｎ_TH，（ｉ＝１，・・・，Ｌ）の関係が成り立てば、キャプスタンの位相が引き込んで
いると判別してフラグを１にセットする。ひとつでも｜Ｎ_CP−Ｎ_CPi｜≧Ｎ_TH となるものがあれば、キャプスタンの位相が引き込んで
いないと判別してフラグを０にクリアする。

【００４０】実施例２．実施例１では、再生時において
キャプスタンの位相が引き込んでいるかどうかに応じ
て、水平同期信号を用いてドラムの速度制御を行なう
か、ＤＦＧを用いてドラムの速度制御を行なうかを切り
換えるようにしたが、キャプスタンの位相の引き込み状
態の代わりに、再生映像信号の出力レベルに応じて切り
換えるようにしてもよい。以下に、その詳細を示す。な
お、キャプスタンの速度制御および位相制御の方法は、
実施例１に示したものと同一であるので、図および説明
を省略する。

【００４１】図３において、１はドラムモータ、２はモ
ータ駆動回路、３はドラムモータ１の回転数に比例した
周波数信号ＤＦＧを作成するＤＦＧ部、４はドラムモー
タ１の回転位相を表わす信号ＰＧを作成するＰＧ部、20
はマイクロプロセッサ、21は信号の入力時刻を計測する
インプットキャプチャ、22はＤＦＧの周期を検出して速
度誤差値を演算する速度検出器、23は基準位相信号とＰ
Ｇの位相差を検出して位相誤差値を演算する位相検出
器、24は再生水平同期信号の周期を検出して速度誤差値
を演算する速度検出器、25はＤＦＧの速度検出器22と水
平同期信号の速度検出器24の出力を切り換える切換スイ
ッチ、26は位相検出器23と切換スイッチ25の出力を加算
する加算器、27は加算器26の出力をＰＷＭ信号に変換す
るＰＷＭ変換器、28はＰＷＭ信号を平滑化して直流電圧
にするＬＰＦ、34はヘッドアンプ（図示せず）から出力
される再生映像信号をエンベロープ検波する検波回路、
35はＡ／Ｄコンバータである。

【００４２】次に、動作について説明する。ドラムモー
タ１が回転すると、ＤＦＧ部３において、回転速度に比
例した周波数のＤＦＧが１回転あたりｎ（ｎは正の整
数）パルス発生し、ＰＧ部４において、１回転につき１
パルスのＰＧが発生する。このＤＦＧ、ＰＧ、記録すべ
き映像信号から抽出された垂直同期信号および再生映像
信号から抽出された水平同期信号がマイクロプロセッサ
20に入力され、インプットキャプチャ21において各信号
の入力時刻が取り込まれる。また、再生時、ＤＦＧが入
力されるごとに、再生映像信号出力をエンベロープ検波
した検波回路34の出力が、Ａ／Ｄコンバータ35でディジ
タル値に変換されて、マイクロプロセッサ20に取り込ま
れる。

【００４３】インプットキャプチャ21にＤＦＧが入力さ
れると、速度検出器22において、その時の入力時刻デー
タと前回ＤＦＧが入力された時の入力時刻データを用い
てＤＦＧの周期に応じた値が演算され、ゲインを調整す
るため適当な係数が乗算され速度誤差値が算出される。
また、再生時、ＤＦＧが入力されるごとに、Ａ／Ｄコン
バータ35で変換されたディジタル値が予め設定した値と
比較され、この設定値より大きければ、再生映像信号レ
ベルが十分大きいと判断され、フラグが１にセットさ
れ、この設定値より小さければ、再生映像信号レベルが
十分大きくないと判断され、フラグが０にクリアされ
る。インプットキャプチャ21における垂直同期信号の入
力時刻の取り込みは、記録時は許可されており、再生時
は禁止されている。記録時、インプットキャプチャ21に
垂直同期信号が入力されると、ＣＰＵにおいて１／２分
周され、すなわち２回に１回入力時刻データが取り込ま
れ基準位相の時刻データとされる。再生時は、ＣＰＵに
おいて演算により基準位相の時刻データが作成される。
インプットキャプチャ21にＰＧが入力されると、位相検
出器23において、その時の入力時刻データと基準位相の
時刻データを用いて位相に応じた値が演算され、ゲイン
を調整するため適当な係数が乗算され位相誤差値が算出
される。インプットキャプチャ21における水平同期信号
の入力時刻の取り込みは、再生時は許可されており、記
録時は禁止されている。再生時、インプットキャプチャ
21に水平同期信号が入力されると、速度検出器24におい
て、その時の入力時刻データと前回水平同期信号が入力
された時の入力時刻データを用いて水平同期信号の周期
に応じた値が演算され、ゲインを調整するため適当な係
数が乗算され速度誤差値が算出される。

【００４４】記録時、および再生時においてフラグが０
の時は、切換スイッチ25はＤＦＧの速度検出器22の側に
切り換わっており、インプットキャプチャ21にＤＦＧが
入力されるごとに、加算器26において、ＤＦＧの速度検
出器22の出力の速度誤差値と位相検出器23の出力の位相
誤差値が加算される。再生時においてフラグが１の時
は、切換スイッチ25は水平同期信号の速度検出器24の側
に切り換わり、インプットキャプチャ21に水平同期信号
が入力されるごとに、加算器26において、水平同期信号
の速度検出器24の出力の速度誤差値と位相検出器23の出
力の位相誤差値が加算される。加算器26の出力の加算値
は、ＰＷＭ変換器27において、加算値に応じたデューテ
ィのＰＷＭ信号に変換されて出力される。ＰＷＭ信号
は、ＬＰＦ28において平滑化され直流電圧に変換されＭ
ＤＡ２に入力される。ＭＤＡ２は、この直流電圧に応じ
てドラムモータを駆動する。

【００４５】次に、図４に示したフローチャートを用い
てＣＰＵの動作について説明する。ステップ40におい
て、インプットキャプチャ21にＤＦＧが入力されていな
ければステップ41へ移り、ステップ41において、垂直同
期信号が入力されていなければステップ42へ移り、ステ
ップ42において、ＰＧが入力されていなければステップ
43へ移り、ステップ43において、水平同期信号が入力さ
れていなければステップ40へ移る。なお、インプットキ
ャプチャ21における垂直同期信号の入力時刻の取り込み
は、記録時は許可されており、再生時は禁止されてい
る。また、インプットキャプチャ21における水平同期信
号の入力時刻の取り込みは、再生時は許可されており、
記録時は禁止されている。

【００４６】ステップ40において、ＤＦＧが入力されて
いればステップ73へ移り、検波回路34の出力をＡ／Ｄ変
換し結果をＮ_ENVとする。次に、ステップ74へ移り、Ｎ
_ENVを予め設定したしきい値Ｎ_THと比較する。Ｎ_ENV＞Ｎ_TH ならば、ステップ75へ移り、フラグを１にセットした
後、ステップ46へ移る。さもなければ、ステップ76へ移
り、フラッグを０にクリアした後、ステップ46へ移る。
ステップ46からステップ48までの動作は実施例１の場合
と同じである。次に、ステップ49へ移り、フラグを判別
する。再生時において、フラグが１の時は、水平同期信
号により速度制御を行なうのでステップ41へ移る。記録
時、あるいは再生時においてフラグが０の時は、ＤＦＧ
により速度制御を行なうのでステップ50へ移る。ステッ
プ50において、速度誤差値Ｎ_DFと位相誤差値Ｎ_DPを加算
して、加算結果をＰＷＭ変換器27へ出力した後ステップ
41へ移る。ＰＷＭ変換器27から、この加算結果の値に応
じたデューティのＰＷＭ信号が出力される。

【００４７】記録時、ステップ41において、垂直同期信
号が入力されていればステップ51へ移る。ステップ51か
らステップ53までの動作は実施例１の場合と同じであ
る。

【００４８】ステップ42において、ＰＧが入力されてい
ればステップ54へ移る。ステップ54からステップ57まで
の動作は実施例１の場合と同じである。

【００４９】再生時、ステップ43において、水平同期信
号が入力されていればステップ58へ移る。ステップ58か
らステップ60までの動作は実施例１の場合と同じであ
る。次に、ステップ61へ移り、フラグを判別する。フラ
グが０の時は、ＤＦＧにより速度制御を行なうのでステ
ップ40へ移り、フラグが１の時は、水平同期信号により
速度制御を行なうのでステップ62へ移る。ステップ62に
おいて、速度誤差値Ｎ_Hと位相誤差値Ｎ_DPを加算して、
加算結果をＰＷＭ変換器27へ出力した後ステップ40へ移
る。ＰＷＭ変換器27から、この加算結果の値に応じたデ
ューティのＰＷＭ信号が出力される。

【００５０】なお、上記実施例においては、ヘッドアン
プから出力される再生映像信号をエンベロープ検波し、
Ａ／Ｄ変換してマイクロプロセッサに取り込み、しきい
値と比較するようにした場合について示したが、エンベ
ロープ検波した出力をコンパレータ等のアナログ回路で
一定電圧と比較してロジックレベルに変換し、入力ポー
トからマイクロプロセッサに取り込むようにしてもよ
い。

【００５１】また、上記実施例においては、ＤＦＧが入
力されるごとに再生映像信号レベルを判別するようにし
た場合について示したが、１トラックにつき１回ずつ
等、他のタイミングで再生映像信号レベルを判別するよ
うにしてもよい。

【００５２】実施例３．次に、再生時、ドラムの速度制
御をＤＦＧを用いて行なうか、再生水平同期信号を用い
て行なうかを使用者が設定する方式について説明する。
図５において、検波回路34およびＡ／Ｄコンバータ35の
代わりに、キー操作部（図示せず）に取り付けられた切
換スイッチ36および入力ポート37が設けられている点を
除いては、図３に示した実施例２と同じ構成である。切
換スイッチ36の一方の入力端子は電源に接続されてお
り、他方の入力端子はグランドに接続されている。切換
スイッチ36の出力端子は入力ポート37に接続されてお
り、使用者の選択した「Ｈ」レベルあるいは「Ｌ」レベ
ルが、入力ポート37からマイクロプロセッサ20に取り込
まれる。ここでは、「Ｈ」レベルの時、再生水平同期信
号を用いてドラムの速度制御を行い、「Ｌ」レベルの
時、ＤＦＧを用いてドラムの速度制御を行なうものとす
る。

【００５３】次に、動作について説明する。ドラムモー
タ１が回転すると、ＤＦＧ部３において、回転速度に比
例した周波数のＤＦＧが１回転あたりｎ（ｎは正の整
数）パルス発生し、ＰＧ部４において、１回転につき１
パルスのＰＧが発生する。このＤＦＧ、ＰＧ、記録すべ
き映像信号から抽出された垂直同期信号および再生映像
信号から抽出された水平同期信号がマイクロプロセッサ
20に入力され、インプットキャプチャ21において各信号
の入力時刻が取り込まれる。また、再生時、使用者が切
り換えた切換スイッチ36の出力が、入力ポート37からマ
イクロプロセッサ20に取り込まれる。

【００５４】インプットキャプチャ21にＤＦＧが入力さ
れると、速度検出器22において、その時の入力時刻デー
タと前回ＤＦＧが入力された時の入力時刻データを用い
てＤＦＧの周期に応じた値が演算され、ゲインを調整す
るため適当な係数が乗算され速度誤差値が算出される。
インプットキャプチャ21における垂直同期信号の入力時
刻の取り込みは、記録時は許可されており、再生時は禁
止されている。記録時、インプットキャプチャ21に垂直
同期信号が入力されると、ＣＰＵにおいて１／２分周さ
れ、すなわち２回に１回入力時刻データが取り込まれ基
準位相の時刻データとされる。再生時は、ＣＰＵにおい
て演算により基準位相の時刻データが作成される。イン
プットキャプチャ21にＰＧが入力されると、位相検出器
23において、その時の入力時刻データと基準位相の時刻
データを用いて位相に応じた値が演算され、ゲインを調
整するため適当な係数が乗算され位相誤差値が算出され
る。インプットキャプチャ21における水平同期信号の入
力時刻の取り込みは、再生時は許可されており、記録時
は禁止されている。再生時、インプットキャプチャ21に
水平同期信号か入力されると、速度検出器24において、
その時の入力時刻データと前回水平同期信号が入力され
た時の入力時刻データを用いて水平同期信号の周期に応
じた値が演算され、ゲインを調整するため適当な係数が
乗算され速度誤差値が算出される。

【００５５】記録時、および再生時において入力ポート
37が「Ｌ」レベルの時は、切換スイッチ25はＤＦＧの速
度検出器22の側に切り換わっており、インプットキャプ
チャ21にＤＦＧが入力されるごとに、加算器26におい
て、ＤＦＧの速度検出器22の出力の速度誤差値と位相検
出器23の出力の位相誤差値が加算される。再生時におい
て入力ポート37が「Ｈ」レベルの時は、切換スイッチ25
は水平同期信号の速度検出器24の側に切り換わり、イン
プットキャプチャ21に水平同期信号が入力されるごと
に、加算器26において、水平同期信号の速度検出器24の
出力の速度誤差値と位相検出器23の出力の位相誤差値が
加算される。加算器26の出力の加算値は、ＰＷＭ変換器
27において、加算値に応じたデューティのＰＷＭ信号に
変換されて出力される。ＰＷＭ信号は、ＬＰＦ28におい
て平滑化され直流電圧に変換されＭＤＡ２に入力され
る。ＭＤＡ２は、この直流電圧に応じてドラムモータを
駆動する。

【００５６】次に、図６に示したフローチャートを用い
てＣＰＵの動作について説明する。ステップ40におい
て、インプットキャプチャ21にＤＦＧが入力されていな
ければステップ41へ移り、ステップ41において、垂直同
期信号が入力されていなければステップ42へ移り、ステ
ップ42において、ＰＧが入力されていなければステップ
43へ移り、ステップ43において、水平同期信号が入力さ
れていなければステップ40へ移る。なお、インプットキ
ャプチャ21における垂直同期信号の入力時刻の取り込み
は、記録時は許可されており、再生時は禁止されてい
る。また、インプットキャプチャ21における水平同期信
号の入力時刻の取り込みは、再生時は許可されており、
記録時は禁止されている。

【００５７】ステップ40において、ＤＦＧが入力されて
いればステップ46へ移る。ステップ46からステップ48ま
での動作は実施例１の場合と同じである。次に、ステッ
プ49へ移り、ＤＦＧにより速度制御を行なうかどうか判
別する。再生時において、入力ポート37が「Ｈ」レベル
の時は、水平同期信号により速度制御を行なうのでステ
ップ41へ移る。記録時、あるいは再生時において入力ポ
ート37が「Ｌ」レベルの時は、ＤＦＧにより速度制御を
行なうのでステップ50へ移る。ステップ50において、速
度誤差値Ｎ_DFと位相誤差値Ｎ_DPを加算して、加算結果を
ＰＷＭ変換器２７へ出力した後ステップ４１へ移る。Ｐ
ＷＭ変換器27から、この加算結果の値に応じたデューテ
ィのＰＷＭ信号が出力される。

【００５８】記録時、ステップ41において、垂直同期信
号が入力されていればステップ51へ移る。ステップ51か
らステップ53までの動作は実施例１の場合と同じであ
る。

【００５９】ステップ42において、ＰＧが入力されてい
ればステップ54へ移る。ステップ54からステップ57まで
の動作は実施例１の場合と同じである。

【００６０】再生時、ステップ43において、水平同期信
号が入力されていればステップ58へ移る。ステップ58か
らステップ60までの動作は実施例１の場合と同じであ
る。次に、ステップ61へ移り、ＤＦＧにより速度制御を
行なうかどうか判別する。入力ポート37が「Ｌ」レベル
の時は、ＤＦＧにより速度制御を行なうのでステップ40
へ移り、入力ポート37が「Ｈ」レベルの時は、水平同期
信号により速度制御を行なうのでステップ62へ移る。ス
テップ62において、速度誤差値Ｎ_Hと位相誤差値Ｎ_DPを
加算して、加算結果をＰＷＭ変換器27へ出力した後ステ
ップ40へ移る。ＰＷＭ変換器27から、この加算結果の値
に応じたデューティのＰＷＭ信号が出力される。

【００６１】実施例４．次に、再生時、水平同期信号の
変動幅に応じて、ドラムの速度制御をＤＦＧを用いて行
なうか、再生水平同期信号を用いて行なうかを切り換え
る発明の一実施例について説明する。図７において、検
波回路34およびＡ／Ｄコンバータ35がない点を除いて
は、図３に示した実施例２と同じ構成である。

【００６２】次に、動作について説明する。ドラムモー
タ１が回転すると、ＤＦＧ部３において、回転速度に比
例した周波数のＤＦＧが１回転あたりｎ（ｎは正の整
数）パルス発生し、ＰＧ部４において、１回転につき１
パルスのＰＧが発生する。このＤＦＧ、ＰＧ、記録すべ
き映像信号から抽出された垂直同期信号および再生映像
信号から抽出された水平同期信号がマイクロプロセッサ
20に入力され、インプットキャプチャ21において各信号
の入力時刻が取り込まれる。

【００６３】インプットキャプチャ21にＤＦＧが入力さ
れると、速度検出器22において、その時の入力時刻デー
タと前回ＤＦＧが入力された時の入力時刻データを用い
てＤＦＧの周期に応じた値が演算され、ゲインを調整す
るため適当な係数が乗算され速度誤差値が算出される。
インプットキャプチャ21における垂直同期信号の入力時
刻の取り込みは、記録時は許可されており、再生時は禁
止されている。記録時、インプットキャプチャ21に垂直
同期信号が入力されると、ＣＰＵにおいて１／２分周さ
れ、すなわち２回に１回入力時刻データが取り込まれ基
準位相の時刻データとされる。再生時は、ＣＰＵにおい
て演算により基準位相の時刻データが作成される。イン
プットキャプチャ21にＰＧが入力されると、位相検出器
23において、その時の入力時刻データと基準位相の時刻
データを用いて位相に応じた値が演算され、ゲインを調
整するため適当な係数が乗算され位相誤差値が算出され
る。インプットキャプチャ21における水平同期信号の入
力時刻の取り込みは、再生時は許可されており、記録時
は禁止されている。再生時、インプットキャプチャ21に
水平同期信号が入力されると、速度検出器24において、
その時の入力時刻データと前回水平同期信号が入力され
た時の入力時刻データを用いて水平同期信号の周期に応
じた値が演算され、ゲインを調整するため適当な係数が
乗算され速度誤差値が算出される。また、この速度誤差
値が予め設定された値と比較され、所定の範囲内に入っ
ていればフラグが０にクリアされ、所定の範囲内に入っ
ていなければフラグが１にセットされる。なお、このフ
ラグは記録時は常に０にクリアされている。

【００６４】記録時、および再生時においてフラグが０
の時は、切換スイッチ25はＤＦＧの速度検出器22の側に
切り換わっており、インプットキャプチャ21にＤＦＧが
入力されるごとに、加算器26において、ＤＦＧの速度検
出器22の出力の速度誤差値と位相検出器23の出力の位相
誤差値が加算される。再生時においてフラグが１の時
は、切換スイッチ25は水平同期信号の速度検出器24の側
に切り換わり、インプットキャプチャ21に水平同期信号
が入力されるごとに、加算器26において、水平同期信号
の速度検出器24の出力の速度誤差値と位相検出器23の出
力の位相誤差値が加算される。加算器26の出力の加算値
は、ＰＷＭ変換器27において、加算値に応じたデューテ
ィのＰＷＭ信号に変換されて出力される。ＰＷＭ信号
は、ＬＰＦ28において平滑化され直流電圧に変換されＭ
ＤＡ２に入力される。ＭＤＡ２は、この直流電圧に応じ
てドラムモータを駆動する。

【００６５】次に、図８に示したフローチャートを用い
てＣＰＵの動作について説明する。ステップ40におい
て、インプットキャプチャ21にＤＦＧが入力されていな
ければステップ41へ移り、ステップ41において、垂直同
期信号が入力されていなければステップ42へ移り、ステ
ップ42において、ＰＧが入力されていなければステップ
43へ移り、ステップ43において、水平同期信号が入力さ
れていなければステップ40へ移る。なお、インプットキ
ャプチャ21における垂直同期信号の入力時刻の取り込み
は、記録時は許可されており、再生時は禁止されてい
る。また、インプットキャプチャ21における水平同期信
号の入力時刻の取り込みは、再生時は許可されており、
記録時は禁止されている。

【００６６】ステップ40において、ＤＦＧが入力されて
いればステップ46へ移る。ステップ46からステップ48ま
での動作は実施例１の場合と同じである。次に、ステッ
プ49へ移り、フラグを判別する。再生時において、フラ
グが１の時は、水平同期信号により速度制御を行なうの
でステップ41へ移る。記録時、あるいは再生時において
フラグが０の時は、ＤＦＧにより速度制御を行なうので
ステップ50へ移る。ステップ50において、速度誤差値Ｎ
_DFと位相誤差値Ｎ_DPを加算して、加算結果をＰＷＭ変換
器27へ出力した後ステップ41へ移る。ＰＷＭ変換器27か
ら、この加算結果の値に応じたデューティのＰＷＭ信号
が出力される。

【００６７】記録時、ステップ41において、垂直同期信
号が入力されていればステップ51へ移る。ステップ51か
らステップ53までの動作は実施例１の場合と同じであ
る。

【００６８】ステップ42において、ＰＧが入力されてい
ればステップ54へ移る。ステップ54からステップ57まで
の動作は実施例１の場合と同じである。

【００６９】再生時、ステップ43において、水平同期信
号が入力されていればステップ58へ移る。ステップ58か
らステップ60までの動作は実施例１の場合と同じであ
る。次に、ステップ61へ移り、フラグを判別する。フラ
グが０の時は、ＤＦＧにより速度制御を行なうのでステ
ップ77へ移り、フラグが１の時は、水平同期信号により
速度制御を行なうのでステップ62へ移る。ステップ62に
おいて、速度誤差値Ｎ_Hと位相誤差値Ｎ_DPを加算して、
加算結果をＰＷＭ変換器27へ出力した後ステップ77へ移
る。ＰＷＭ変換器27から、この加算結果の値に応じたデ
ューティのＰＷＭ信号が出力される。

【００７０】次に、ステップ77において、水平同期信号
による速度誤差Ｎ_Hを予め設定した値Ｎ_HMAXと比較し、Ｎ_H＜Ｎ_HMAX ならばステップ78へ移り、さもなければステップ80へ移
る。ステップ78において速度誤差値Ｎ_Hを予め設定した
値Ｎ_HMINと比較し、Ｎ_H＞Ｎ_HMIN ならばステップ79へ移り、さもなければステップ80へ移
る。ステップ79において、フラグを０にクリアしてステ
ップ40へ戻る。ステップ80において、フラグを１にセッ
トしてステップ40へ戻る。なお、Ｎ_HMAXは再生水平同期
信号の周波数が正規の値の時の速度誤差値Ｎ_Hより少し
大きい値であり、Ｎ_HMINは再生水平同期信号の周波数が
正規の値の時の速度誤差値Ｎ_Hより少し小さい値であ
る。

【００７１】なお、上記実施例においては、再生時、常
に水平同期信号による速度誤差値Ｎ_Hの範囲を判別する
ようにした場合について示したが、再生開始時はＤＦＧ
を用いてドラムの速度制御を行い、ドラムサーボが安定
した後、水平同期信号による速度誤差値Ｎ_Hの範囲を判
別するようにし、一旦判別したら、再生を中断し再び再
生を開始するまで判別をおこなわないようにしてもよ
い。あるいは、一定時間おきに判別を行なう等、他のタ
イミングで判別を行なうようにしてもよい。

【００７２】実施例５．次に、再生時、ドラムの速度制
御をＤＦＧを用いて行なった場合と再生水平同期信号を
用いて行なった場合とで、水平同期信号の変動幅の小さ
いほうに切り換える発明の一実施例について説明する。
装置の構成は図７に示した実施例４の場合と同じであ
る。

【００７３】次に、動作について説明する。ドラムモー
タ１が回転すると、ＤＦＧ部３において、回転速度に比
例した周波数のＤＦＧが１回転あたりｎ（ｎは正の整
数）パルス発生し、ＰＧ部４において、１回転につき１
パルスのＰＧが発生する。このＤＦＧ、ＰＧ、記録すべ
き映像信号から抽出された垂直同期信号および再生映像
信号から抽出された水平同期信号がマイクロプロセッサ
20に入力され、インプットキャプチャ21において各信号
の入力時刻が取り込まれる。

【００７４】インプットキャプチャ21にＤＦＧが入力さ
れると、速度検出器22において、その時の入力時刻デー
タと前回ＤＦＧが入力された時の入力時刻データを用い
てＤＦＧの周期に応じた値が演算され、ゲインを調整す
るため適当な係数が乗算され速度誤差値が算出される。
インプットキャプチャ21における垂直同期信号の入力時
刻の取り込みは、記録時は許可されており、再生時は禁
止されている。記録時、インプットキャプチャ21に垂直
同期信号が入力されると、ＣＰＵにおいて、１／２分周
され、すなわち２回に１回入力時刻データが取り込まれ
基準位相の時刻データとされる。再生時は、ＣＰＵにお
いて演算により基準位相の時刻データが作成される。イ
ンプットキャプチャ21にＰＧが入力されると、位相検出
器23において、その時の入力時刻データと基準位相の時
刻データを用いて位相に応じた値が演算され、ゲインを
調整するため適当な係数が乗算され位相誤差値が算出さ
れる。インプットキャプチャ21における水平同期信号の
入力時刻の取り込みは、再生時は許可されており、記録
時は禁止されている。再生時、インプットキャプチャ21
に水平同期信号が入力されると、速度検出器24におい
て、その時の入力時刻データと前回水平同期信号が入力
された時の入力時刻データ用いて水平同期信号の周期に
応じた値が演算され、ゲインを調整するため適当な係数
が乗算され速度誤差値が算出される。また、この速度誤
差が予め設定された値と比較され、所定の範囲内に入っ
ていればフラグが０にクリアされ、所定の範囲内に入っ
ていなければフラグが１にセットされる。なお、このフ
ラグは記録時は常に０にクリアされている。

【００７５】再生開始時は、フラグが０にクリアされて
おり、切換スイッチ25はＤＦＧの速度検出器22の側に切
り換わっており、インプットキャプチャ21にＤＦＧが入
力されるごとに、加算器26において、ＤＦＧの速度検出
器22の出力の速度誤差値と位相検出器23の出力の位相誤
差値が加算される。加算器26の出力の加算値は、ＰＷＭ
変換器27において、加算値に応じたデューティのＰＷＭ
信号に変換されて出力される。再生を開始してドラムサ
ーボが安定した後、一定期間の水平同期信号の速度検出
器24の出力の変動幅が検出され記憶される。その後、フ
ラグが１にセットされ、切換スイッチ25は水平同期信号
の速度検出器24の側に切り換わり、インプットキャプチ
ャ21に水平同期信号が入力されるごとに、加算器26にお
いて、水平同期信号の速度検出器24の出力の速度誤差値
と位相検出器23の出力の位相誤差値が加算される。加算
器26の出力の加算値は、ＰＷＭ変換器27において、加算
値に応じたデューティのＰＷＭ信号に変換されて出力さ
れる。切換スイッチ25が水平同期信号の速度検出器24の
側に切り換わってドラムサーボが安定して後、一定期間
の水平同期信号の速度検出器24の出力の変動幅が検出さ
れ記憶される。次に、フラグが０の時の変動幅とフラグ
が１の時の変動幅が比較され、前者のほうが小さければ
フラグが０にクリアされ、後者のほうが小さければフラ
グが１にセットされる。

【００７６】記録時、および再生時においてフラグが０
の時は、切換スイッチ25はＤＦＧの速度検出器22の側に
切り換わり、再生時においてフラグが１の時は、切換ス
イッチ25は水平同期信号の速度検出器24の側に切り換わ
る。ＰＷＭ信号は、ＬＰＦ２８において平滑化され直流
電圧に変換されＭＤＡ２に入力される。ＭＤＡ２は、こ
の直流電圧に応じてドラムモータを駆動する。

【００７７】次に、図９および図１０に示したフローチ
ャートを用いてＣＰＵの動作について説明する。ステッ
プ40において、インプットキャプチャ21にＤＦＧが入力
されていなければステップ41へ移り、ステップ41におい
て、垂直同期信号が入力されていなければステップ42へ
移り、ステップ42において、ＰＧが入力されていなけれ
ばステップ43へ移り、ステップ43において、水平同期信
号が入力されていなければステップ40へ移る。なお、イ
ンプットキャプチャ21における垂直同期信号の入力時刻
の取り込みは、記録時は許可されており、再生時は禁止
されている。また、インプットキャプチャ21における水
平同期信号の入力時刻の取り込みは、再生時は許可され
ており、記録時は禁止されている。

【００７８】ステップ40において、ＤＦＧが入力されて
いればステップ46へ移る。ステップ46からステップ48ま
での動作は実施例１の場合と同じである。次に、ステッ
プ49へ移り、フラグを判別する。再生時において、フラ
グが１の時は、水平同期信号により速度制御を行なうの
でステップ41へ移る。記録時、あるいは再生時において
フラグが０の時は、ＤＦＧにより速度制御を行なうので
ステップ50へ移る。ステップ50において、速度誤差値Ｎ
_DFと位相誤差値Ｎ_DPを加算して、加算結果をＰＷＭ交換
器27へ出力した後ステップ41へ移る。ＰＷＭ変換器27か
ら、この加算結果の値に応じたデューティのＰＷＭ信号
が出力される。なお、再生開始時はフラグは０にクリア
されており、水平同期信号の速度誤差値の変動幅が検出
された後、１にセットされる。

【００７９】記録時、ステップ41において、垂直同期信
号が入力されていればステップ51へ移る。ステップ51か
らステップ53までの動作は実施例１の場合と同じであ
る。

【００８０】ステップ42において、ＰＧが入力されてい
ればステップ54へ移る。ステップ54からステップ57まで
の動作は実施例１の場合と同じである。

【００８１】再生時、ステップ43において、水平同期信
号が入力されていればステップ58へ移る。ステップ58か
らステップ60までの動作は実施例１の場合と同じであ
る。次に、ステップ61へ移り、フラグを判別する。フラ
グが０の時は、ＤＦＧにより速度制御を行なうのでステ
ップ81へ移り、フラグ１の時は、水平同期信号により速
度制御を行なうのでステップ62へ移る。ステップ62にお
いて、速度誤差値Ｎ_Hと位相誤差値Ｎ_DPを加算して、加
算結果をＰＷＭ変換器27へ出力した後ステップ81へ移
る。ＰＷＭ変換器27から、この加算結果の値に応じたデ
ューティのＰＷＭ信号が出力される。

【００８２】次にステップ81において、水平同期信号に
よる速度誤差値Ｎ_Hの変動幅を検出するならばステップ
82へ移り、さもなければステップ40へ移る。ステップ82
において、変動幅の検出を開始するならばステップ83へ
移り、さもなければ、即ち既に検出を開始しているなら
ばステップ86へ移る。ステップ83において、カウンタ値
Ｃ_Hを０にリセットし、ステップ84において、Ｎ_HMAXを
０に初期化し、ステップ85においてＮ_HMINを１１・・・
１（すべてのビットが１）に初期化し、ステップ87へ移
る。ステップ86において、Ｃ_H＝Ｃ_H＋１とし、ステップ87へ移る。ステップ87において、速度誤
差値Ｎ_HをＮ_HMAXと比較し、Ｎ_H＜Ｎ_HMAX ならばステップ88へ移り、さもなければステップ89へ移
る。ステップ88において速度誤差値Ｎ_HをＮ_HMINと比較
し、Ｎ_H＞Ｎ_HMIN ならばステップ91へ移り、さもなければステップ90へ移
る。ステップ89において、Ｎ_HMAX＝Ｎ_H とした後、ステップ91へ移る。ステップ90において、Ｎ_HMIN＝Ｎ_H とした後、ステップ91へ移る。ステップ91において、カ
ウンタ値Ｃ_Hを予め設定した回数値Ｐと比較し、Ｃ_H＜Ｐならば、ステップ40へ移り、さもなければステップ92へ
移る。ステップ92において、フラグが０ならば、ステッ
プ93へ移り、速度誤差値Ｎ_Hの変動幅Ｎ_H0を次式により
求める。Ｎ_H0＝Ｎ_HMAX−Ｎ_HMIN その後、ステップ40へ移る。ステップ92において、フラ
グが１ならば、ステップ94へ移り、速度誤差値Ｎ_Hの変
動幅Ｎ_H1を次式により求める。Ｎ_H1＝Ｎ_HMAX−Ｎ_HMIN 次に、ステップ95において、Ｎ_H0とＮ_H1を比較し、Ｎ_H0＜Ｎ_H1 ならば、ステップ96へ移り、フラグを０にクリアしてス
テップ40へ戻る。さもなければステップ97に移り、フラ
グを１にセットしてステップ40へ戻る。

【００８３】なお、実施例４および５においては、再生
水平同期信号による速度誤差値の変動幅を比較に用いる
場合について示したが、再生水平同期信号の周波数が正
規の値のときの速度誤差値と、各時点の速度誤差値の差
の累積値あるいは平均値等を用いるようにしてもよい。

【００８４】また、上記実施例については、アナログ記
録方式のＶＴＲに関して述べたが、ディジタル記録ＶＴ
Ｒ、データレコーダ、ＤＡＴ等、他の機器に適用しても
同様な効果が得られる。

【００８５】また、上記実施例では、磁気テープよりの
再生信号中に含まれる周波数信号として、再生映像信号
中の水平同期信号を用いたが、例えばディジタル記録方
式ＶＴＲ等のディジタルデータを記録する磁気記録再生
装置では、各データブロックのヘッダー等により周波数
信号を得ることも可能であり、また、パイロット信号と
して単一周波数信号を情報信号に重畳する磁気記録再生
装置では、パイロット信号を利用してもよく、これらの
方法によっても同等の効果が得られる。

【００８６】さらに、上記実施例では、キャプスタン制
御系の位相検出方式として、コントロール信号を用いる
いわゆるＣＴＬ方式について述べたが、例えば８mmＶＴ
Ｒ規格の４周波パイロット方式等、種々のキャプスタン
位相制御方式によっても、同様の効果が得られる。

【００８７】

【発明の効果】本発明によれば、再生時にキャプスタン
サーボが引き込んでいないと判別された場合は、ＤＦＧ
を用いてドラムの速度制御を行い、キャプスタンサーボ
が引き込んでいると判別された場合は、再生情報信号中
に含まれる周波数信号を用いてドラムの速度制御を行う
ようにしたので、キャプスタンサーボがはずれて十分な
レベルの再生情報信号出力が得られない時に、再生情報
信号中に含まれる周波数信号を用いてドラムの速度制御
を行い、ドラムサーボが大幅に乱れてしまうことがない
という効果がある。

【００８８】第２の発明によれば、再生情報信号出力を
エンベロープ検波して、その出力レベルが一定レベル以
下であると判別された場合は、ＤＦＧを用いてドラムの
速度制御を行い、一定レベル以上であると判別された場
合は、再生情報信号中に含まれる周波数信号を用いてド
ラムの速度制御を行うようにしたもので、十分なレベル
の再生情報信号出力が得られない時に、再生情報信号中
に含まれる周波数信号を用いてドラムの速度制御を行
い、ドラムサーボが大幅に乱れてしまうことがないとい
う効果がある。

【００８９】第３の発明によれば、外部からの指定入力
に応じて再生時のドラム速度制御にＤＦＧを用いるか再
生情報信号中に含まれる周波数信号を用いるかを切り替
えるようにしたので、記録と再生が同一の磁気記録再生
装置でありかつ記録時のジッタが小さいとか、記録と再
生が異なる磁気記録再生装置であるとかいった状況に応
じて、使用者がジッタの小さくなるほうを選択できると
いう効果がある。

【００９０】第４の発明によれば、再生時、再生情報信
号中に含まれる周波数信号の周期の変動幅を検出し、変
動幅が一定範囲内ならばＤＦＧを用いてドラムの速度制
御を行い、変動幅が一定範囲外ならば再生情報信号中に
含まれる周波数信号を用いてドラムの速度制御を行うよ
うにしたので、記録と再生が同一の磁気記録再生装置で
ありかつ記録時のジッタが小さい場合は、ＤＦＧを用い
てドラムの速度制御がなされ、ＦＧむらやドラムの偏心
等によるドラムの回転むらの影響が記録と再生で同位相
になり打ち消され、再生時のジッタが小さくなる。ま
た、記録と再生が異なる磁気記録再生装置の場合や記録
時のジッタが大きい場合は、再生情報信号中に含まれる
周波数信号を用いてドラムの速度制御がなされるので、
ＦＧむらやドラムの偏心等によるドラムの回転むらの影
響は打ち消されないものの、ドラムの回転に同期しない
ジッタ成分については、大きな抑圧効果が得られるとい
う効果がある。

【００９１】第５の発明によれば、再生開始時、ＤＦＧ
を用いてドラムの速度制御を行い、再生情報信号中に含
まれる周波数信号の周期の変動幅を検出し、次に、再生
情報信号中に含まれる周波数信号を用いてドラムの速度
制御を行い、再生情報信号中に含まれる周波数信号の周
期の変動幅を検出し、ＤＦＧを用いた場合の変動幅が再
生情報信号中に含まれる周波数信号を用いた場合の変動
幅より小さければ、ＤＦＧを用いてドラムの速度制御を
行い、さもなければ再生情報信号中に含まれる周波数信
号を用いてドラムの速度制御を行うようにしたので、記
録と再生が同一の磁気記録再生装置でありかつ記録時の
ジッタが小さいとか、記録と再生が異なる磁気記録再生
装置であるとかいった状況に応じて、自動的にジッタの
小さくなるほうを選択できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるＶＴＲのドラムサーボ
系の概略を示すブロック図である。

【図２】本発明の一実施例によるＶＴＲのマイクロプロ
セッサの動作を示すフローチャートである。

【図３】第２の発明の一実施例によるＶＴＲのドラムサ
ーボ系の概略を示すブロック図である。

【図４】第２の発明の一実施例によるＶＴＲのマイクロ
プロセッサの動作を示すフローチャートである。

【図５】第３の発明の一実施例によるＶＴＲのドラムサ
ーボ系の概略を示すブロック図である。

【図６】第３の発明の一実施例によるＶＴＲのマイクロ
プロセッサの動作を示すフローチャートである。

【図７】第４および第５の発明の一実施例によるＶＴＲ
のヘッドの構成を示す概略図である。

【図８】第４の発明の一実施例によるＶＴＲのマイクロ
プロセッサの動作を示すフローチャートである。

【図９】第５の発明の一実施例によるＶＴＲのマイクロ
プロセッサの動作を示すフローチャートの一部である。

【図１０】第５の発明の一実施例によるＶＴＲのマイク
ロプロセッサの動作を示すフローチャートの一部であ
る。

【図１１】従来のＶＴＲのドラムサーボ系の概略を示す
ブロック図である。

【符号の説明】

１ドラムモータ３ＤＦＧ４ＰＧ 11 キャプスタンモータ 13 ＣＦＧ 14 ＣＴＬヘッド 20 マイクロプロセッサ 22，24，29 速度検出器 23，30 位相検出器 25 切換スイッチ 26，31 加算器 34 検波回路 35 Ａ／Ｄコンバータ 36 切換スイッチ 37 入力ポート

Claims

(57)【特許請求の範囲】

【請求項１】情報信号を磁気テープ上に記録し、再生
する磁気記録再生装置であって、ドラムの回転速度に応
じた周波数信号からドラムの回転速度を検出する第１の
速度検出手段と、ドラムの回転位相を表わす信号と基準
位相の位相差を検出する第１の位相検出手段と、再生情
報信号中に含まれる周波数信号の周期を検出する第２の
速度検出手段と、第１の速度検出手段と第２の速度検出
手段の出力を切り換える切換手段と、第１の位相検出手
段の出力と切換手段の出力を加算する第１の加算手段
と、キャプスタンの回転速度に応じた周波数信号からキ
ャプスタンの回転速度を検出する第３の速度検出手段
と、キャプスタンの回転位相を表わす信号と基準位相の
位相差を検出する第２の位相検出手段と、第３の速度検
出手段の出力と第２の位相検出手段の出力を加算する第
２の加算手段と、キャプスタンの位相が引き込んでいる
かどうかを判別する判別手段とを備え、上記判別手段に
よりキャプスタンの位相が引き込んでいないと判別され
たときは、上記切換手段は上記第１の速度検出手段の出
力を選択し、上記判別手段によりキャプスタンの位相が
引き込んでいると判別されたときは、上記切換手段は上
記第２の速度検出手段の出力を選択することを特徴とす
る磁気記録再生装置。
【請求項２】情報信号を磁気テープ上に記録し、再生
する磁気記録再生装置であって、ドラムの回転速度に応
じた周波数信号からドラムの回転速度を検出する第１の
速度検出手段と、ドラムの回転位相を表わす信号と基準
位相の位相差を検出する位相検出手段と、再生情報信号
中に含まれる周波数信号の周期を検出する第２の速度検
出手段と、上記第２の速度検出手段の出力範囲を判別す
る判別手段と、上記第１の速度検出手段と上記第２の速
度検出手段の出力を切り換える切換手段と、上記位相検
出手段の出力と上記切換手段の出力を加算する加算手段
とを備え、上記判別手段により上記第２の速度検出手段
の出力範囲が所定の範囲内であると判別されたときは、
上記切換手段は上記第１の速度検出手段の出力を選択
し、上記判別手段により上記第２の速度検出手段の出力
範囲が所定の範囲外であると判別されたときは、上記切
換手段は上記第２の速度検出手段の出力を選択すること
を特徴とする磁気記録再生装置。
【請求項３】情報信号を磁気テープ上に記録し、再生
する磁気記録再生装置であって、ドラムの回転速度に応
じた周波数信号からドラムの回転速度を検出する第１の
速度検出手段と、ドラムの回転位相を表わす信号と基準
位相の位相差を検出する位相検出手段と、再生情報信号
中に含まれる周波数信号の周期を検出する第２の速度検
出手段と、上記第２の速度検出手段の出力範囲を判別す
る判別手段と、上記第１の速度検出手段と上記第２の速
度検出手段の出力を切り換える切換手段と、上記位相検
出手段の出力と上記切換手段の出力を加算する加算手段
とを備え、上記切換手段が上記第１の速度検出手段の出
力を選択しているときの上記判別手段の出力と、上記切
換手段が上記第２の速度検出手段の出力を選択している
ときの上記判別手段の出力とを比較し、この比較結果に
対応して上記切換手段を切り換えることを特徴とする磁
気記録再生装置。
【請求項４】上記切換手段が上記第１の速度検出手段
の出力を選択している状態で再生を開始して、ドラム速
度制御および位相制御が安定した後、一定期間の上記判
別手段の出力を第１の値として保持し、上記切換手段を
上記第２の速度検出手段の出力に切り換えて、ドラム速
度制御および位相制御が安定した後、一定期間の上記判
別手段の出力を第２の値として保持し、第１の値と第２
の値を比較し、第１の値が第２の値より小さければ、上
記切換手段を上記第１の速度検出手段の出力に切り換
え、第１の値が第２の値より大きければ、上記切換手段
を上記第２の速度検出手段の出力に切り換えることを特
徴とする特許請求の範囲請求項３記載の磁気記録再生装
置。