JP2693800B2 - 浮動小数点データ総和演算回路 - Google Patents

浮動小数点データ総和演算回路

Info

Publication number
JP2693800B2
JP2693800B2 JP63334316A JP33431688A JP2693800B2 JP 2693800 B2 JP2693800 B2 JP 2693800B2 JP 63334316 A JP63334316 A JP 63334316A JP 33431688 A JP33431688 A JP 33431688A JP 2693800 B2 JP2693800 B2 JP 2693800B2
Authority
JP
Japan
Prior art keywords
circuit
data
input
exponent
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63334316A
Other languages
English (en)
Other versions
JPH02178769A (ja
Inventor
俊彦 中村
Original Assignee
甲府日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 甲府日本電気株式会社 filed Critical 甲府日本電気株式会社
Priority to JP63334316A priority Critical patent/JP2693800B2/ja
Priority to US07/456,667 priority patent/US5021986A/en
Priority to DE68923606T priority patent/DE68923606T2/de
Priority to CA002006704A priority patent/CA2006704C/en
Priority to EP89123982A priority patent/EP0376266B1/en
Priority to AU47282/89A priority patent/AU621788B2/en
Publication of JPH02178769A publication Critical patent/JPH02178769A/ja
Application granted granted Critical
Publication of JP2693800B2 publication Critical patent/JP2693800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49936—Normalisation mentioned as feature only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Nonlinear Science (AREA)
  • Complex Calculations (AREA)
  • Error Detection And Correction (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は浮動小数点データ総和演算回路に関する。
〔従来の技術〕
従来，この種の総和演算回路は,2入力の浮動小数点加
算回路を繰り返し用いて，その総和を求める構成になっ
ていた。これを図を用いて詳しく説明する。
第２図は２入力の浮動小数点加算回路を示す図であ
り，この回路においてはまず浮動小数点データA,Bそれ
ぞれの指数表示部EA，EBの大小関係を２入力比較回路20
1で求める。２入力比較回路201で生成した比較情報S0，
S1，S2に基づいて選択回路211では入力データの指数表
示部EA，EBのうちの大きい方の値を選択して出力し，選
択回路212では入力データの仮数表示部MA，MBのうち指
数表示部EA，EBの小さい方に対応する値を選択して出力
し，選択回路213では入力データの仮数表示部MA，MBの
うち指数表示部EA，EBの大きい方に対応する値を選択し
て出力する。シフタ221では，入力データの指数表示部E
A，EBを入力してその差から算出する桁合せシフト量を
生成するシフト量算出回路202から送出されるシフト量S
3に基づいて，選択回路212から出力される入力データの
一方の仮数表示部を桁合せシフトする。加算回路231は
シフタ212の出力Ｅと選択回路213の出力Ｄを入力して加
算結果Ｆを生成して出力する。正規化情報生成回路242
は加算結果Ｆを入力として，浮動小数点データを正規化
するのに必要な情報G,Hを生成し出力する。指数演算回
路241は，選択回路211の出力EMと正規化情報生成回路24
2の出力Ｈを入力とし演算結果の指数指示部ERを生成し
出力し，シフタ243は加算結果Ｆと正規化情報生成回路2
42の出力Ｇを入力して演算結果の仮数表示部MRを生成し
出力する。
前述した２入力の浮動小数点加算回路を用いて,n個の
データA1，A2，…，Anの総和を求める場合には，まずデ
ータA1とA2を加算してB2を求める。次に前記加算結果B2
とデータA3を加算してB3を求める。以後同様に，Bi-1と
データAi（ｉ＝2,3,…,n）を加算してBiを求める演算を
ｎ−２回繰り返して,n個のデータA1，A2，…，Anの総和
Bnを求めていた。従って，総和Bnを求めるためにｎ−１
回の演算が必要であった。
例えば,n＝８のときには次に示すような７回の演算を
行っていた。
B2＝A1＋A2 B3＝B2＋A3 B4＝B3＋A4 B5＝B4＋A5 B6＝B5＋A6 B7＝B6＋A7 B8＝B7＋A8 〔発明が解決しようとする課題〕 上述した従来の総和回路は,2入力の浮動小数点加算回
路を繰り返し用いる構成となっているので,n個のデータ
A1，A2，…，Anの総和を求める場合に,n−１回の演算を
行う必要があり，総和しようとする浮動小数点データの
数に対応して処理回数も増え，演算処理時間がかかると
いう課題がある。
本発明は従来のもののこのような課題を解決しようと
するもので，総和を求める演算回数を減少し，演算速度
を上げた浮動小数点データ総和演算回路を提供するもの
である。
〔課題を解決するための手段〕
本発明の浮動小数点データ総和演算回路は， それぞれのデータの指数表示部を入力として，それら
の中のどの指数表示部が最大であるかを示す比較情報の
生成および前記比較情報に基づいて最大の指数表示部を
選択し出力するｎ入力比較回路と，それぞれのデータの
指数表示部と前記比較情報を入力として，それぞれのデ
ータの仮数表示部をｎ個のデータの中の最大の指数表示
部を持つデータに対して桁合せを行うためのシフト量を
求めるシフト量生成回路と,n個のそれぞれのデータの仮
数表示部と前記それぞれのデータに対応したシフト量を
入力として，仮数表示部の桁合せを行うｎ個のシフタ
と，前記ｎ個のシフタの出力B1，B2，B3，…，Bnを入力
として，C0＋C1＝B1＋B2＋B3＋…＋Bnとなる２個のデー
タC0，C1を出力する第１の加算回路と，前記２個のデー
タC0，C1を入力として，C2＝C0＋C1となるデータC2を出
力する第２の加算回路と，前記第２の加算回路の出力を
入力として，該加算結果を正規化するために必要な情報
を生成する正規化情報生成回路と，前記正規化情報生成
回路の出力に基づいて，前記第２の加算回路の出力を必
要なだけ上位側または下位側にシフトするシフトと，前
記ｎ入力比較回路から出力される指数表示部の最大値と
前記正規化情報生成回路から出力される正規化情報を入
力として，結果の指数表示部を生成する指数演算回路と
を含んで構成される。
前記のｎ入力比較回路として好ましいものは，それぞ
れの浮動小数点データの指数表示部E1，E2，E3，…，En
を入力として，それらの中の２個の指数表示部Ei，E
j（１≦i,j≦n,i≠ｊ）の大小関係を示す信号を生成し
出力するnC2個の２入力比較回路と，該nC2個の２入力比
較回路の出力を入力し前記ｎ個の指数表示部E1，E2，
E3，…，Enのどれが最大値であるかを示す信号を生成し
出力する判定回路と，この判定回路から出力される比較
情報に基づいて指数表示部E1，E2，E3，…，Enの中の最
大値を選択する選択回路とを含んでいる。
〔実施例〕
次に，本発明について図面を参照して説明する。
第１図は，本発明による演算回路の一実施例を示すブ
ロック構成図である。
まず，総和演算対象となるｎ個の浮動小数点データ
A1，A2，…，Anそれぞれの指数表示部E1，E2，…，Enを
入力として,n入力比較回路101では，あとにその構成を
説明するが，指数表示部の最大値Ｐとどの指数表示部が
最大であるかを示す信号Ｊを生成して出力する。シフト
量生成回路102ではそれぞれのデータの指数表示部E1，E
2，…，Enを入力し,n入力比較回路101から送出される比
較情報Ｊに基づいて各仮数表示部の桁合せに必要なシフ
ト量S1，S2，…，Snを各浮動小数点データの仮数表示部
M1，M2，…，Mnが入力されるシフタ111,112,…,117に対
して生成して出力する。
これを更に詳しく説明する。例えば指数表示部E1，
E2，…，Enの中の最大値がEj（１≦ｊ≦ｎ）であったと
すると，浮動小数点データA1の仮数表示部M1の桁合せの
ためのシフト量S1は，S1＝｜E1−Ej｜となる。従って，
浮動小数点データAiの仮数表示部Miの桁合せのために必
要なシフト量Siは，Si＝｜Ei−Ej｜（ｉ＝1,2,…,n）と
なる。
次に，各浮動小数点データA1，A2，…，Anの仮数表示
部M1，M2，…，Mnに対応して用意されたシフタ111,112,
…,117は前述したシフト量S1，S2，…，Snに基づいて各
々の仮数表示部を下位側へシフトし，それぞれのシフタ
に対応したデータB1，B2，…，Bnとして出力する。第１
加算回路120は前記シフタの出力B1，B2，…，B2を入力
として，C0＋C1＝B1＋B2＋…＋Bnを満たすデータC0，C1
を生成し出力し，第２加算回路130はC2＝C0＋C1となる
加算を行う。
第２加算回路130の出力C2とｎ入力比較回路101の出力
P,（すなわちＰは演算中の指数表示部である）が求める
べき加算結果であるが，このままでは浮動小数点データ
の演算結果としては不十分である。従って，ここで正規
化を行う。正規化情報回路140は，第２加算回路130の加
算結果から正規化に必要な情報，例えば仮数表示部オー
バーフロー値やリーディングゼロカウント値を生成し，
指数演算回路150およびシフタ160へ出力する。指数演算
回路150は演算中の指数表示部Ｐと正規化情報Ｇを入力
として結果となる浮動小数点データＲの指数表示部ERを
生成する。この処理は，例えば仮数表示部オーバーフロ
ーが１桁あったなら演算中の指数表示部Ｐに１を加え，
また仮数表示部オーバーフローが発生していなく，リー
ディングゼロカウント値が１桁ならば演算中の指数表示
部Ｐから１を引くといったことである。またシフタ160
は第２加算回路130の出力C2を正規化情報回路140から送
出される正規化情報Ｄに基づいて上位側または下位側へ
シフトし，結果となる浮動小数点データＲの仮数表示部
MRを生成する。この処理は例えば，仮数表示部オーバー
フローが１桁あったならば第２加算回路130の出力C2を
下位側へ１桁シフトすることであり，また，仮数表示部
オーバーフローが発生していなく且つ，リーディングゼ
ロカウント値が１桁ならば第２加算回路130の出力C2を
上位側へ１桁シフトすることである。
第３図は第１図におけるｎ入力比較回路101の構成の
一例を示す図で，それぞれの浮動小数点データの指数表
示部E1，E2，E3，…，Enを入力として，それらの中の２
個の指数表示部Ei，Ej（１≦i,j≦n,i≠ｊ）の大小関係
を示す信号を生成し出力するnC2個の２入力比較回路100
1,1002,…100nC2と，該nC2個の２入力比較回路の出力を
入力し前記ｎ個の指数表示部E1，E2，E3，…，Enのどれ
が最大値であるかを示す比較情報信号Ｊを生成し出力す
る判定回路1100と，この判定回路から出力される比較情
報に基づいて指数表示部E1，E2，E3，…，Enの中の最大
値を選択する選択回路1200とから構成されている。
第４図は本発明による第２の実施例を示すブロック構
成図である。ｎ＝３として２入力比較回路301,302,303
はそれぞれ浮動小数点データA1，A2，A3の指数表示部E1
とE2，E2とE3，E3とE1を入力として，例えばE1とE2を比
較してE1＜E2のとき（P0，Q0）＝（0,1），E1＞E2のと
き（P0，Q0）＝（1,0），E1＝E2のとき（P0，Q0）＝
（1,1）を表すような信号P0，Q0を生成する比較回路30
1,E2とE3の大小関係をE2＞E3のとき（P1，Q1）＝（1,
0），E2＜E3のとき（P1，Q1）＝（0,1），E2＝E3のとき
（P1，Q1）＝（1,1）と表すような信号P1，Q1を生成し
出力する第２の２入力比較回路302,E3とE1の大小関係を
E3＞E1のとき（P2，Q2）＝（1,0），E3＜E1のとき
（P2，Q2）＝（0,1），E3＝E1のとき（1,1）と表すよう
な信号P2，Q2を生成し出力する第３の２入力比較回路30
3である。
またシフト量算出回路304,305,306は指数表示部E1，E
2，E3を入力としてそれぞれS0＝｜E1−E2|,S1＝｜E2−E
3|,S2＝｜E3−E1｜を算出する。判定回路311は２入力比
較回路301,302,303の比較情報P0，Q0，P1，Q1，P2，Q2
を入力として指数表示部E1，E2，E3の大小関係を， 指数表示部E3が最大値のとき （X1，X2，X3）＝（0,0,1）， 指数表示部E2が最大値のとき （X1，X2，X3）＝（0,1,0）， 指数表示部E2とE3が最大値のとき （X1，X2，X3）＝（0,1,1）， 指数表示部E1が最大値のとき （X1，X2，X3）＝（1,0,0）， 指数表示部E1とE3が最大値のとき （X1，X2，X3）＝（1,0,1）， 指数表示部E1とE2が最大値のとき （X1，X2，X3）＝（1,1,0）， 指数表示部がすべて等しいとき （X1，X2，X3）＝（1,1,1）と表すような信号X1，X2，X
3をそれぞれ論理式 X1＝P0・Q2 X2＝P1・Q0 X3＝P2・Q1 によって生成し出力する判定回路である。
選択回路312は比較情報Ｘ＝（X1，X2，X3）に基づい
て指数表示部E1，E2，E3の最大値EMを選択し，選択回路
313,314,315は浮動小数点データA1，A2，A3の仮数表示
部M1，M2，M3が入力されるシフタ321,322,323へ供給さ
れるべきシフト量を選択する。例えば指数表示部の最大
値がE3であるとすると，シフタ321へ供給されるシフト
量S3はS2すなわち｜E3−E1｜であり，シフタ322へ供給
されるシフト量S4はS1すなわち｜E2−E3｜であり，そし
てシフタ323へ供給されるシフト量S5は“0"である。シ
フタ321,322,323は，浮動小数点データA1，A2，A3の仮
数表示部M1，M2，M3を入力して，シフト量S3，S4，S5に
基づいてそれぞれ桁合せシフトを行い，第１加算回路33
1へ出力する。
第１加算回路331はシフタ321,322,323のそれぞれの出
力B1，B2，B3を入力しD0＋D1＝B1＋B2＋B3を満たすD0，
D1を生成し，これを入力として第２加算回路341はＦ＝D
0＋D1を生成し出力する。以後は本発明の第１の実施例
で述べたのと同様に，正規化情報回路351で生成した正
規化情報に基づいて，指数演算回路361で指数表示部の
正規化を，またシフタ362で仮数表示部の正規化を行い
結果Ｒを生成し出力する。
〔発明の効果〕
以上説明したように本発明は,1度にｎ個（ｎ≧３）の
浮動小数点データを加算し，その総和を求める構成をと
ることにより，総和を求める演算回数を減少させられ，
演算速度を上げる効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示すブロック構成図，
第２図は従来の技術の浮動小数点データ加算回路の一例
を示すブロック構成図，第３図は第１図におけるｎ入力
比較回路101の構成を詳細に示した図，第４図は本発明
の第２の実施例を示すブロック構成図である。 記号の説明:101…ｎ入力比較回路,102…シフト量生成回
路,111,112,…,117,160…シフタ,120…第１加算回路,13
0…第２加算回路,140…正規化情報回路,150…指数演算
回路,201…２入力比較回路,202…シフト量生成回路,21
1,212,213…選択回路,221,243…シフタ,231…加算回路,
241…指数演算回路,242…正規化情報生成回路,301,302,
303…２入力比較回路,304,305,306…シフト量算出回路,
311…判定回路,312,313,314,315…選択回路,321,322,32
3,362…シフタ,331…第１加算回路,341…第２加算回路,
351…正規化情報生成回路,361…指数演算回路,1001〜10
0nC2…２入力比較回路,1200…選択回路。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】ｎ個（ｎ≧３）の浮動小数点データを加算
    し，その総和を求める演算回路において， それぞれのデータの指数表示部を入力として，それらの
    中のどの指数表示部が最大であるかを示す比較情報の生
    成および前記比較情報に基づいて最大の指数表示部を選
    択し出力するｎ入力比較回路と， それぞれのデータの指数表示部と前記比較情報を入力と
    して，それぞれのデータの仮数表示部をｎ個のデータの
    中の最大の指数表示部を持つデータに対して桁合せを行
    うためのシフト量を求めるシフト量生成回路と， ｎ個のそれぞれのデータの仮数表示部と前記それぞれの
    データに対応したシフト量を入力として，仮数表示部の
    桁合せを行うｎ個のシフタと， 前記ｎ個のシフタの出力B1，B2，B3，…，Bnを入力とし
    て，C0＋C1＝B1＋B2＋B3＋…＋Bnとなる２個のデータ
    C0，C1を出力する第１の加算回路と， 前記２個のデータC0，C1を入力として，C2＝C0＋C1とな
    るデータC2を出力する第２の加算回路と， 前記第２の加算回路の出力を入力として，該加算結果を
    正規化するために必要な情報を生成する正規化情報生成
    回路と， 前記正規化情報生成回路の出力に基づいて，前記第２の
    加算回路の出力を必要なだけ上位側または下位側にシフ
    トするシフタと， 前記ｎ入力比較回路から出力される指数表示部の最大値
    と前記正規化情報生成回路から出力される正規化情報を
    入力として，結果の指数表示部を生成する指数演算回路
    とを含むことを特徴とする浮動小数点データ総和演算回
    路。
  2. 【請求項２】前記ｎ入力比較回路が，それぞれの浮動小
    数点データの指数表示部E1，E2，E3，…，Enを入力とし
    て，それらの中の２個の指数表示部Ei，Ej（１≦i,j≦
    n,i≠ｊ）の大小関係を示す信号を生成し出力するnC2個
    の２入力比較回路と，該nC2個の２入力比較回路の出力
    を入力し前記ｎ個の指数表示部E1，E2，E3，…，Enのど
    れが最大値であるかを示す信号を生成し出力する判定回
    路と，この判定回路から出力される比較情報に基づいて
    指数表示部E1，E2，E3，…，Enの中の最大値を選択する
    選択回路とを含んでいることを特徴とする，特許請求の
    範囲第１項記載の浮動小数点データ総和演算回路。
JP63334316A 1988-12-28 1988-12-28 浮動小数点データ総和演算回路 Expired - Fee Related JP2693800B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63334316A JP2693800B2 (ja) 1988-12-28 1988-12-28 浮動小数点データ総和演算回路
US07/456,667 US5021986A (en) 1988-12-28 1989-12-27 Total sum calculation circuit capable of rapidly calculating a total sum of more than two input data represented by a floating point representation
DE68923606T DE68923606T2 (de) 1988-12-28 1989-12-27 Totalsummenberechnungsschaltung zur schnellen Berechnung einer Totalsumme von mehr als zwei in Gleitkommadarstellung dargestellten Eingangsdaten.
CA002006704A CA2006704C (en) 1988-12-28 1989-12-27 Total sum calculation circuit capable of rapidly calculating a total sum of more than two input data represented by a floating point representation
EP89123982A EP0376266B1 (en) 1988-12-28 1989-12-27 Total sum calculation circuit capable of rapidly calculating a total sum of more than two input data represented by a floating point representation
AU47282/89A AU621788B2 (en) 1988-12-28 1989-12-28 Total sum calculation circuit capable of rapidly calculating a total sum of more than two input data represented by a floating point representation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63334316A JP2693800B2 (ja) 1988-12-28 1988-12-28 浮動小数点データ総和演算回路

Publications (2)

Publication Number Publication Date
JPH02178769A JPH02178769A (ja) 1990-07-11
JP2693800B2 true JP2693800B2 (ja) 1997-12-24

Family

ID=18275991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63334316A Expired - Fee Related JP2693800B2 (ja) 1988-12-28 1988-12-28 浮動小数点データ総和演算回路

Country Status (6)

Country Link
US (1) US5021986A (ja)
EP (1) EP0376266B1 (ja)
JP (1) JP2693800B2 (ja)
AU (1) AU621788B2 (ja)
CA (1) CA2006704C (ja)
DE (1) DE68923606T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2050799C (en) * 1990-09-07 1994-03-22 Shingo Ishihara Shift amount floating-point calculating circuit with a small amount of hardware and rapidly operable
WO1992009698A1 (en) 1990-11-26 1992-06-11 Genetics Institute, Inc. Expression of pace in host cells and methods of use thereof
US5247471A (en) * 1991-12-13 1993-09-21 International Business Machines Corporation Radix aligner for floating point addition and subtraction
EP0593073A1 (en) * 1992-10-16 1994-04-20 Matsushita Electric Industrial Co., Ltd. A processor incorporating shifters
GB2275355B (en) * 1993-02-19 1997-06-18 Motorola Inc Detection of exponent underflow and overflow in a floating point adder
JP2919386B2 (ja) * 1996-09-19 1999-07-12 甲府日本電気株式会社 浮動小数点数検出装置および浮動小数点数検出回路
GB2323189B (en) * 1997-03-14 2001-11-21 Nokia Mobile Phones Ltd Processing multi-bit signals representing floating-point numbers
JP4086459B2 (ja) * 2000-11-13 2008-05-14 Ｎｅｃエレクトロニクス株式会社 固定小数点データ生成方法及び固定小数点データ生成回路
US6751638B2 (en) * 2001-05-11 2004-06-15 Sun Microsystems, Inc. Min and max operations for multiplication and/or division under the simple interval system
US7543013B2 (en) * 2006-08-18 2009-06-02 Qualcomm Incorporated Multi-stage floating-point accumulator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335372A (en) * 1980-03-28 1982-06-15 Motorola Inc. Digital scaling apparatus
JPS59188740A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd フロ−テイング加算器
US4562553A (en) * 1984-03-19 1985-12-31 Analogic Corporation Floating point arithmetic system and method with rounding anticipation
AU4490185A (en) * 1984-07-30 1986-02-25 Kumarasena, A.K. The multi input fast adder
US4734876A (en) * 1985-12-18 1988-03-29 Motorola, Inc. Circuit for selecting one of a plurality of exponential values to a predetermined base to provide a maximum value
ES2026444T3 (es) * 1986-10-31 1992-05-01 International Business Machines Corporation Procedimiento y disposicion de circuitos para la suma de numeros de coma flotante.
AU606559B2 (en) * 1987-12-24 1991-02-07 Nec Corporation Circuit for comparing a plurality of binary inputs

Also Published As

Publication number Publication date
EP0376266A3 (en) 1992-03-04
EP0376266A2 (en) 1990-07-04
CA2006704C (en) 1993-12-21
JPH02178769A (ja) 1990-07-11
US5021986A (en) 1991-06-04
DE68923606T2 (de) 1996-01-04
EP0376266B1 (en) 1995-07-26
AU4728289A (en) 1990-07-05
CA2006704A1 (en) 1990-06-28
AU621788B2 (en) 1992-03-19
DE68923606D1 (de) 1995-08-31

Similar Documents

Publication Publication Date Title
JP3492638B2 (ja) 浮動小数点乗算器
KR100232962B1 (ko) 자리올림수 교정을 갖는 휴즈된 부동 소수점 곱셈 및 누산 장치
US7921149B2 (en) Division and square root arithmetic unit
JPH03208170A (ja) 数学関数の近似を計算する数値システム及び計算法
KR100241076B1 (ko) 조정및정규화클래스를구비한부동소수점승산및누산장치
US5148386A (en) Adder-subtracter for signed absolute values
JP2693800B2 (ja) 浮動小数点データ総和演算回路
EP0356153B1 (en) Radix-2**n divider method and apparatus using overlapped quotient bit selection and concurrent quotient rounding and correction
US6175851B1 (en) Fast adder/subtractor for signed floating point numbers
JPH04283831A (ja) 除算器
JP3436994B2 (ja) シフト装置
US6889241B2 (en) Floating point adder
KR100627993B1 (ko) 3입력 분할 가산기
US5170371A (en) Method and apparatus for rounding in high-speed multipliers
Raafat et al. A decimal fully parallel and pipelined floating point multiplier
JP3306497B2 (ja) 浮動小数点乗算器における丸め回路
US20030115236A1 (en) Elimination of rounding step in the short path of a floating point adder
Yehia et al. A redundant decimal floating-point adder
JPH086766A (ja) 正弦余弦演算装置
JPH06250820A (ja) 浮動小数点加算器における指数アンダフローおよびオーバフローの検出方法および装置
EP0780759A1 (en) Elimination of math overflow flag generation delay in an alu
JP3233432B2 (ja) 乗算器
JP2931632B2 (ja) 桁移動装置及び浮動小数点演算装置
JP3100868B2 (ja) 浮動小数点数のための算術演算装置
JPH0361224B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees