JPH0361224B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高精度の積和演算を短時間に行うこ
とのできる。浮動小数点積和演算器に関する。

〔従来の技術〕

積和演算器が行う積和演算は、ここでは、当該
演算器に入力される２つのデータ列について、各
データ列の対応する項ごとに乗算を行い、その乗
算の結果を順次加算することにより、内積を求め
る演算である、と定義される。

従来の積和演算器において、入力データとして
単精度の浮動小数点データを与えたとき、先ず通
常の浮動小数点乗算に従つて乗算値を得、次いで
加算が行なわれるが、この場合、浮動小数点乗算
の結果は、丸めによつて単精度の浮動小数点デー
タとして得られる。

上記の通常の浮動小数点乗算を具体的に述べ
る。例えば第６図ａに示すように、数値データ６
１が、指数部がｅビツト、仮数部がｎビツト（２
の補数表示）の浮動小数点データ形式で与えられ
たとする。このようなデータ同士の乗算を行う
と、指数部同士の加算及び仮数部同士の乗算が行
われ、特に仮数部は２の補数表示によつて２ｎ−
ビツトとなる。この2n−ビツトの乗算結果は、
正規化され、この上位ｎビツトを取出すことによ
つて、単精度のデータとして求められる。

上記の結果、従来の積和演算器では、単精度の
浮動小数点データとして得られた乗算値を用いて
引続き加算を行うので、積和演算の精度が低くな
る。

従つて、上記積和演算を高精度で行うために
は、最初の乗算による2n−１ビツトの仮数部の
乗算結果を丸めることなく、累算する必要があ
る。これを実際に行うには、第６図ｂに示すよう
なｅビツトの指数部及び2n−１ビツトの仮数部
を有する倍精度浮動小数点データ６２の状態で積
和演算を行うことができるようにする必要があ
る。

〔発明が解決しようとする問題点〕

ｅビツトの指数部及び2n−１ビツトの仮数部
を有する倍精度浮動小数点データについて浮動小
数点加算を行う場合には、桁合せシフタで倍精度
の仮数部をシフトさせる必要がある。また、仮数
部について倍精度加算を行うと共に、最後に正規
化シフタによりその加算結果について再度倍精度
シフトを行う必要が生じる。

上記のように倍精度浮動小数点加算を行うに
は、桁合せシフト、加算、正規化シフトの各々に
関し、倍精度処理を行う必要がある。従つて単精
度の浮動小数点加算を行う場合に比較して処理に
時間を要し、演算全体に要する時間が長くなる。

本発明の目的は、倍精度浮動小数点加算を含む
積和演算において、浮動小数点加算の一部を省略
し、演算時間を高速化した浮動小数点積和演算器
を提供することにある。

〔問題点を解決するための手段〕

本発明に係る浮動小数点積和演算器は、２つの
単精度の浮動小数点データ列を入力し、対応する
項ごとに乗算し、その乗算結果を順次加算する浮
動小数点積和演算器において、乗算データを倍精
度で出力る浮動小数点乗算器と、前記乗算データ
と順次加算データを入力し、両データについて桁
合せシフトを行い、２つの倍精度仮数部と１つの
指数部を出力する倍精度桁合せシフタと、前記２
つの倍精度仮数部を加算し、倍精度加算出力とオ
ーバーフロー出力を出力する倍精度加算器と、こ
の倍精度加算器でオーバーフローが生じたとき前
記倍精度加算出力に対し１ビツト右シフタを行う
１ビツト右シフトと、前記倍精度加算器でオーバ
ーフローが生じたとき前記倍精度桁合せシフタか
ら出力される指数部に１を加算する指数部加算器
と、この指数部加算器の出力を指数部とし、前記
１ビツト右シフタの出力を仮数部とした前記順次
加算データを格納すると共に、前記倍精度桁合せ
シフタにこの順次加算データを与える倍精度レジ
スタと、この倍精度レジスタにおける最終的な順
次加算データを左正規化を行う左正規化シフタと
を備えたことを特徴としている。

〔作用〕

本発明において、浮動小数点乗算器に入力され
る２つの単精度の浮動小数点データ同士の乗算結
果の仮数部を、単精度に丸めることなく、倍精度
のまま、倍精度桁合せシフタに入力し、戻された
倍精度レジスタの出力と桁合せを行つた後桁合せ
された倍精度仮数部同士の加算を倍精度加算器に
よつて行う。そして上記の仮数部加算においてオ
ーバーフローが生じたときには、１ビツト右シフ
タによつて仮数部を１ビツト右シフトし、指数部
加算器によつて桁合せされた指数部に１を加算す
る。

仮数部加算において桁落ちが生じた場合には、
仮数部の加算結果は非正規化数になる。しかし、
非正規化数になつても正規化は行われず、加算結
果に対し逐一正規化しないで積和演算を行い、こ
れにより倍精度正規化シフトに要する時間を省略
することができる。

正規化しない積和演算を行う場合、一般に指数
部の値は増加することはあるが、反対に減少する
ことはない。そのため、桁落ちが生じて積和の値
が減少した時に、指数部の値が積和の指数部の値
よりも小さい浮動小数点乗算結果を積和の値に加
算しようとすると、桁合せシフトにより、浮動小
数点乗算結果の仮数部の下位ビツトが、最悪の場
合、正規化を行つた場合に比較して、桁落ちした
ビツト数と同じだけ失われることになる。このよ
うな場合、仮数部の演算精度（演算桁数）は、
（仮数部の桁数）−（桁落ちした桁数）になつてい
る。

しかし、仮数部加算は倍精度で行われるので、
仮に単精度に相当するビツト数の桁落ちが生じた
としても、残りの単精度に相当するビツト数の演
算精度は保存される。従つて、最終的な演算結果
の仮数部を単精度で得ることを考えれば、単精度
に相当するビツト数以下の桁落ちまで許容され
る。

〔実施例〕

以下に、図面を用いて本発明の実施例を説明す
る。

第１図は浮動小数点積和演算器の全体構成を示
すブロツク図である。浮動小数点積和演算器は、
図示されるように、浮動小数点乗算器１と、倍精
度桁合せシフト２と、倍精度加算器３と、指数部
加算器４と、１ビツト右シフタ２と、倍精度加算
器３と、指数部加算器４と、１ビツト右シフタ５
と、倍精度レジスタ６と左正規化シフタ７とから
構成される。

上記構成において、浮動小数点乗算器１は２つ
入力端子１ａを有し、各入力端子１ａを介して２
つのｅ＋ｎビツトの浮動小数点データを入力す
る。浮動小数点データにおいて、ｅビツトは指数
部、ｎビツトは仮数部である。浮動小数点乗算器
１は２つの浮動小数点データに基づいてｅ＋2n
−１ビツトの乗算データ８を出力する。乗算デー
タ８において、ｅビツトは指数部、2n−１ビツ
トは仮数部である。倍精度桁合せシフタ２には、
上記乗算データ８と後述される倍精度レジスタ６
の出力データ９とが入力される。倍精度桁合せシ
フタ２は、乗算データ８と出力データ９に関し、
指数部の値の大きい方を検出して指数部出力１０
として出力すると共に、指数部の値の小さい方の
仮数部につき桁合せシフトを行つた後乗算データ
８と出力データ９に係る仮数部を仮数部出力１
１，１２として出力する。仮数部出力１１，１２
は倍精度加算器３に入力される。倍精度加算器３
は倍精度桁合せシフタ２から与えられる２つの仮
数部出力１１，１２を加算し、倍精度加算出力１
３を出力する。また同時に倍精度加算器３は、加
算においてオーバーフローが生じた時には“１”、
オーバーフローが生じない時には“０”のオーバ
ーフロー出力１４を出力する。

指数部加算器４は、倍精度桁合せシフタ２から
の指数部出力１０と倍精度加算器３からのオーバ
ーフロー出力１４を入力し、指数部出力１０の最
下位ビツトにオーバーフロー出力１４を加算す
る。また１ビツト右シフタ５は、倍精度加算器３
からの倍精度加算出力１３とオーバーフロー出力
１４を入力し、オーバーフロー出力１４が“１”
の時には倍精度加算出力１３を１ビツト右方向に
シフトさせて出力し、オーバーフロー出力１４
が、“０”の時には上記シフトを行わずそのまま
出力する機能を有する。

上記指数部加算器４の出力及び１ビツト右シフ
タ５の出力は倍精度レジスタ６に与えられる。倍
精度レジスタ６は、指数部加算器４の出力を指数
部とし、１ビツト右シフタ５の出力を仮数部とし
たｅ＋2n−１ビツトの浮動小数点データを格納
する。このようにして倍精度レジスタ６に格納さ
れた浮動小数点データは、所要の累算が完了する
までの間、桁合せシフタ２に力えられる。

左正規化シフタ７は、所要の累算が完了した後
に、上記倍精度レジスタ６に格納されたｅ＋2n
−１ビツトの浮動小数点データに対して左正規化
演算を行うものである。ここで、左正規化演算と
は、仮数部における左端の符号ビツトの次のビツ
ト位置に当該符号ビツトと異なる符号ビツトが来
るように、仮数部全体を左方向にシフトさせ、そ
の時のシフト量を指数部から減ずる演算をいう。
第６図の例で具体的に示すと、第６図ｃの浮動小
数点データの仮数部をｍビツト左方向にシフト
し、指数部からｍを引くと、第６図ｄに示す如き
浮動小数点データが左正規化演算されたものとし
て得られる。

次に上記構成を有する浮動小数点積和演算器の
動作を、第２図及び第３図のフローチヤートに従
つて説明する。第２図及び第３図のフローチヤー
トは結合子，，により結合される。

先ず、積和演算を開始すると、浮動小数点乗算
器１の２つの入力端子１ａ，１ａのそれぞれにｅ
＋ｎビツトの浮動小数点データが入力される（ス
テツプS1）。浮動小数点乗算器１は、これらの入
力データについて浮動小数点乗算を行い（ステツ
プS2）、ｅ＋2n−１ビツトの乗算データ８を得
て、これを出力する。

ここで、上記乗算データ８の指数部をＥ１、指
数部Ｅ１の値をe₁と表現し、且つ仮数部をＭ１と
表現する。一方、倍精度レジスタ６から与えられ
る出力データ９の指数部をＥ２、指数部Ｅ２の値
をe₂と表現し、且つ加数部Ｍ２と表現する。

次のステツプでは、倍精度桁合せシフタ２にお
いて、Ｅ１とＥ２の差ｄ＝e₁−e₂を求める（ステ
ツプS3）。ｄが負のときには、倍精度桁合せシフ
タ２は、Ｍ１を｜ｄ｜桁左方向にシフトし（ステ
ツプS4）、こうして得られたＭ１を仮数部出力１
１且つ上記Ｍ２を仮数部出力１２とすると共にＥ
２を指数部出力１０とする（ステツプS5）。反対
にｄが正のときには、Ｍ２をｄ桁左方向にシフト
し（ステツプS6）、こうして得られたＭ２を仮数
部出力１２且つＭ１を仮数部出力１１とすると共
に、Ｅ１を指数部出力１０とする（ステツプ
S7）。

倍精度加算器３では、上記の如く定まる仮数部
出力１１，１２の加算が行われ、倍精度加算器３
は倍精度加算出力１３を出力する（ステツプ
S8）。倍精度加算器３における加算においてはオ
ーバーフローが生じたか否かが判断される。（ス
テツプS9）。オーバーフローが生じた場合には、
１ビツト右シフタ５によつて倍精度加算出力１３
の仮数部を１ビツト右シフトし（ステツプS10）、
または指数部加算器４によつて倍精度桁合せシフ
タ２から出力される指数部出力１０に１を加算す
る（ステツプS11）。仮数部について上記１ビツ
ト右シフトを行う場合には、仮数部の最上位ビツ
トには倍精度加算出力１３のキヤリー出力が入力
される。オーバーフローが生じない場合にはステ
ツプS10，S11は実行されない。

倍精度レジスタ６は、指数部加算器４の出力を
指数部とし、１ビツト右シフタ５の出力を仮数部
とした浮動小数点データを、中間結果として格納
する（ステツプS12）。ステツプ１３は、累算が
終了したか否かを判断するステツプで、終了して
いない場合には、ステツプS1の戻り、次の入力
データに対して、上記ステツプS1〜S12の処理を
繰返す。

累算が終了した場合には、倍精度レジスタ６に
格納される値を、最終結果として左正規化シフタ
７で正規化し（ステツプS14）、正規化した出力
を出力して（ステツプS15）、終了する。

上記動作で明らかなように、本発明に係る浮動
小数点積和演算器では、累算の途中において逐一
正規化を行わず、累算終了後の最終結果のみを正
規化する。従つて１回の累算に必要とされる浮動
小数点加算に要する時間を短縮することができ
る。

次に前記倍精度桁合せシフタ２と左正規化シフ
タ７の詳細な構成を説明する。

第４図は倍精度桁合せシフタ２の構成を示す回
路図である。倍精度桁合せシフタ２は、図示の如
く、入力レジスタ２０１，２０２、減算器２０
３，２０４、入力セレクタ２０５，２０６、シフ
ト量セレクタ２０７、シフタ２０８、指数部出力
セレクタ２０９、仮数部出力セレクタ２１０，２
１１とから構成される。

上記構成において、第１の入力レジスタ２０１
には前記乗算データ８が入力し、第２のレジスタ
２０２には前記出力データ９が入力する。入力レ
ジスタ２０１に格納された乗算データ８の指数部
及び入力レジスタ２０２に格納された出力データ
９の指数部は減算器２０３，２０４に供給され、
減算器２０３は入力レジスタ２０１の指数部から
入力レジスタ２０２の指数部を減算し、減算器２
０４は入力レジスタ２０２の指数部から入力レジ
スタ２０１の指数部を減算する。これの減算器２
０３，２０４の各減算出力はシフト量セレクタ２
０７に供給される。

また減算器２０３は、前記２つの指数部の大小
関係を表わす符号信号として、減算値における最
上位ビツトを取り、これをCSから出力する。こ
の符号信号において、入力レジスタ２０１の指数
部の値が入力レジスタ２０２の指数部の値より大
きいか又は等しいときにはCSの値は“０”とな
り、反対に入力レジスタ２０１の指数部の値が入
力レジスタ２０２の指数部の値よりも小さいとき
にはCSの値は“１”となる。この符号信号は、
入力セレクタ２０５，２０６、シフト量セレクタ
２０７等に与えられる。

入力セレクタ２０５，２０６のそれぞれには、
入力レジスタ２０１，２０２の各仮数部が供給さ
れ、上記CSの値に応じていずれかの仮数部を選
択する。すなわち、入力セレクタ２０５は、CS
の値が“０”のときには入力レジスタ２０１２ｎ
−１ビツト仮数部を選択し、CSの値が“１”の
ときには入力レジスタ２０２の2n−１ビツトの
仮数部を選択する。一方、入力セレクタ２０６
は、CSの値が“０”のときには入力レジスタ２
０２の仮数部を選択し、CSの値が“１”のとき
には入力レジスタ２０１の仮数部を選択する。入
力セレクタ２０５の出力は仮数部出力セレクタ２
１０，２１１に与えられ、入力セレクタ２０６の
出力はシフタ２０８に与えられる。

前記シフト量セレクタ２０７は、CSの値が
“０”のときに減算器２０３の出力を選択し、CS
の値が“１”のときに減算器２０４の出力を選択
する。シフト量セレクタ２０７の出力はシフタ２
０８に与えられる。

シフタ２０８では、入力セレクタ２０６の出力
について、シフト量セレクタ２０７の出力によつ
て指定されるビツト数の分だけ右シフトが行われ
る。シフタ２０８の出力は仮数部出力セレクタ２
１０，２１１に与えられる。

指数部出力セレクタ２０９には、入力レジスタ
２０１，２０２の指数部出力及び減算器２０３の
前記符号信号が供給される。指数部出力セレクタ
２０９は、CSの値が“０”のときに入力レジス
タ２０１の指数部出力を選択し、CSの値が“１”
のときに入力レジスタ２０２の指数部出力を選択
する。指数部出力セレクタ２０９は前記指数部出
力１０を出力する。

仮数部出力セレクタ２１０，２１１には減算器
２０３から符号信号が供給され、この符号信号に
よつて仮数部出力セレクタ２１０，２１１は次の
ようなセレクタ動作を行う。すなわち、仮数部出
力セレクタ２１０では、CSの値が“０”のとき
には入力セレクタ２０５の出力を選択し、CSの
値が“１”のときにはシフタ２０８の出力を選択
し、前記仮数部出力１１として出力する。また仮
数部出力セレクタ２１１では、CSの値が“０”
のときにはシフタ２０８の出力を選択し、CSの
値が“１”のときには入力セレクタ２０５の出力
を選択し、前記仮数部出力１２として出力する。

以下のようにして、倍精度桁合せシフタ２で
は、入力レジスタ２０１，２０２に入力される乗
算データ８と出力データ９のうち、大きい値の指
数部が指数部出力１０として出力され、小さい値
の指数部を有するデータの仮数部が指数部の差の
分だけ右シフトされることによつて仮数部出力１
１，１２が出力される。

第５図は左正規化シフタ７の構成を示す回路図
である。左正規化シフタ７は、図示される如く、
入力レジスタ７１と、最大反符号ビツト検出回路
７２と、減算器７３と、シフタ７４と、出力レジ
スタ７５から構成される。

上記構成において、入力レジスタ７１には前記
倍精度レジスタ６から累算された出力データが入
力される。入力レジスタ７１の出力において、指
数部データが減算器７３に与えられると共に仮数
部データが最大反符号ビツト検出回路７２及びシ
フタ７４に与えられる。最大反符号ビツト検出回
路７２は、上記仮数部データの最大反符号ビツト
（符号ビツトの下位ビツトの中で符号ビツトと異
なるビツトを有する最大桁のビツト）の位置を検
出し、符号ビツトの次の桁のビツトと最大反符号
ビツトとの桁の差を出力する。最大反符号ビツト
検出回路７２の出力は減算器７３及びシフタ７４
に与えられる。

減算器７３では、入力レジスタ７１の指数部デ
ータから最大反符号ビツト検出回路７２の出力が
減じられる。またシフタ７４では、入力レジスタ
７１の仮数部データについて最大反符号ビツト検
出回路７２の出力をシフト量として左シフトが行
われる。かかる減算器７３及びシフタ７４の出力
に基づいて、出力レジスタ７５は、減算器７３の
ｅビツトの出力を指数部とし、シフタ７４の2n
−１ビツトの出力を仮数部とした、ｅ＋2n−１
ビツトの浮動小数点データを出力する。

〔発明の効果〕

以上の説明で明らかなように、本発明によれ
ば、順次に得られる浮動小数点乗算結果に対して
倍精度小数点累算を行う浮動小数点積和演算器に
おいて、上記浮動小数点累算における各加算にお
いて正規化シフトを行わず、最終的な累算結果の
みに対して正規化を行うことにより、浮動小数点
加算に要する時間を短縮化し、浮動小数点積和演
算全体に要する時間を短くすることができる効果
がある。

【図面の簡単な説明】

第１図は、本発明に係る浮動小数点積和演算器
の全体構成を示すブロツク図、第２図は動作説明
のためのフローチヤート、第３図は動作説明のた
めのフローチヤート、第４図は倍精度桁合せシフ
タの詳細な構成を示す回路図、第５図は左正規化
シフタの詳細な構成を示す回路図、第６図は通常
の浮動小数点データ表現及び倍精度浮動小数点デ
ータ表現を示す図である。 １……浮動小数点乗算器、２……倍精度桁合せ
シフタ、３……倍精度加算器、４……指数部加算
器、５……１ビツト右シフタ、６……倍精度レジ
スタ、７……左正規化シフタ。

Claims (1)

【特許請求の範囲】
1. １ ２つの単精度の浮動小数点データ列を入力
   し、対応する項ごと乗算し、その乗算結果を順次
   加算する浮動小数点積和演算器において、乗算デ
   ータを倍精度で出力する浮動小数点乗算器と、前
   記乗算データと順次加算データを入力し、両デー
   タについて桁合せシフトを行い、２つの倍精度仮
   数部と１つの指数部を出力する倍精度桁合せシフ
   タと、前記２つの倍精度仮数部を加算し、倍精度
   加算出力とオーバーフロー出力を出力する倍精度
   加算器と、この倍精度加算器でオーバーフローが
   生じたとき前記倍精度加算出力に対し１ビツト右
   シフトを行う１ビツト右シフタと、前記倍精度加
   算器でオーバーフローが生じたとき前記倍精度桁
   合せシフタから出力される指数部に１を加算する
   指数部加算器と、この指数部加算器の出力を指数
   部とし、前記１ビツト右シフタの出力を仮数部と
   した前記順次加算データを格納すると共に、前記
   倍精度桁合せシフタにこの順次加算データを与え
   る倍精度レジスタと、この倍精度レジスタにおけ
   る最終的な順次加算データを左正規化を行う左正
   規化シフタとを備えたことを特徴とする浮動小数
   点積和演算器。