JP2684966B2 - 入出力処理装置のデバッグ装置 - Google Patents

入出力処理装置のデバッグ装置

Info

Publication number
JP2684966B2
JP2684966B2 JP5201669A JP20166993A JP2684966B2 JP 2684966 B2 JP2684966 B2 JP 2684966B2 JP 5201669 A JP5201669 A JP 5201669A JP 20166993 A JP20166993 A JP 20166993A JP 2684966 B2 JP2684966 B2 JP 2684966B2
Authority
JP
Japan
Prior art keywords
channel program
address
input
processing device
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5201669A
Other languages
English (en)
Other versions
JPH0756765A (ja
Inventor
昌弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5201669A priority Critical patent/JP2684966B2/ja
Publication of JPH0756765A publication Critical patent/JPH0756765A/ja
Application granted granted Critical
Publication of JP2684966B2 publication Critical patent/JP2684966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理システムにお
ける入出力動作を制御する入出力処理装置に関し、特に
そのデバッグあるいは障害解析を行なう装置に関する。
【0002】
【従来の技術】従来この種の入出力処理装置のデバッグ
装置では、入出力動作を制御する入出力処理装置の評価
や障害調査をする際、主記憶装置内のある特定のチャネ
ルコマンドを実行した直後の情報処理システムの状態を
調べるために、そのチャネルコマンドに対応する入出力
処理装置マイクロプログラムのマイクロプログラムアド
レスが診断処理装置から指示されていた。そして、この
指示されたアドレスに、入出力処理装置マイクロプログ
ラムアドレスが達した時に、入出力処理装置のクロック
を停止させて、情報処理システム内のデータを採取して
いた。例えば、特開平2−171937号公報には、マ
イクロプログラムの実行アドレス比較結果に基づいて処
理装置のクロックを停止させるアドレス一致停止回路が
記載されている。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
入出力処理装置のデバッグ装置では、マイクロプログラ
ムのレベルでアドレス一致の検出を行なっているため、
異なるチャネルコマンドが同一のマイクロプログラムを
共有しているような場合には特定のチャネルコマンドが
実行されたことを検出することが困難であるという問題
があった。さらに、特定のチャネルコマンドが実行され
たことを検出することが仮に出来たとしても、従来のよ
うに入出力処理装置のクロックのみを停止させるだけで
は、情報処理システム内の、例えば演算処理装置のよう
な他の装置が、システムの状態を変更してしまい適切な
データ採取ができない。特に、入出力処理装置の処理速
度は演算処理装置などの処理速度よりも格段に遅いた
め、ソフトウェア的に割り込みをかけたとしても、他の
処理装置を即座に実行を中断させることは難しい。
【0004】
【課題を解決するための手段】上述した問題点を解決す
るために本願発明の入出力処理装置のデバッグ装置は、
情報処理システムにおいて、この情報処理システム全体
を制御するシステム制御装置と、主記憶装置と、ソフト
ウェア命令を解釈して演算処理や前記主記憶装置への参
照更新処理を行なう演算処理装置と、情報処理システム
の診断を行なう診断処理装置と、入出力装置とのやりと
りを行なう入出力処理装置とを有し、この入出力処理装
置において、前記演算処理装置からの指令に応答して前
記主記憶装置に格納されているチャネルプログラムを実
行するチャネルプログラム実行手段と、このチャネルプ
ログラム実行手段で実行中のチャネルプログラムアドレ
スを保持するチャネルプログラム実行アドレス格納手段
と、前記診断処理装置から指示された停止すべきチャネ
ルプログラムアドレスを保持するチャネルプログラム停
止アドレス格納手段と、前記チャネルプログラム実行ア
ドレス格納手段が保持するアドレスと前記チャネルプロ
グラム停止アドレス格納手段が保持するアドレスとを比
較して両者の一致を検出するチャネルプログラムアドレ
ス比較手段とを有し、このチャネルプログラムアドレス
比較手段でアドレス一致が検出された場合に当該入出力
処理装置を停止させる。
【0005】また、前記入出力処理装置において、前記
演算処理装置からの指令に応答して前記主記憶装置に格
納されているチャネルプログラムを実行するチャネルプ
ログラム実行手段と、このチャネルプログラム実行手段
で実行中のチャネルプログラムアドレスを保持するチャ
ネルプログラム実行アドレス格納手段と、前記診断処理
装置から指示された停止すべきチャネルプログラムアド
レスを保持するチャネルプログラム停止アドレス格納手
段と、前記チャネルプログラム実行アドレス格納手段が
保持するアドレスと前記チャネルプログラム停止アドレ
ス格納手段が保持するアドレスとを比較して両者の一致
を検出するチャネルプログラムアドレス比較手段と、こ
のチャネルプログラムアドレス比較手段でアドレス一致
が検出された場合に情報処理システム全体の停止を前記
システム制御装置に指示するシステム停止指示手段とを
有する。
【0006】
【実施例】次に本願発明の入出力処理装置のデバッグ装
置の一実施例について図面を参照して詳細に説明する。
【0007】図1を参照すると、本願発明の一実施例で
ある入出力処理装置のデバッグ装置は、情報処理システ
ム全体を制御をするシステム制御装置10と、ソフトウ
ェア命令を解釈して各種演算などの処理を行なう演算処
理装置20と、情報処理システムの診断を行なう診断処
理装置30と、主記憶装置50と、入出力装置とのイン
タフェースを司る入出力処理装置40とが、システムバ
ス100を介して相互に接続されている。
【0008】入出力処理装置40はさらに、主記憶装置
50に格納されているチャネルプログラムを逐一取り出
して実行するチャネルプログラム実行手段41と、この
チャネルプログラム実行手段41によって実行中のチャ
ネルプログラムの主記憶アドレスを保持するチャネルプ
ログラム実行アドレス格納手段42と、診断処理装置3
0から指示された停止すべきチャネルプログラムアドレ
スを保持するチャネルプログラム停止アドレス格納手段
43と、チャネルプログラム実行アドレス格納手段42
のアドレスとチャネルプログラム停止アドレス格納手段
43のアドレスとを比較して両者の一致を検出するチャ
ネルプログラムアドレス比較手段44と、このチャネル
プログラムアドレス比較手段44でアドレス一致が検出
された場合に情報処理システム全体の停止を指示するシ
ステム停止指示手段45とを有している。
【0009】次に本実施例の動作について説明する。
【0010】システム制御装置10は、この情報処理シ
ステム全体を統括しており、システム内の各装置に対す
るクロックの供給、障害を起こした装置の切離しと復旧
後の組込み、主記憶装置と各装置とのインタフェース制
御、および、各装置間の通信制御処理などを行なう。こ
のシステム制御装置10が供給するクロックに同期し
て、演算処理装置20は主記憶装置20からソフトウェ
ア命令を取り出し、各命令を実行する。通常の演算命令
や主記憶アクセス命令などは演算処理装置20と主記憶
装置50との間で進められる。演算処理装置20がディ
スク装置などへの入出力命令を実行する際には、まず主
記憶装置50における演算処理装置20と入出力処理装
置40との共通領域に対して、演算処理装置20がチャ
ネルプログラム先頭アドレスや入出力装置番号(チャネ
ル番号)等を書き込み、チャネルプログラム実行待ち状
態にした上で、演算処理装置20からシステムバス10
0を介して入出力処理装置40に入出力要求が発行され
る。そして、この入出力要求を受け取った入出力処理装
置40は、実行待ちのチャネルプログラムを実行(アク
ティブ)状態にして、指定されたチャネルプログラムの
先頭アドレスをチャネルプログラム実行アドレス格納手
段42に設定する。これによって、このアドレスに格納
されているチャネルプログラムを主記憶装置50から読
み出して、チャネルプログラム実行手段41でそのチャ
ネルプログラムを実行する。最初のチャネルプログラム
実行後、チャネルプログラム実行アドレス格納手段42
に保持されているチャネルプログラムアドレスを更新し
て、次のチャネルプログラムアドレスを示すようにす
る。そして、このアドレスを用いて主記憶装置50から
チャネルプログラムを読み出して、チャネルプログラム
実行手段41でチャネルプログラムを実行する。
【0011】入出力処理装置40におけるチャネルプロ
グラムの実行はこのように、主記憶装置50からチャネ
ルプログラムを逐一読み出すことによって行われてい
く。演算処理装置20から指示された入出力命令が入出
力処理装置40で終了した際には、入出力処理装置40
から演算処理装置20に対してチャネルプログラム終了
報告が発せられて、演算処理装置20はその入出力命令
が終了したことを知ることができる。この際、入出力処
理装置40はチャネルプログラム終了報告の中に結果コ
ードを記述し、この結果コードを調べることによって演
算処理装置20はその入出力命令が正常に終了したか否
かを知ることができる。
【0012】図2を参照すると、本願発明の入出力命令
の処理概要図において、演算処理装置20から発行され
た入出力命令は、入出力処理装置40においてチャネル
コマンド列から構成されるチャネルプログラムとして処
理され、さらに各チャネルコマンドからマイクロプログ
ラムが起動されて実際の入出力処理が行われる。なお、
このチャネルコマンドはマイクロプログラムを介さずに
直接ハードウェアにより実現することも可能である。
【0013】特定のチャネルコマンドの実行直後の情報
処理システムの状態を知るために、診断処理装置30は
チャネルプログラムの実行を停止すべきチャネルプログ
ラムアドレスを指定して、あらかじめ入出力処理装置4
0にその旨を指示する。この指示を受け取った入出力処
理装置40は、チャネルプログラム停止アドレス格納手
段43にその停止すべきアドレスを格納する。入出力処
理装置40でのチャネルプログラム実行に際しては、逐
一更新されるチャネルプログラム実行アドレス格納手段
42のチャネルプログラムアドレスとあらかじめ設定さ
れたチャネルプログラム停止アドレス格納手段43のチ
ャネルプログラムアドレスとがチャネルプログラムアド
レス比較手段44にて比較されて、両者が一致するかど
うかが監視される。両アドレスが一致しなければ通常通
りチャネルプログラムの実行が進められていく。もし、
両アドレスが一致することが検出されると、チャネルプ
ログラムアドレス比較手段44からシステム停止指示手
段45にその旨が通知される。通知を受けたシステム停
止指示手段45は、システムバス100を介してシステ
ム制御装置10にこの情報処理システム全体の停止を指
示する。システム制御装置10はこの指示に従い、情報
処理システム内の各装置に対するクロック供給を停止す
る。これにより、この情報処理システムの動作は全て停
止することになる。
【0014】このように情報処理システムをクロックレ
ベルで停止させてしまうのは、既述のように入出力処理
装置40と演算処理装置20との処理速度のギャップが
大きいため、入出力処理装置40だけを止めたとしても
演算処理装置20は相当数の命令を実行してしまい、演
算処理装置20によって主記憶装置50の状態が書き換
えられてしまう可能性が高く、入出力処理装置を評価す
るためにあるチャネルコマンド実行の直後のシステム状
態を調べようとしても、適切なデータ採取が困難となっ
てしまうためである。本願発明のように情報処理システ
ム全体のクロックを停止させてしまうことにより、特定
のチャネルコマンド実行直後の状態を正確に把握するこ
とができ、適切なシステム評価及び障害調査を行なうこ
とができる。なお、入出力処理装置40とシステム内の
他の装置との処理速度にギャップがない場合には従来通
り、入出力処理装置40のみを停止させるように制御す
ることも可能である。
【0015】
【発明の効果】以上説明したように本願発明の入出力処
理装置のデバッグ装置によれば、特定のチャネルコマン
ドを実行した際に情報処理システム全体のクロックを停
止させることにより、特定のチャネルコマンドの実行直
後のシステム状態を正確に把握することができ、適切な
システム評価及び障害調査を行なうことができる。
【図面の簡単な説明】
【図1】本願発明の入出力処理装置のデバッグ装置の一
実施例の構成図である。
【図2】本願発明における入出力命令の処理概要図であ
る。
【符号の説明】
10 システム制御装置 20 演算処理装置 30 診断処理装置 40 入出力処理装置 41 チャネルプログラム実行手段 42 チャネルプログラム実行アドレス格納手段 43 チャネルプログラム停止アドレス格納手段 44 チャネルプログラムアドレス比較手段 50 主記憶装置 100 システムバス

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 情報処理システムにおいて、 この情報処理システム全体を制御するシステム制御装置
    と、 主記憶装置と、 ソフトウェア命令を解釈して演算処理や前記主記憶装置
    への参照更新処理を行なう演算処理装置と、 情報処理システムの診断を行なう診断処理装置と、 入出力装置とのやりとりを行なう入出力処理装置とを有
    し、 この入出力処理装置において、前記演算処理装置からの
    指令に応答して前記主記憶装置に格納されているチャネ
    ルプログラムを実行するチャネルプログラム実行手段
    と、このチャネルプログラム実行手段で実行中のチャネ
    ルプログラムアドレスを保持するチャネルプログラム実
    行アドレス格納手段と、前記診断処理装置から指示され
    た停止すべきチャネルプログラムアドレスを保持するチ
    ャネルプログラム停止アドレス格納手段と、前記チャネ
    ルプログラム実行アドレス格納手段が保持するアドレス
    と前記チャネルプログラム停止アドレス格納手段が保持
    するアドレスとを比較して両者の一致を検出するチャネ
    ルプログラムアドレス比較手段と、このチャネルプログ
    ラムアドレス比較手段でアドレス一致が検出された場合
    に情報処理システム全体の停止を前記システム制御装置
    に指示するシステム停止指示手段とを有することを特徴
    とする入出力処理装置のデバッグ装置。
JP5201669A 1993-08-13 1993-08-13 入出力処理装置のデバッグ装置 Expired - Fee Related JP2684966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5201669A JP2684966B2 (ja) 1993-08-13 1993-08-13 入出力処理装置のデバッグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5201669A JP2684966B2 (ja) 1993-08-13 1993-08-13 入出力処理装置のデバッグ装置

Publications (2)

Publication Number Publication Date
JPH0756765A JPH0756765A (ja) 1995-03-03
JP2684966B2 true JP2684966B2 (ja) 1997-12-03

Family

ID=16444939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5201669A Expired - Fee Related JP2684966B2 (ja) 1993-08-13 1993-08-13 入出力処理装置のデバッグ装置

Country Status (1)

Country Link
JP (1) JP2684966B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223549A (ja) * 1988-03-02 1989-09-06 Nec Corp 入出力処理装置
JPH02171937A (ja) * 1988-12-26 1990-07-03 Nec Corp アドレス一致停止回路

Also Published As

Publication number Publication date
JPH0756765A (ja) 1995-03-03

Similar Documents

Publication Publication Date Title
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JP3192229B2 (ja) 装置周辺部の診断機能を持つ情報処理装置
JP2624798B2 (ja) 処理装置のデバッグ機構
JP2831480B2 (ja) 情報処理装置の障害検知方法
JPH11119992A (ja) ファームウェアのトレース制御装置
JPS5835648A (ja) プログラム実行制御方式
JPH05151021A (ja) 常駐領域組み込み型デバツガによるデバツグ方式
JPH0772874B2 (ja) 割込み受取り装置
JP2967741B2 (ja) Cpu互換性テスト装置
JPS59226946A (ja) マイクロプログラム動作監視方式
JPH0215340A (ja) 状態履歴記憶装置の制御方式
JPH0149975B2 (ja)
JPH02122335A (ja) Ras回路の試験方法
JPH01184551A (ja) プログラムのデバッギング方式
JPS6146535A (ja) 擬似エラ−設定制御方式
JPS62107354A (ja) マイクロプログラム制御装置
JPH07281924A (ja) トレース装置及びこれを備えたエミュレータ
JPS6051961A (ja) 初期プログラムロ−ド処理方式
JPS6282437A (ja) 情報処理装置におけるデバツグ割込み制御方式
JPH07271608A (ja) 割込み発生回路
JPH01293447A (ja) アドレス一致割り込み制御方式
JPH01276249A (ja) ログアウト制御方式
JPS60252960A (ja) プログラム解析制御方式
JPS6167146A (ja) 擬似障害発生方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970715

LAPS Cancellation because of no payment of annual fees