JPH0149975B2 - - Google Patents
Info
- Publication number
- JPH0149975B2 JPH0149975B2 JP58117396A JP11739683A JPH0149975B2 JP H0149975 B2 JPH0149975 B2 JP H0149975B2 JP 58117396 A JP58117396 A JP 58117396A JP 11739683 A JP11739683 A JP 11739683A JP H0149975 B2 JPH0149975 B2 JP H0149975B2
- Authority
- JP
- Japan
- Prior art keywords
- flag
- data processing
- hang
- program
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 65
- 238000001514 detection method Methods 0.000 claims description 28
- 238000004590 computer program Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 description 2
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、コンピユータプログラムのハングア
ツプ検出方法、特に簡単なマイクロプログラムと
タイマ割込み機能によつてハングアツプ検出を行
うようにしたコンピユータプログラムのハングア
ツプ検出方法に関するものである。
ツプ検出方法、特に簡単なマイクロプログラムと
タイマ割込み機能によつてハングアツプ検出を行
うようにしたコンピユータプログラムのハングア
ツプ検出方法に関するものである。
(2) 技術の背景
コンピユータのようなデータ処理装置によつて
データ処理操作を行う場合、マイクロプログラム
に固定障害とかプログラムミスとかがあると、デ
ータ処理装置本来の処理操作が出来ず、或る処理
操作の中の一部の操作を繰返し遂行したり、その
処理操作の途中で操作が進行しなくなつたりする
等のハングアツプが生じることが往々にしてあ
る。コンピユータの作動効率を向上させるために
は、かかるハングアツプをいち早く検出し、これ
に対応する措置を講じることが重要である。他
方、上記の如きハングアツプの検出は、コンピユ
ータの本来の作業であるデータ処理操作、或は
OS(オペレーテイングシステム)の制御下で行う
演算処理をより一層スムーズに実行させるために
行われるものであり、前記各種の処理操作に対し
て補佐的な役割を有するものであるから、コンピ
ユータの容量の有効利用を図り且つ実働時間を延
ばすため種々の改善、工夫が為されて来ている。
データ処理操作を行う場合、マイクロプログラム
に固定障害とかプログラムミスとかがあると、デ
ータ処理装置本来の処理操作が出来ず、或る処理
操作の中の一部の操作を繰返し遂行したり、その
処理操作の途中で操作が進行しなくなつたりする
等のハングアツプが生じることが往々にしてあ
る。コンピユータの作動効率を向上させるために
は、かかるハングアツプをいち早く検出し、これ
に対応する措置を講じることが重要である。他
方、上記の如きハングアツプの検出は、コンピユ
ータの本来の作業であるデータ処理操作、或は
OS(オペレーテイングシステム)の制御下で行う
演算処理をより一層スムーズに実行させるために
行われるものであり、前記各種の処理操作に対し
て補佐的な役割を有するものであるから、コンピ
ユータの容量の有効利用を図り且つ実働時間を延
ばすため種々の改善、工夫が為されて来ている。
(3) 従来技術と問題点
第1図は従来のプログラムハングアツプ検出方
法に用いられるハングアツプ検出回路及びモニタ
用ソフトウエアの一例を示す図である。この図に
おいて、符号1は、タイマ機能を有するカウンタ
2及びこのカウンタ2のオール0の状態を検出す
るオール・ゼロ検出器3とを備えたハングアツプ
検出用回路、符号4は、データ処理装置のデータ
処理部、符号5は、ハングアツプ検出回路1から
の指令を受けてデータ処理部4におけるプログラ
ム作動に割込むソフトモニタ部である。データ処
理部4内では、カウンタ1の初期値を設定するタ
イマセツト作動4aと、当該データ処理部4が為
すべき処理4bと、処理4bが終了した時点でカ
ウンタ1をリセツトするタイマリセツト作動4c
とが順次プログラムに治つて行われる。ハングア
ツプ検出用回路1内では、データ処理部4からの
指令によつてカウンタ2の初期値が設定されると
共に、このカウンタ2は、ハングアツプ検出用回
路1のクロツク動作に同期して−1作動を行い、
この時間測定によつてデータ処理部4でハングア
ツプが生じるか否かを監視する。そして、データ
処理部4が正常に作動している間、カウンタ2
は、処理4bが終了する度毎にタイマリセツト作
動を受けて例えばオール1にリセツトされる。こ
のため、オール・ゼロ検出器3は作動せずハング
アツプの検出は行われない。他方、データ処理部
4内において、何らかの理由でハングアツプが起
つたりすると、当該処理部4による処理4bが終
了しないうちにカウンタ2はカウントアツプし、
オールゼロ検出器3が作動してハングアツプ検出
がされる。このハングアツプ検出に基づいてハン
グアツプ検出回路1からソフトモニタ部5にタイ
マ割込み指令が出され、ソフトモニタ部5はデー
タ処理部4のソフトプログラムに割込んでハング
アツプに対応した処理を行う。
法に用いられるハングアツプ検出回路及びモニタ
用ソフトウエアの一例を示す図である。この図に
おいて、符号1は、タイマ機能を有するカウンタ
2及びこのカウンタ2のオール0の状態を検出す
るオール・ゼロ検出器3とを備えたハングアツプ
検出用回路、符号4は、データ処理装置のデータ
処理部、符号5は、ハングアツプ検出回路1から
の指令を受けてデータ処理部4におけるプログラ
ム作動に割込むソフトモニタ部である。データ処
理部4内では、カウンタ1の初期値を設定するタ
イマセツト作動4aと、当該データ処理部4が為
すべき処理4bと、処理4bが終了した時点でカ
ウンタ1をリセツトするタイマリセツト作動4c
とが順次プログラムに治つて行われる。ハングア
ツプ検出用回路1内では、データ処理部4からの
指令によつてカウンタ2の初期値が設定されると
共に、このカウンタ2は、ハングアツプ検出用回
路1のクロツク動作に同期して−1作動を行い、
この時間測定によつてデータ処理部4でハングア
ツプが生じるか否かを監視する。そして、データ
処理部4が正常に作動している間、カウンタ2
は、処理4bが終了する度毎にタイマリセツト作
動を受けて例えばオール1にリセツトされる。こ
のため、オール・ゼロ検出器3は作動せずハング
アツプの検出は行われない。他方、データ処理部
4内において、何らかの理由でハングアツプが起
つたりすると、当該処理部4による処理4bが終
了しないうちにカウンタ2はカウントアツプし、
オールゼロ検出器3が作動してハングアツプ検出
がされる。このハングアツプ検出に基づいてハン
グアツプ検出回路1からソフトモニタ部5にタイ
マ割込み指令が出され、ソフトモニタ部5はデー
タ処理部4のソフトプログラムに割込んでハング
アツプに対応した処理を行う。
しかしながら、このような従来のプログラムハ
ングアツプ検出方法にあつては、データ処理部4
におけるハングアツプを検出するために専用の回
路を設けなければならない上、ソフトウエア上で
もいわゆるモニタ手段を設けなくてはならないた
め、コンピユータの容量の上でも、また実働時間
の効率化を図る上でも不利であるという問題があ
つた。
ングアツプ検出方法にあつては、データ処理部4
におけるハングアツプを検出するために専用の回
路を設けなければならない上、ソフトウエア上で
もいわゆるモニタ手段を設けなくてはならないた
め、コンピユータの容量の上でも、また実働時間
の効率化を図る上でも不利であるという問題があ
つた。
(4) 発明の目的
本発明は上記従来の問題点を解決するためにな
されたもので、その目的は、特に専用の回路及び
プログラムを設けなくてもマイクロプログラムの
ハングアツプ検出を容易に行うことのできるハン
グアツプ検出方法を提供することにある。
されたもので、その目的は、特に専用の回路及び
プログラムを設けなくてもマイクロプログラムの
ハングアツプ検出を容易に行うことのできるハン
グアツプ検出方法を提供することにある。
(5) 発明の構成
本発明は上記目的を達成するため、プログラム
によつて制御されるデータ処理装置内に、当該プ
ログラム制御によるデータ処理操作の終了でリセ
ツトされる第1のフラグと、第1のフラグにセツ
トされた値が移送される一方、データ処理操作の
終了時に前記第1のフラグと共にリセツトされる
第2のフラグとを設け、データ処理操作の開始後
所定時間が経過したとき、割込み作動によつて第
2のフラグをチエツクし、当該第2のフラグがオ
ンの場合はハングアツプ表示を行う一方、オフの
場合は第1のフラグにセツトされた値を第2のフ
ラグに移送してセツトすることにより、データ処
理装置内での作動不良を検出する様にしたことを
要旨とするものである。
によつて制御されるデータ処理装置内に、当該プ
ログラム制御によるデータ処理操作の終了でリセ
ツトされる第1のフラグと、第1のフラグにセツ
トされた値が移送される一方、データ処理操作の
終了時に前記第1のフラグと共にリセツトされる
第2のフラグとを設け、データ処理操作の開始後
所定時間が経過したとき、割込み作動によつて第
2のフラグをチエツクし、当該第2のフラグがオ
ンの場合はハングアツプ表示を行う一方、オフの
場合は第1のフラグにセツトされた値を第2のフ
ラグに移送してセツトすることにより、データ処
理装置内での作動不良を検出する様にしたことを
要旨とするものである。
(6) 発明の実施例
以下、本発明の実施例を添付の図面を参照して
詳細に説明する。
詳細に説明する。
第2図乃至第4図は、本発明に係るハングアツ
プ検出方法を実行するためのデータ処理装置の構
成及び通常、又は割込み(上記タイマによる割込
みとは異なる)の各レベル操作における作動状態
を示す図である。このデータ処理装置は、各種デ
ータ処理操作に必要なデータが書込まれる制御記
憶11(図中CSで表示してある)と、制御記憶
CSに書込まれたデータを読出すための読出しレ
ジスタ12(図中CSDRで表示してある)と、こ
これら制御記憶11や読出しレジスタ12を含む
各種装置構成部品を管理るハードウエア・コント
ロール部13と、制御記憶11に対してアドレス
呼出しを行うアドレスコントロール部15と、経
過時間を測定するためのタイマ14とを有する一
方、さらに、プログラム制御によるデータ処理操
作の開始及び終了でセツト及びリセツトされ、且
つデータ処理装置内におけるハングアツプ検出に
用いられている一組のフラグ16又は17と、ハ
ングアツプ検出操作に基づいて表示作動するハン
グアツプ表示部18とを備えて成る。
プ検出方法を実行するためのデータ処理装置の構
成及び通常、又は割込み(上記タイマによる割込
みとは異なる)の各レベル操作における作動状態
を示す図である。このデータ処理装置は、各種デ
ータ処理操作に必要なデータが書込まれる制御記
憶11(図中CSで表示してある)と、制御記憶
CSに書込まれたデータを読出すための読出しレ
ジスタ12(図中CSDRで表示してある)と、こ
これら制御記憶11や読出しレジスタ12を含む
各種装置構成部品を管理るハードウエア・コント
ロール部13と、制御記憶11に対してアドレス
呼出しを行うアドレスコントロール部15と、経
過時間を測定するためのタイマ14とを有する一
方、さらに、プログラム制御によるデータ処理操
作の開始及び終了でセツト及びリセツトされ、且
つデータ処理装置内におけるハングアツプ検出に
用いられている一組のフラグ16又は17と、ハ
ングアツプ検出操作に基づいて表示作動するハン
グアツプ表示部18とを備えて成る。
フラグは、割込みプログラムレベル(以下プロ
グラムレベル0と称する)でのプログラム操作に
おいて用いられるフラグ16と、通常のプログラ
ムレベル(以下プログラムレベル1と称する)で
のプログラム操作において用いられるフラグ17
とが用いられ、それぞれのプログラムレベルに対
応する第1のフラグ0A,1Aと第2のフラグ0
B,1Bとを有している。第1のフラグ0A又は
1Aは、それぞれのプログラムレベルによるデー
タ処理操作の開始時点でセツトされ、またこのデ
ータ処理操作の終了時点でリセツトされる。第2
のフラグ0B,1Bはそれぞれ対応する第1のフ
ラグ0A,1Aにセツトされた値が移送される一
方、それぞれのプログラムレベルによるデータ処
理操作の終了時点で上記対応する第1のフラグ0
A,1Aと共にリセツトされる。第1のフラグ0
Aから第2のフラグ0Bへのセツト値の移送、及
び第1のフラグ1Aから第2のフラグ1Bへのセ
ツト値の移送は、各プログラムによるデータ処理
操作中におけるタイマ割込みによるハングアツプ
検出操作において、第2のフラグ0B又は1Bの
セツト値が0(即ちオフ)のときに行われ、これ
ら第2のフラグ0B,1Bのセツト値が1(即ち
オン)のときにはハングアツプ表示が行われる。
グラムレベル0と称する)でのプログラム操作に
おいて用いられるフラグ16と、通常のプログラ
ムレベル(以下プログラムレベル1と称する)で
のプログラム操作において用いられるフラグ17
とが用いられ、それぞれのプログラムレベルに対
応する第1のフラグ0A,1Aと第2のフラグ0
B,1Bとを有している。第1のフラグ0A又は
1Aは、それぞれのプログラムレベルによるデー
タ処理操作の開始時点でセツトされ、またこのデ
ータ処理操作の終了時点でリセツトされる。第2
のフラグ0B,1Bはそれぞれ対応する第1のフ
ラグ0A,1Aにセツトされた値が移送される一
方、それぞれのプログラムレベルによるデータ処
理操作の終了時点で上記対応する第1のフラグ0
A,1Aと共にリセツトされる。第1のフラグ0
Aから第2のフラグ0Bへのセツト値の移送、及
び第1のフラグ1Aから第2のフラグ1Bへのセ
ツト値の移送は、各プログラムによるデータ処理
操作中におけるタイマ割込みによるハングアツプ
検出操作において、第2のフラグ0B又は1Bの
セツト値が0(即ちオフ)のときに行われ、これ
ら第2のフラグ0B,1Bのセツト値が1(即ち
オン)のときにはハングアツプ表示が行われる。
かかる構成を有するデータ処理装置におけるデ
ータ処理及びハングアツプ検出操作の手順につい
て説明する。第3図はプログラムレベル1でのア
イドルループにおける作動手順を示すもので、こ
の操作は、アイドル21から開始されて、REQ
1,REQ2……REQnで表わされる各種処理要求
22があるか否かをサーチする。このサーチ操作
は処理要求REQ1,REQ2……REQnによつて
実行される各種処理P1,P2……Pn24のう
ち、処理の優先順位の高い順に行われ、もし或る
処理要求22があればそこでデータ処理操作を行
う。例えば処理要求REQ1が1であると、第1
のフラグ1Aを1にセツト29し、処理P1を実
行する。処理P1が終了すると第1のフラグ1A
及び第2のフラグ1Bをリセツト20し、アイド
ル21に戻る。この処理操作中においてもタイマ
14によつて時間測定が行われており、タイマ1
4がキヤリアウトを検出するとタイマ割込みが発
生し、プログラムレベル1の処理が中断されプロ
グラムレベル0に制御が移る。
ータ処理及びハングアツプ検出操作の手順につい
て説明する。第3図はプログラムレベル1でのア
イドルループにおける作動手順を示すもので、こ
の操作は、アイドル21から開始されて、REQ
1,REQ2……REQnで表わされる各種処理要求
22があるか否かをサーチする。このサーチ操作
は処理要求REQ1,REQ2……REQnによつて
実行される各種処理P1,P2……Pn24のう
ち、処理の優先順位の高い順に行われ、もし或る
処理要求22があればそこでデータ処理操作を行
う。例えば処理要求REQ1が1であると、第1
のフラグ1Aを1にセツト29し、処理P1を実
行する。処理P1が終了すると第1のフラグ1A
及び第2のフラグ1Bをリセツト20し、アイド
ル21に戻る。この処理操作中においてもタイマ
14によつて時間測定が行われており、タイマ1
4がキヤリアウトを検出するとタイマ割込みが発
生し、プログラムレベル1の処理が中断されプロ
グラムレベル0に制御が移る。
第4図はプログラム0の割込処理における作動
手順を示すものである。この操作では、トラツプ
TR30信号によつて、TR―A,TR―B,…
TR―Nで表わされる各種割込要求31のうちい
ずれが割込要求をしているかがサーチされ、割込
要求31があれば、そこで各割込要求31に対応
した処理PA,PB……PN33を行う。例えば割
込要求TR―Aが1であると、第1のフラグ0A
を1にセツト32し、処理PAを実行する。処理
PAが終了すると、第1のフラグ0A及び第2の
フラグ0Bをリセツトし34、その後プログラム
レベル1に戻る35。
手順を示すものである。この操作では、トラツプ
TR30信号によつて、TR―A,TR―B,…
TR―Nで表わされる各種割込要求31のうちい
ずれが割込要求をしているかがサーチされ、割込
要求31があれば、そこで各割込要求31に対応
した処理PA,PB……PN33を行う。例えば割
込要求TR―Aが1であると、第1のフラグ0A
を1にセツト32し、処理PAを実行する。処理
PAが終了すると、第1のフラグ0A及び第2の
フラグ0Bをリセツトし34、その後プログラム
レベル1に戻る35。
もし、この処理PAの開始後、終了前にタイマ
14がキヤリアウトを検出すると、タイマ割込要
求36が入つて第2のフラグ0Bのチエツク37
を行う。そして、この第2のフラグ0Bのセツト
値が1ならハングアツプ表示部18でハングアツ
プ表示操作38が行われる。他方、第2のフラグ
0Bのセツト値が0なら、第1のフラグ0Aのセ
ツト値を第2のフラグ0Bに移送してセツトし3
9、次いで第1のフラグ0Aのチエツク40を行
う。そして、この第1のフラグ0Aのセツト値が
1なら処理PAが中断されていると認識され中断
点に分岐41する。
14がキヤリアウトを検出すると、タイマ割込要
求36が入つて第2のフラグ0Bのチエツク37
を行う。そして、この第2のフラグ0Bのセツト
値が1ならハングアツプ表示部18でハングアツ
プ表示操作38が行われる。他方、第2のフラグ
0Bのセツト値が0なら、第1のフラグ0Aのセ
ツト値を第2のフラグ0Bに移送してセツトし3
9、次いで第1のフラグ0Aのチエツク40を行
う。そして、この第1のフラグ0Aのセツト値が
1なら処理PAが中断されていると認識され中断
点に分岐41する。
第1のフラグ0Aのセツト値が0なら、第2の
フラグ1Bのチエツク42を行う。この第2のフ
ラグ1Bのセツト値が0なら、第1のフラグ1A
のセツト値を第2のフラグ1Bへ移送してセツト
44し、その後プログラムレベル1に戻る。
フラグ1Bのチエツク42を行う。この第2のフ
ラグ1Bのセツト値が0なら、第1のフラグ1A
のセツト値を第2のフラグ1Bへ移送してセツト
44し、その後プログラムレベル1に戻る。
前記第1のフラグ1Aから第2のフラグ1Bへ
のセツト値の移送、セツトがプログラムレベル1
の処理P1の際中に行われたとすると第2のフラ
グ1Bのセツト値は1となる。そして、この処理
P1が、プログラムの固定障害等により実行が妨
げられているとすれば、この時点で第2のフラグ
1Bのセツト値が1であることが検出される。こ
れに基づき、ハングアツプ表示部18ではハング
アツプ表示操作43が行われる。
のセツト値の移送、セツトがプログラムレベル1
の処理P1の際中に行われたとすると第2のフラ
グ1Bのセツト値は1となる。そして、この処理
P1が、プログラムの固定障害等により実行が妨
げられているとすれば、この時点で第2のフラグ
1Bのセツト値が1であることが検出される。こ
れに基づき、ハングアツプ表示部18ではハング
アツプ表示操作43が行われる。
このため、プログラムレベル0用のプログラ
ム、又はプログラムレベル1用のプログラムのう
ち、少なくともいずれか一方に固定障害があり、
そのプログラムレベルでのデータ処理の実行が妨
げられているとすれば、タイマ14のキヤリアウ
トによりタイマ割込要求36が入り、第2のフラ
グ0B又は1Bのチエツク37,42によつて末
だリセツトされていないセツト値1が検出され、
ハングアツプ検出が行われる。
ム、又はプログラムレベル1用のプログラムのう
ち、少なくともいずれか一方に固定障害があり、
そのプログラムレベルでのデータ処理の実行が妨
げられているとすれば、タイマ14のキヤリアウ
トによりタイマ割込要求36が入り、第2のフラ
グ0B又は1Bのチエツク37,42によつて末
だリセツトされていないセツト値1が検出され、
ハングアツプ検出が行われる。
なお、タイマ14のキヤリアウトによるタイマ
割込みの時間間隔は、プログラムレベル0或はプ
ログラムレベル1での各処理24,33の実行時
間より充分大きな値に設定される。或はタイマ割
込みの時間間隔を各処理24,33の実行時間よ
りも短く設定しておき、何回かのタイマ割込みで
1回だけフラグチエツク(第2のフラグ0B又は
1Bのチエツク)をするようにしてもよい。
割込みの時間間隔は、プログラムレベル0或はプ
ログラムレベル1での各処理24,33の実行時
間より充分大きな値に設定される。或はタイマ割
込みの時間間隔を各処理24,33の実行時間よ
りも短く設定しておき、何回かのタイマ割込みで
1回だけフラグチエツク(第2のフラグ0B又は
1Bのチエツク)をするようにしてもよい。
(7) 発明の効果
以上説明したように、本発明によれば、データ
処理装置内に第1及び第2のフラグを設けてお
き、データ処理時間を監視するタイマの作動によ
つて一方のフラグをチエツクし、このチエツクの
結果によつてハングアツプを検出するようにした
ため、従来における如くハングアツプ検出のため
の専用回路は不要となり、データ処理装置の構成
を簡易化することができるようになつた。また、
ソフトウエア上でのモニタを設け、タイマ作動に
よつてモニタプログラムを呼出しハングアツプ検
索をするといつた操作が不要であるため、ハング
アツプ検出に要する実行時間の短縮化を図ること
が出来る等種々の効果が得られる。
処理装置内に第1及び第2のフラグを設けてお
き、データ処理時間を監視するタイマの作動によ
つて一方のフラグをチエツクし、このチエツクの
結果によつてハングアツプを検出するようにした
ため、従来における如くハングアツプ検出のため
の専用回路は不要となり、データ処理装置の構成
を簡易化することができるようになつた。また、
ソフトウエア上でのモニタを設け、タイマ作動に
よつてモニタプログラムを呼出しハングアツプ検
索をするといつた操作が不要であるため、ハング
アツプ検出に要する実行時間の短縮化を図ること
が出来る等種々の効果が得られる。
第1図は従来のプログラムハングアツプ検出方
法に用いられるハングアツプ検出回路を示す説明
図、第2図は本発明に係るハングアツプ検出方法
を実行するためのデータ処理装置の一構成例を示
す説明図、第3図は第2図に示すデータ処理装置
内での通常のプログラムレベルでの作動状態を示
すフローチヤート図、第4図は第2図に示すデー
タ処理装置内での割込みプログラムレベルでの作
動状態を示すフローチヤート図である。 1…ハングアツプ検出用回路、2…カウンタ
(タイマ)、3…オール・ゼロ検出器、4…データ
処理部、11…制御記憶(CS)、12…読出しレ
ジスタ(CSDR)、13…ハードウエアコントロ
ール、14…タイマ、15…アドレスコントロー
ル、16…フラグ(割込みプログラムレベル0
用)、17…フラグ(通常のプログラムレベル1
用)、18…ハングアツプ表示部、0A,1A…
第1のフラグ、0B,1B…第2のフラグ。
法に用いられるハングアツプ検出回路を示す説明
図、第2図は本発明に係るハングアツプ検出方法
を実行するためのデータ処理装置の一構成例を示
す説明図、第3図は第2図に示すデータ処理装置
内での通常のプログラムレベルでの作動状態を示
すフローチヤート図、第4図は第2図に示すデー
タ処理装置内での割込みプログラムレベルでの作
動状態を示すフローチヤート図である。 1…ハングアツプ検出用回路、2…カウンタ
(タイマ)、3…オール・ゼロ検出器、4…データ
処理部、11…制御記憶(CS)、12…読出しレ
ジスタ(CSDR)、13…ハードウエアコントロ
ール、14…タイマ、15…アドレスコントロー
ル、16…フラグ(割込みプログラムレベル0
用)、17…フラグ(通常のプログラムレベル1
用)、18…ハングアツプ表示部、0A,1A…
第1のフラグ、0B,1B…第2のフラグ。
Claims (1)
- 【特許請求の範囲】 1 プログラムによつて制御されるデータ処理装
置内に、当該プログラム制御によるデータ処理操
作の開始でセツトされる一方、このデータ処理操
作の終了でリセツトされる第1のフラグと、第1
のフラグにセツトされた値が移送される一方、デ
ータ処理操作の終了時に前記第1のフラグと共に
リセツトされる第2のフラグとを設け、データ処
理操作の開始後所定時間が経過したとき、割込み
作動によつて第2のフラグをチエツクし、当該第
2のフラグがオンの場合はハングアツプ表示を行
う一方、オフの場合は第1のフラグにセツトされ
た値を第2のフラグに移送してセツトすることに
より、データ処理装置内での作動不良を検出する
様にしたことを特徴とするコンピユータプログラ
ムのハングアツプ検出方法。 2 第1及び第2のフラグは、互いに異なつたプ
ログラムレベル毎に1組設けられ、それぞれのプ
ログラムレベルでの作動ごとにセツト、リセツト
を行うようになつていることを特徴とする特許請
求の範囲第1項記載のコンピユータプログラムの
ハングアツプ検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58117396A JPS608954A (ja) | 1983-06-29 | 1983-06-29 | コンピユ−タプログラムのハングアツプ検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58117396A JPS608954A (ja) | 1983-06-29 | 1983-06-29 | コンピユ−タプログラムのハングアツプ検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS608954A JPS608954A (ja) | 1985-01-17 |
JPH0149975B2 true JPH0149975B2 (ja) | 1989-10-26 |
Family
ID=14710610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58117396A Granted JPS608954A (ja) | 1983-06-29 | 1983-06-29 | コンピユ−タプログラムのハングアツプ検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS608954A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191382A (en) * | 1991-04-22 | 1993-03-02 | Canon Kabushiki Kaisha | Image forming system |
CN113808655B (zh) * | 2021-09-23 | 2023-10-03 | 长江存储科技有限责任公司 | 用于进行掉电测试的方法、装置和*** |
-
1983
- 1983-06-29 JP JP58117396A patent/JPS608954A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS608954A (ja) | 1985-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
US4096564A (en) | Data processing system with interrupt functions | |
US5678003A (en) | Method and system for providing a restartable stop in a multiprocessor system | |
JPH0552981B2 (ja) | ||
JPH02294739A (ja) | 障害検出方式 | |
JPH0149975B2 (ja) | ||
JPS58181160A (ja) | 緊急動作制御方式 | |
JPS6158054A (ja) | プログラムの暴走検出方式 | |
JPS6336023B2 (ja) | ||
JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
JP2922981B2 (ja) | タスクの実行継続方法 | |
JPS6118045A (ja) | プログラムの暴走検出方式 | |
JP2550708B2 (ja) | デバッグ方式 | |
JPS62194549A (ja) | Cpu―io並列動作シミュレーション方法 | |
JPH05224999A (ja) | 暴走処理装置 | |
JPH03244045A (ja) | マイクロコンピュータ回路 | |
JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
JPH0628218A (ja) | マイクロコンピュータのプログラム開発支援装置 | |
JPH0432418B2 (ja) | ||
JPH07230432A (ja) | 計算装置 | |
JPS63138437A (ja) | プログラム制御システム | |
JPS6295646A (ja) | 走行監視機能付マイクロプログラム制御装置 | |
JPH03105529A (ja) | Psw形式エラー制御回路 | |
JPH02129744A (ja) | データ転送装置 | |
JPS5935250A (ja) | プログラム制御装置 |