JP2677185B2 - クロック再生器 - Google Patents
クロック再生器Info
- Publication number
- JP2677185B2 JP2677185B2 JP5349574A JP34957493A JP2677185B2 JP 2677185 B2 JP2677185 B2 JP 2677185B2 JP 5349574 A JP5349574 A JP 5349574A JP 34957493 A JP34957493 A JP 34957493A JP 2677185 B2 JP2677185 B2 JP 2677185B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- value
- phase error
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は、クロック再生器に関
し、特に回路を完全にディジタル化して再生するクロッ
ク再生器に関する。
し、特に回路を完全にディジタル化して再生するクロッ
ク再生器に関する。
【0002】
【従来の技術】従来のクロック再生器を完全にディジタ
ル回路で構成した例を図2に示す。受信信号はA/D変
換器1でディジタル信号に変換される。この変換のサン
プリングは、追って説明する再生されたクロックによ
る。サンプリングされたデータより、サンプリングクロ
ックのクロック位相誤差がクロック位相誤差検出器2で
検出され、ディジタルループフィルタ3でフィルタリン
グされた後、ダウンカウンタ4のロード値入力に入力さ
れる。ダウンカウンタ5のカウント値がゼロになるとゼ
ロ検出信号が出力され、このゼロ検出信号はロード信号
とされ、同時に上記のサンプリングクロックとされる。
ル回路で構成した例を図2に示す。受信信号はA/D変
換器1でディジタル信号に変換される。この変換のサン
プリングは、追って説明する再生されたクロックによ
る。サンプリングされたデータより、サンプリングクロ
ックのクロック位相誤差がクロック位相誤差検出器2で
検出され、ディジタルループフィルタ3でフィルタリン
グされた後、ダウンカウンタ4のロード値入力に入力さ
れる。ダウンカウンタ5のカウント値がゼロになるとゼ
ロ検出信号が出力され、このゼロ検出信号はロード信号
とされ、同時に上記のサンプリングクロックとされる。
【0003】クロック発振器5からダウンカウンタ4へ
入力される計数用のクロックは、ループフィルタ3から
入力されるロード値用の受信クロックに比べ、100倍
以上の十分に高速なクロックが用いられる。
入力される計数用のクロックは、ループフィルタ3から
入力されるロード値用の受信クロックに比べ、100倍
以上の十分に高速なクロックが用いられる。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来のクロック再生器でのサンプリングクロックの周波数
精度は、高速クロックの周波数と再生するクロックの周
波数の比として定義できるダウンカウンタの分解能、つ
まりビット数、で決まってしまう。これは例えループフ
ィルタの分解能を増やしてもカウンタロード値として設
定できるビットより下位のビットは設定の際に切り捨て
るしかないためである。そのため、再生する受信データ
のクロックが高速クロックに比べ、1/100程度等十
分小さくないとサンプリングクロックの周波数精度が低
くなり、クロック再生ループが不安定となり、再生クロ
ックのジッターが大きくなる問題を伴う。また受信クロ
ックと高速クロックの比が100〜500程度あって
も、回線上の雑音成分が大きい場合には十分な安定動作
は得られない。
来のクロック再生器でのサンプリングクロックの周波数
精度は、高速クロックの周波数と再生するクロックの周
波数の比として定義できるダウンカウンタの分解能、つ
まりビット数、で決まってしまう。これは例えループフ
ィルタの分解能を増やしてもカウンタロード値として設
定できるビットより下位のビットは設定の際に切り捨て
るしかないためである。そのため、再生する受信データ
のクロックが高速クロックに比べ、1/100程度等十
分小さくないとサンプリングクロックの周波数精度が低
くなり、クロック再生ループが不安定となり、再生クロ
ックのジッターが大きくなる問題を伴う。また受信クロ
ックと高速クロックの比が100〜500程度あって
も、回線上の雑音成分が大きい場合には十分な安定動作
は得られない。
【0005】本発明は、伝送速度の高い受信信号に対し
ても高い周波数精度で安定に動作する、完全にディジタ
ル回路化されたクロック再生器を提供することを目的と
する。
ても高い周波数精度で安定に動作する、完全にディジタ
ル回路化されたクロック再生器を提供することを目的と
する。
【0006】
【課題を解決するための手段】かかる目的を達成するた
め、本発明のクロック再生器は、アナログの受信信号を
ディジタル信号に変換して出力するA/D変換手段と、
ディジタル信号のクロック位相誤差を検出し位相誤差信
号を出力するクロック位相誤差検出手段と、位相誤差信
号の下位ビットの信号を積分しこの積分値が所定の値に
達した時にオーバーフロー信号を出力する積分手段と、
オーバーフロー信号が出力された場合、位相誤差信号の
上位ビットの信号に「1」を加算した加算値を出力する
加算手段と、所定のクロック信号を生成し出力する発振
手段と、加算値をロード値としクロック信号をカウント
ダウン入力信号としカウントダウンを行い、ロード値が
「0」となった時にゼロ検出信号を出力するカウント手
段とを有し、ゼロ検出信号をカウント手段のロード信号
とし、且つA/D変換手段のサンプリングクロックとす
ることを特徴としている。
め、本発明のクロック再生器は、アナログの受信信号を
ディジタル信号に変換して出力するA/D変換手段と、
ディジタル信号のクロック位相誤差を検出し位相誤差信
号を出力するクロック位相誤差検出手段と、位相誤差信
号の下位ビットの信号を積分しこの積分値が所定の値に
達した時にオーバーフロー信号を出力する積分手段と、
オーバーフロー信号が出力された場合、位相誤差信号の
上位ビットの信号に「1」を加算した加算値を出力する
加算手段と、所定のクロック信号を生成し出力する発振
手段と、加算値をロード値としクロック信号をカウント
ダウン入力信号としカウントダウンを行い、ロード値が
「0」となった時にゼロ検出信号を出力するカウント手
段とを有し、ゼロ検出信号をカウント手段のロード信号
とし、且つA/D変換手段のサンプリングクロックとす
ることを特徴としている。
【0007】
【作用】したがって、本発明のクロック再生器によれ
ば、ディジタル信号に変換された位相誤差信号の下位ビ
ットの信号は積分され、積分値が上位ビットに加算さ
れ、この加算値をロード値としカウントダウンを行いゼ
ロ検出し、ゼロ検出信号をカウント手段のロード信号、
かつA/D変換手段のサンプリングクロックとしてい
る。よって、下位ビットの信号がA/D変換手段のサン
プリング信号として反映され、再生クロックと受信信号
との同期がより正確となる。
ば、ディジタル信号に変換された位相誤差信号の下位ビ
ットの信号は積分され、積分値が上位ビットに加算さ
れ、この加算値をロード値としカウントダウンを行いゼ
ロ検出し、ゼロ検出信号をカウント手段のロード信号、
かつA/D変換手段のサンプリングクロックとしてい
る。よって、下位ビットの信号がA/D変換手段のサン
プリング信号として反映され、再生クロックと受信信号
との同期がより正確となる。
【0008】
【実施例】次に添付図面を参照して本発明によるクロッ
ク再生器の実施例を詳細に説明する。図1を参照すると
本発明のクロック再生器の一実施例が、ブロック構成図
として示されている。
ク再生器の実施例を詳細に説明する。図1を参照すると
本発明のクロック再生器の一実施例が、ブロック構成図
として示されている。
【0009】A/D変換器1は、アナログの受信信号を
ディジタル信号に変換する。この変換実行のためのサン
プリングクロックは、A/D変換器1の出力信号から再
生された信号である。クロック位相誤差検出器2は、A
/D変換器1から出力されたディジタルデータより、ク
ロック位相誤差θeを求めて出力し、ループフィルタ3
へ供給する。ループフィルタ3は、入力されたクロック
位相誤差θeに基づいて、周波数wRのループフィルタ出
力を出力する。このループフィルタ出力をA/D変換器
1のサンプリング周波数とすることにより、クロック再
生のPLLループ(Phase-Locked Loop)が構成され
る。
ディジタル信号に変換する。この変換実行のためのサン
プリングクロックは、A/D変換器1の出力信号から再
生された信号である。クロック位相誤差検出器2は、A
/D変換器1から出力されたディジタルデータより、ク
ロック位相誤差θeを求めて出力し、ループフィルタ3
へ供給する。ループフィルタ3は、入力されたクロック
位相誤差θeに基づいて、周波数wRのループフィルタ出
力を出力する。このループフィルタ出力をA/D変換器
1のサンプリング周波数とすることにより、クロック再
生のPLLループ(Phase-Locked Loop)が構成され
る。
【0010】本実施例において、全回路をディジタル回
路で構成するためループフィルタ出力は、周波数wRに
対応したnビットの整数値NRで構成されたディジタル
信号である。このnビットのループフィルタ3の出力の
うち、ダウンカウンタにロードできるのはLビット(L
≦n)の信号である。この値を上位Lビットの整数値N
UR(NUR=NR/2n-L)と下位[n−L]ビットの整数
値NLR(NLR=NRmod 2n-L)とに分ける。下位ビット
のNLRは[n−L]ビットの積分器6に入力される。
路で構成するためループフィルタ出力は、周波数wRに
対応したnビットの整数値NRで構成されたディジタル
信号である。このnビットのループフィルタ3の出力の
うち、ダウンカウンタにロードできるのはLビット(L
≦n)の信号である。この値を上位Lビットの整数値N
UR(NUR=NR/2n-L)と下位[n−L]ビットの整数
値NLR(NLR=NRmod 2n-L)とに分ける。下位ビット
のNLRは[n−L]ビットの積分器6に入力される。
【0011】この積分器6は、積分後の値がオーバーフ
ローして2N-L+1以上の値2N-L+1+Nになると積分値と
してオーバーフロー値Nが保持され、同時にオーバーフ
ロー信号”1”が出力され、それ以外の時には”0”が
出力される。上位ビットのNURは、加算器7において積
分器6出力のオーバーフロー信号と加算され、オーバー
フローが起こらなかった時にはNURが、またオーバーフ
ローが起こった時にはNUR+1がダウンカウンタ4のロ
ード値入力へ出力される。ダウンカウンタ4は、発振器
5から出力される周波数wFの高速クロック信号を入力
してダウンカウントを行い、カウンタ値が”0”になる
とゼロ検出信号を出力し、加算器7から出力されるロー
ド値をロードする。また、このロードと共に、ゼロ検出
信号をA/D変換器のサンプリングクロックとする。
ローして2N-L+1以上の値2N-L+1+Nになると積分値と
してオーバーフロー値Nが保持され、同時にオーバーフ
ロー信号”1”が出力され、それ以外の時には”0”が
出力される。上位ビットのNURは、加算器7において積
分器6出力のオーバーフロー信号と加算され、オーバー
フローが起こらなかった時にはNURが、またオーバーフ
ローが起こった時にはNUR+1がダウンカウンタ4のロ
ード値入力へ出力される。ダウンカウンタ4は、発振器
5から出力される周波数wFの高速クロック信号を入力
してダウンカウントを行い、カウンタ値が”0”になる
とゼロ検出信号を出力し、加算器7から出力されるロー
ド値をロードする。また、このロードと共に、ゼロ検出
信号をA/D変換器のサンプリングクロックとする。
【0012】上記の構成に成るクロック再生器の動作お
よび動作原理を以下に詳述する。受信信号の周波数wC
および発振器5の発振周波数wFにおいて、サンプリン
グクロックで同期のとれるダウンカウンタ4の分周比R
Dは、RD=wF/wC、となるが、これは整数とは限らな
い。そこでRDを整数部NDと小数部FDに分けると下記
の式(1)となる。 RD=ND+FD ……(1) 但し;NDは整数、0≦FD<1
よび動作原理を以下に詳述する。受信信号の周波数wC
および発振器5の発振周波数wFにおいて、サンプリン
グクロックで同期のとれるダウンカウンタ4の分周比R
Dは、RD=wF/wC、となるが、これは整数とは限らな
い。そこでRDを整数部NDと小数部FDに分けると下記
の式(1)となる。 RD=ND+FD ……(1) 但し;NDは整数、0≦FD<1
【0013】また、上位Lビットの整数値NURと下位
(n−L)ビットの整数値NLRとは、それぞれ式(2)
および(3)によって表すことができる。 NUR=ND ……(2) NLR=int(2N-L+1・FD) ……(3) 但し;int(A)はAの整数部を表す。
(n−L)ビットの整数値NLRとは、それぞれ式(2)
および(3)によって表すことができる。 NUR=ND ……(2) NLR=int(2N-L+1・FD) ……(3) 但し;int(A)はAの整数部を表す。
【0014】従来方式では、カウンタロード値が整数値
NURのみであったため、再生されるサンプリングクロッ
ク周波数は、下記の式(4)の関係を有する。 wF/NUR=wF/ND=wF/(RD−FD) (wF/RD)・(1+FD/RD) =wC(1+FD/RD)=wC+Δw ……(4) 故に、Δw=wC・(FD/RD)
NURのみであったため、再生されるサンプリングクロッ
ク周波数は、下記の式(4)の関係を有する。 wF/NUR=wF/ND=wF/(RD−FD) (wF/RD)・(1+FD/RD) =wC(1+FD/RD)=wC+Δw ……(4) 故に、Δw=wC・(FD/RD)
【0015】故に、Δwだけ受信クロックとずれてしま
い、クロック再生ループの安定性が失われる。これを防
ぐのに従来方式では、発振器5の発振周波数wFの値を
大きくすることによりFD/RDを小さく押さえ、Δwの
値を小さくするしか手だてが無く、それには限界があ
る。特にクロック周波数wCの大きいシステムでは、サ
ンプリング周波数wFを更に高く設定しなければなら
ず、現実的でなくなる。
い、クロック再生ループの安定性が失われる。これを防
ぐのに従来方式では、発振器5の発振周波数wFの値を
大きくすることによりFD/RDを小さく押さえ、Δwの
値を小さくするしか手だてが無く、それには限界があ
る。特にクロック周波数wCの大きいシステムでは、サ
ンプリング周波数wFを更に高く設定しなければなら
ず、現実的でなくなる。
【0016】しかし、本実施例では、NLRの値を切り捨
てることなく積分器6において積分して利用し、カウン
タロード値NDまたはND+1をFDの値に応じた比率で
設定する。この手順によれば、再生されるクロックの周
波数精度を等価的に上げることが可能となる。積分器6
がオーバーフローする確率POVは、下記となる。 POV=NLR/2N-L+1=FD+ΔF ……(5) 但し、ΔF=FLD/2N-L+1 FLD=2N-L+1・FD−NLR 0≦FLD<1
てることなく積分器6において積分して利用し、カウン
タロード値NDまたはND+1をFDの値に応じた比率で
設定する。この手順によれば、再生されるクロックの周
波数精度を等価的に上げることが可能となる。積分器6
がオーバーフローする確率POVは、下記となる。 POV=NLR/2N-L+1=FD+ΔF ……(5) 但し、ΔF=FLD/2N-L+1 FLD=2N-L+1・FD−NLR 0≦FLD<1
【0017】これよりダウンカウンタ4にロードされる
ロード平均値NavLは、下記の式(6)となる。 NavL=ND(1−POV)+(ND+1)POV=ND+POV =ND+FD+ΔF =RD+FLD/2N-L+1 ……(6)
ロード平均値NavLは、下記の式(6)となる。 NavL=ND(1−POV)+(ND+1)POV=ND+POV =ND+FD+ΔF =RD+FLD/2N-L+1 ……(6)
【0018】このロード平均値NavLは、理想的な分周
比RDとほぼ等しくなり、その誤差はFLD/2N-L+1であ
る。またロード平均値NavLは、オーバーフロー値Nを
大きくする、つまりループフィルタ3と積分器6のビッ
ト数を大きくすることで、限界無く小さくすることがで
きる。しかし、単に回路を若干大きくするだけでも平均
値NavLを小さくすることが可能であり、十分現実的で
ある。この様にダウンカウンタ4へのロード値が、FD
に応じた確率でNDまたはND+1として設定されること
により、再生されるクロック周波数を受信クロック周波
数wCに極めて近い値に近づけることが可能となる。
比RDとほぼ等しくなり、その誤差はFLD/2N-L+1であ
る。またロード平均値NavLは、オーバーフロー値Nを
大きくする、つまりループフィルタ3と積分器6のビッ
ト数を大きくすることで、限界無く小さくすることがで
きる。しかし、単に回路を若干大きくするだけでも平均
値NavLを小さくすることが可能であり、十分現実的で
ある。この様にダウンカウンタ4へのロード値が、FD
に応じた確率でNDまたはND+1として設定されること
により、再生されるクロック周波数を受信クロック周波
数wCに極めて近い値に近づけることが可能となる。
【0019】本実施例のクロック最盛期ではループフィ
ルタ出力の内、ダウンカウンタ4にロードされない下位
ビットを積分器で積分し、この積分器がオーバーフロー
した時にはカウンタロード値を1だけ大きくし、ループ
フィルタ3の下位ビットの効果をもダウンカウンタ4の
分周に取り込まれる。故に、クロック再生回路を完全に
ディジタル回路で構成しても、受信信号の周波数に極め
て一致した再生クロックを得ることができる。
ルタ出力の内、ダウンカウンタ4にロードされない下位
ビットを積分器で積分し、この積分器がオーバーフロー
した時にはカウンタロード値を1だけ大きくし、ループ
フィルタ3の下位ビットの効果をもダウンカウンタ4の
分周に取り込まれる。故に、クロック再生回路を完全に
ディジタル回路で構成しても、受信信号の周波数に極め
て一致した再生クロックを得ることができる。
【0020】尚、上述の実施例は本発明の好適な実施の
一例ではあるが、本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
可能である。例えば、ループフィルタは理論動作上では
不要である。
一例ではあるが、本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
可能である。例えば、ループフィルタは理論動作上では
不要である。
【0021】
【発明の効果】以上の説明より明かなように、本発明の
クロック再生器は、位相誤差信号の下位ビットの信号は
積分され、A/D変換手段のサンプリングクロックに反
映されるため、再生クロックと受信信号との同期特性が
向上する。故に、高速の受信信号に対しても安定した同
期のとれるクロック再生回路を、完全なディジタル回路
で構成することが容易となる。
クロック再生器は、位相誤差信号の下位ビットの信号は
積分され、A/D変換手段のサンプリングクロックに反
映されるため、再生クロックと受信信号との同期特性が
向上する。故に、高速の受信信号に対しても安定した同
期のとれるクロック再生回路を、完全なディジタル回路
で構成することが容易となる。
【図1】本発明のクロック再生器の実施例を示すブロッ
ク図である。
ク図である。
【図2】従来の完全にディジタル化したクロック再生器
の回路構成例を示すブロック図である。
の回路構成例を示すブロック図である。
1 A/D変換器 2 クロック位相誤差検出器 3 ループフィルタ 4 ダウンカウンタ 5 高速発振器 6 n−Lビット積分器 7 加算器
Claims (4)
- 【請求項1】 アナログの受信信号をディジタル信号に
変換して出力するA/D変換手段と、 前記ディジタル信号のクロック位相誤差を検出し位相誤
差信号を出力するクロック位相誤差検出手段と、 前記位相誤差信号の下位ビットの信号を積分し該積分値
が所定の値に達した時にオーバーフロー信号を出力する
積分手段と、 前記オーバーフロー信号が出力された場合、前記位相誤
差信号の上位ビットの信号に「1」を加算した加算値を
出力する加算手段と、 所定のクロック信号を生成し出力する発振手段と、 前記加算値をロード値とし前記クロック信号をカウント
ダウン入力信号としカウントダウンを行い、前記ロード
値が「0」となった時にゼロ検出信号を出力するカウン
ト手段とを有し、 前記ゼロ検出信号を前記カウント手段のロード信号と
し、且つ前記A/D変換手段のサンプリングクロックと
することを特徴とするクロック再生器。 - 【請求項2】 前記クロック位相誤差検出手段は、さら
に前記位相誤差信号をフィルタリングして出力するルー
プフィルタを有し、前記積分手段は前記ループフィルタ
がフィルタリングした信号を積分することを特徴とする
請求項1記載のクロック再生器。 - 【請求項3】 前記上位ビットのビット数は、前記カウ
ント手段の分解能以下であることを特徴とする請求項1
または請求項2記載のクロック再生器。 - 【請求項4】 前記発振手段の生成する前記クロック信
号の周波数は、前記アナログの受信信号の周波数より高
いことを特徴とする請求項1から3の何れか1項記載の
クロック再生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5349574A JP2677185B2 (ja) | 1993-12-28 | 1993-12-28 | クロック再生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5349574A JP2677185B2 (ja) | 1993-12-28 | 1993-12-28 | クロック再生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07202872A JPH07202872A (ja) | 1995-08-04 |
JP2677185B2 true JP2677185B2 (ja) | 1997-11-17 |
Family
ID=18404637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5349574A Expired - Fee Related JP2677185B2 (ja) | 1993-12-28 | 1993-12-28 | クロック再生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2677185B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100324749B1 (ko) * | 1998-10-09 | 2002-03-13 | 구자홍 | 최대 가능성 심볼 타이밍 복원기 |
-
1993
- 1993-12-28 JP JP5349574A patent/JP2677185B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07202872A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5012494A (en) | Method and apparatus for clock recovery and data retiming for random NRZ data | |
JP2825045B2 (ja) | 周波数シンセサイザ | |
JPH07193564A (ja) | クロック再生装置および再生方法 | |
JPS63200618A (ja) | 位相同期ループ回路 | |
JPH0732389B2 (ja) | クロツクジツタ抑圧回路 | |
JPH0761066B2 (ja) | ディジタルデータセパレータ | |
JPH05153557A (ja) | クロツク再生回路および時間軸誤差補正装置 | |
JP2677185B2 (ja) | クロック再生器 | |
JPH09162729A (ja) | デジタルpll回路 | |
JP2859082B2 (ja) | ビットクロック再生装置 | |
EP0493607B1 (en) | Clock regenerating circuit | |
JP2003023352A (ja) | クロック再生回路 | |
JP3048134B2 (ja) | クロック信号再生装置 | |
US20220038106A1 (en) | Digital loop filter in all-digital phase-locked loop | |
JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
JP2760123B2 (ja) | ディジタル位相同期回路 | |
JP2959511B2 (ja) | データストローブ装置 | |
JP3019657B2 (ja) | 搬送波再生回路 | |
JP3404999B2 (ja) | デジタルpll回路 | |
JPS6247030B2 (ja) | ||
JP2748746B2 (ja) | 位相同期発振器 | |
JP2669068B2 (ja) | Pll回路 | |
JPH04207525A (ja) | ディジタルpll回路 | |
JPH03107245A (ja) | 位相同期ループを具備するデータ検出器 | |
JPH0763148B2 (ja) | 位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |
|
LAPS | Cancellation because of no payment of annual fees |