JP2760123B2 - ディジタル位相同期回路 - Google Patents
ディジタル位相同期回路Info
- Publication number
- JP2760123B2 JP2760123B2 JP2032054A JP3205490A JP2760123B2 JP 2760123 B2 JP2760123 B2 JP 2760123B2 JP 2032054 A JP2032054 A JP 2032054A JP 3205490 A JP3205490 A JP 3205490A JP 2760123 B2 JP2760123 B2 JP 2760123B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- reproduction
- locked loop
- sampling interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル変調信号のクロック再生に適す
るディジタル位相同期回路に関する。
るディジタル位相同期回路に関する。
従来の技術 従来のディジタル位相同期回路に関しては、例えば特
開昭59-92410号公報がある。第５図は、同公報の概要を
説明するためのブロック図である。
開昭59-92410号公報がある。第５図は、同公報の概要を
説明するためのブロック図である。
第５図において、301はA/D変換器、302は１クロック
期間の遅延手段、303は演算回路、304および307は３入
力の加減算器、305は入力に係数ｋをかける乗算器、306
はスイッチ手段、309は加算器307と遅延手段308よりな
る回路ブロックである。
期間の遅延手段、303は演算回路、304および307は３入
力の加減算器、305は入力に係数ｋをかける乗算器、306
はスイッチ手段、309は加算器307と遅延手段308よりな
る回路ブロックである。
第５図の動作を第６図を用いて説明する。第６図の波
形200はディジタル信号の再生波形であり、丸印201およ
び202がある時刻におけるサンプリング点である。今、
ディジタル信号の再生波形と基準レベルとの交差点直前
のサンプリング点201での振幅をSiとし、交差点直後の
サンプリング点202での振幅をSi+1とすると、三角形の
相似により次式が成り立つ。
形200はディジタル信号の再生波形であり、丸印201およ
び202がある時刻におけるサンプリング点である。今、
ディジタル信号の再生波形と基準レベルとの交差点直前
のサンプリング点201での振幅をSiとし、交差点直後の
サンプリング点202での振幅をSi+1とすると、三角形の
相似により次式が成り立つ。
ここで、ｋはサンプリング間隔、ｘはサンプリング点
201と202を結ぶ直線が基準レベルと交差する点とサンプ
リング点202との間隔であり、ディジタル信号の再生波
形が基準レベルと交差する点とサンプリング点202との
間隔の近似値として用いる。
201と202を結ぶ直線が基準レベルと交差する点とサンプ
リング点202との間隔であり、ディジタル信号の再生波
形が基準レベルと交差する点とサンプリング点202との
間隔の近似値として用いる。
（１）式をｘについて解くと、 今、ディジタル信号の再生波形の１周期あたりのサンプ
リング点個数をＮとすると、 となるので、 となる（但し、単位は位相deg）。このようにして、デ
ィジタル信号の再生波形のサンプリング点の標本値よ
り、ディジタル信号の再生波形と基準レベルとの交差点
からサンプリング点までの位相距離を求めることができ
る。これを回路で実現したのが、第５図のA/D変換器30
1,遅延手段302および演算回路303である。理由は後述す
るが、遅延手段303はディジタル信号の再生波形の半周
期を360°としたいため、分子の係数が720°になってい
る。
リング点個数をＮとすると、 となるので、 となる（但し、単位は位相deg）。このようにして、デ
ィジタル信号の再生波形のサンプリング点の標本値よ
り、ディジタル信号の再生波形と基準レベルとの交差点
からサンプリング点までの位相距離を求めることができ
る。これを回路で実現したのが、第５図のA/D変換器30
1,遅延手段302および演算回路303である。理由は後述す
るが、遅延手段303はディジタル信号の再生波形の半周
期を360°としたいため、分子の係数が720°になってい
る。
次に、回路ブロック309について説明する。
今、スイッチ306がオフであれば、308の出力は360°
の剰余系の加算で（720°/N）が次々に加算されるた
め、第６図の203のようなのこぎり波になる。スイッチ3
06がオンになり、ある一定の値が加算器307に入力され
ると、その値が正であれば遅延手段308の出力ののこぎ
り波の周波数は下がり、負であれば上がる。また、スイ
ッチ306がある期間オンになり、再びオフになるとのこ
ぎり波の周波数は変わらないが、オン中に入力された値
だけ位相がシフトする。このように回路ブロック309はP
LL回路のVCO（以下、309をVCOと呼ぶ。）として動作す
る。
の剰余系の加算で（720°/N）が次々に加算されるた
め、第６図の203のようなのこぎり波になる。スイッチ3
06がオンになり、ある一定の値が加算器307に入力され
ると、その値が正であれば遅延手段308の出力ののこぎ
り波の周波数は下がり、負であれば上がる。また、スイ
ッチ306がある期間オンになり、再びオフになるとのこ
ぎり波の周波数は変わらないが、オン中に入力された値
だけ位相がシフトする。このように回路ブロック309はP
LL回路のVCO（以下、309をVCOと呼ぶ。）として動作す
る。
また、加減算器304は、入力信号の位相に180°を加
え、VCO309の出力信号の位相を引いた値を出力し、位相
同期回路の位相比較器として動作する。ディジタル信号
の再生波形の位相に180°を加える理由は、ディジタル
信号の再生波形の位相の０°とVCO309の出力信号の位相
の180°とを対応させたいためである。このようにして
同期状態でのディジタル信号の再生波形とVCO309の出力
信号の位相関係は第６図のようになる。図からわかるよ
うに、VCO309の出力信号が360°から０°になるところ
でディジタル信号の再生波形の正負を判定すれば、正し
く読みとることができる。
え、VCO309の出力信号の位相を引いた値を出力し、位相
同期回路の位相比較器として動作する。ディジタル信号
の再生波形の位相に180°を加える理由は、ディジタル
信号の再生波形の位相の０°とVCO309の出力信号の位相
の180°とを対応させたいためである。このようにして
同期状態でのディジタル信号の再生波形とVCO309の出力
信号の位相関係は第６図のようになる。図からわかるよ
うに、VCO309の出力信号が360°から０°になるところ
でディジタル信号の再生波形の正負を判定すれば、正し
く読みとることができる。
発明が解決しようとする課題 しかしながら上記のようなディジタル位相同期回路で
は、位相比較器である加減算器304の出力値を係数器に
よって調整してVCO309へ供給する、いわゆる１次位相同
期回路の構成となっているため、ディジタル信号の再生
波形の周波数変化に対する追従性が低いという問題点を
有していた。
は、位相比較器である加減算器304の出力値を係数器に
よって調整してVCO309へ供給する、いわゆる１次位相同
期回路の構成となっているため、ディジタル信号の再生
波形の周波数変化に対する追従性が低いという問題点を
有していた。
本発明は上記問題点を解決するもので、周波数検出手
段を追加することによって、ジッタ成分の抑圧性を保っ
たまま、ディジタル信号の再生波形の周波数変化に対す
る追従性を高めることができるディジタル位相周期回路
を提供することを目的とする。
段を追加することによって、ジッタ成分の抑圧性を保っ
たまま、ディジタル信号の再生波形の周波数変化に対す
る追従性を高めることができるディジタル位相周期回路
を提供することを目的とする。
課題を解決するための手段 上記目的を達成するため、本発明のディジタル位相同
期回路は、ディジタル信号の再生波形をチャンネルビッ
トレートの最大値を越える周波数でサンプリングするA/
Dコンバータと、前記再生波形と基準レベルとの交差点
前後のサンプリング点の標本値より前記交差点の位置デ
ータを求める演算回路と、360°を前記再生波形の１周
期当りのサンプリング個数で除したものであるサンプリ
ング間隔の再生位相値を前記交差点の位置データより求
める周波数検出手段と、前記サンプリング間隔の再生位
相値を前記交差点の位置データに乗ずることにより位相
値に変換する乗算器と、前記サンプリング間隔の再生位
相値をサンプル毎に足し込み、360°の剰余系で累積加
算するVCO部と、前記VCO部の出力と前記乗算器の出力と
の差分を出力する位相比較部とを備え、前記位相比較部
の出力を前記VCO部に入力し、前記サンプリング間隔の
再生位相値とともに加算し、前記VCO部の出力を可変す
るように構成したものである。
期回路は、ディジタル信号の再生波形をチャンネルビッ
トレートの最大値を越える周波数でサンプリングするA/
Dコンバータと、前記再生波形と基準レベルとの交差点
前後のサンプリング点の標本値より前記交差点の位置デ
ータを求める演算回路と、360°を前記再生波形の１周
期当りのサンプリング個数で除したものであるサンプリ
ング間隔の再生位相値を前記交差点の位置データより求
める周波数検出手段と、前記サンプリング間隔の再生位
相値を前記交差点の位置データに乗ずることにより位相
値に変換する乗算器と、前記サンプリング間隔の再生位
相値をサンプル毎に足し込み、360°の剰余系で累積加
算するVCO部と、前記VCO部の出力と前記乗算器の出力と
の差分を出力する位相比較部とを備え、前記位相比較部
の出力を前記VCO部に入力し、前記サンプリング間隔の
再生位相値とともに加算し、前記VCO部の出力を可変す
るように構成したものである。
作用 本発明は上記した構成によって、周波数検出手段の出
力により再生波形が基準レベルと交差する点の位置デー
タを再生波形の１周期を基準とする位相データに置き換
え、位相同期回路はこの位相データによって動作するた
め、再生波形の周波数が変化した場合も位相同期回路の
動作中心周波数は変化しない。このため位相同期回路の
ジッタ成分抑圧性を下げることなく、ディジタル信号の
再生波形の周波数変化に対する追従性を高めることがで
きる。
力により再生波形が基準レベルと交差する点の位置デー
タを再生波形の１周期を基準とする位相データに置き換
え、位相同期回路はこの位相データによって動作するた
め、再生波形の周波数が変化した場合も位相同期回路の
動作中心周波数は変化しない。このため位相同期回路の
ジッタ成分抑圧性を下げることなく、ディジタル信号の
再生波形の周波数変化に対する追従性を高めることがで
きる。
実施例 以下、本発明のディジタル位相同期回路の実施例につ
いて、図面を参照しながら説明する。
いて、図面を参照しながら説明する。
第１図は、本発明の実施例におけるディジタル位相同
期回路の構成を示すブロック図である。第１図と請求項
１とは、101がA/Dコンバータ、113が演算回路、105が周
波数検出手段、104が乗算器にそれぞれ対応する。
期回路の構成を示すブロック図である。第１図と請求項
１とは、101がA/Dコンバータ、113が演算回路、105が周
波数検出手段、104が乗算器にそれぞれ対応する。
第１図において、101はA/D変換器、102および110は１
クロック期間の遅延手段、103は演算回路、104は乗算
器、105は周波数検出器、106および109は加算器、107は
係数器、108はスイッチ手段である。この回路は第５図
に示す従来のディジタル位相検出回路に、周波数検出器
105と乗算器104とを加えたものになっている。また、回
路全体より周波数検出器105を除いたものを位相同期回
路112とする。
クロック期間の遅延手段、103は演算回路、104は乗算
器、105は周波数検出器、106および109は加算器、107は
係数器、108はスイッチ手段である。この回路は第５図
に示す従来のディジタル位相検出回路に、周波数検出器
105と乗算器104とを加えたものになっている。また、回
路全体より周波数検出器105を除いたものを位相同期回
路112とする。
本発明のディジタル位相同期回路の動作について、以
下説明する。例えば、ディジタル信号の再生波形の１周
期に４つのサンプリング点がある場合（Ｎ＝４）、ディ
ジタル信号の再生波形およびVCO111の出力信号のサンプ
リング様子は第６図のようになる。
下説明する。例えば、ディジタル信号の再生波形の１周
期に４つのサンプリング点がある場合（Ｎ＝４）、ディ
ジタル信号の再生波形およびVCO111の出力信号のサンプ
リング様子は第６図のようになる。
このとき、位相検出回路の動作はサンプリング間隔
が、 なので、第６図におけるサンプリング点202の位相位置
ｘは、 となる。
が、 なので、第６図におけるサンプリング点202の位相位置
ｘは、 となる。
また、VCO111の動作は360°の剰余系の加算で180°を
加算器109で次々に足し合わせるため、その出力はディ
ジタル信号の再生波形の１周期で２サイクルを完結する
のこぎり波になる。
加算器109で次々に足し合わせるため、その出力はディ
ジタル信号の再生波形の１周期で２サイクルを完結する
のこぎり波になる。
加算器106で、ディジタル信号の再生波形のサンプリ
ング点の位相データに180°を加え、VCO111の出力信号
の位相を引いた値を位相比較器の出力とすれば、ディジ
タル信号の再生波形の０°にVCO111の出力信号の180°
が対応し、両者は第６図に示す位相関係でロックする。
このようにしてディジタル信号の再生波形のサンプリン
グ点の標本値は正しく位相データに変換され、VCO111の
出力信号はディジタル信号の再生波形に正しい位相関係
で同期する。
ング点の位相データに180°を加え、VCO111の出力信号
の位相を引いた値を位相比較器の出力とすれば、ディジ
タル信号の再生波形の０°にVCO111の出力信号の180°
が対応し、両者は第６図に示す位相関係でロックする。
このようにしてディジタル信号の再生波形のサンプリン
グ点の標本値は正しく位相データに変換され、VCO111の
出力信号はディジタル信号の再生波形に正しい位相関係
で同期する。
次に、ディジタル信号の再生波形の周波数が10％増加
した場合を考える。このとき、ディジタル信号の再生波
形の周期は逆に10％減少するので、１周期あたりのサン
プリング個数Ｎは3.6になる。よって、サンプリング間
隔は、 となり、サンプリング点の位相データは、 となる。また、VCO111の動作は360°の剰余系の加算で2
00°（＝720°/N）を加算器109で次々に足し合わせ、そ
の出力はディジタル信号の再生波形の１周期（3.6サン
プル）で２サイクルを完結するのこぎり波になる。
した場合を考える。このとき、ディジタル信号の再生波
形の周期は逆に10％減少するので、１周期あたりのサン
プリング個数Ｎは3.6になる。よって、サンプリング間
隔は、 となり、サンプリング点の位相データは、 となる。また、VCO111の動作は360°の剰余系の加算で2
00°（＝720°/N）を加算器109で次々に足し合わせ、そ
の出力はディジタル信号の再生波形の１周期（3.6サン
プル）で２サイクルを完結するのこぎり波になる。
加算器106で、ディジタル信号の再生波形のサンプリ
ング点の位相データに180°を加え、VCO111の出力信号
の位相データを引いた値を位相比較器の出力とすれば、
ディジタル信号の再生波形の０°にVCO111の出力信号の
180°が対応し、両者は第６図に示す位相関係でロック
する。このようにしてディジタル信号の再生波形は正し
く位相データに変換され、再生波形の周波数が変化して
もVCO111の出力信号はディジタル信号の再生波形に正し
い位相関係で同期する。
ング点の位相データに180°を加え、VCO111の出力信号
の位相データを引いた値を位相比較器の出力とすれば、
ディジタル信号の再生波形の０°にVCO111の出力信号の
180°が対応し、両者は第６図に示す位相関係でロック
する。このようにしてディジタル信号の再生波形は正し
く位相データに変換され、再生波形の周波数が変化して
もVCO111の出力信号はディジタル信号の再生波形に正し
い位相関係で同期する。
このように、位相同期回路112に対して、周波数検出
器105より出力される値（720°/N）をディジタル信号の
再生波形の周波数に対応した適当な値にすれば、この位
相同期回路は様々な周波数の信号に追従することができ
る。
器105より出力される値（720°/N）をディジタル信号の
再生波形の周波数に対応した適当な値にすれば、この位
相同期回路は様々な周波数の信号に追従することができ
る。
次に、周波数検出手段105の実施例を第２図を用いて
説明する。第２図と請求項２とは、414が第１の回路、4
01が減算器、411が第１のローパスフィルタ、407が係数
乗算器、415が係数補正回路にそれぞれ対応する。
説明する。第２図と請求項２とは、414が第１の回路、4
01が減算器、411が第１のローパスフィルタ、407が係数
乗算器、415が係数補正回路にそれぞれ対応する。
第２図において、401,405は減算器、402,406,407,412
はそれぞれ係数A,B,k,kを入力にかける係数器、403,40
9,413は加算器、404,410は１クロック期間の遅延手段、
408はスイッチ手段である。また、402〜406より構成さ
れる回路ブロック411は、双一次型のディジタルフィル
タである。このディジタルフィルタは、 −１＜Ｂ＜Ａ＜１ として、第３図に示す周波数特性を持つラグ・リード
型のローパスフィルタとして用いる。また、周波数検出
器105は401→408→411→407→409→410→401という内部
に１クロック期門の遅延手段を有するループになってい
るため、その入出力特性は、２次のローパスフィルタに
なる。
はそれぞれ係数A,B,k,kを入力にかける係数器、403,40
9,413は加算器、404,410は１クロック期間の遅延手段、
408はスイッチ手段である。また、402〜406より構成さ
れる回路ブロック411は、双一次型のディジタルフィル
タである。このディジタルフィルタは、 −１＜Ｂ＜Ａ＜１ として、第３図に示す周波数特性を持つラグ・リード
型のローパスフィルタとして用いる。また、周波数検出
器105は401→408→411→407→409→410→401という内部
に１クロック期門の遅延手段を有するループになってい
るため、その入出力特性は、２次のローパスフィルタに
なる。
第２図の回路は第５図の回路の304〜308より構成され
るPLLループに、ラグ・リード型の周波数特性を持つデ
ィジタルフィルタ411を挿入したものになっている。よ
って、第２図の回路は２次の位相同期回路となり、第５
図の１次の位相同期回路より広い周波数範囲の入力信号
に追従できる。
るPLLループに、ラグ・リード型の周波数特性を持つデ
ィジタルフィルタ411を挿入したものになっている。よ
って、第２図の回路は２次の位相同期回路となり、第５
図の１次の位相同期回路より広い周波数範囲の入力信号
に追従できる。
次に、ディジタルフィルタ411の内部を考える。加算
器403の入力は、スイッチ408の出力と遅延手段404の出
力であるが、いま、遅延手段404の出力がないものとす
ると、加算器403の出力は、スイッチ408の出力に等しく
なり、第２図の回路は１次の位相同期回路になる。これ
から遅延手段404の出力が周波数情報を含んでいること
が分かる。定常状態で入力信号の１周期あたりのサンプ
リング個数がＮであり、いま、入力信号の周波数が変化
して１周期あたりのサンプリング個数がＮ・ａに変わっ
たとき、遅延手段404の出力をＸとすると、VCO414の出
力サンプリング値間隔より次式が成り立つ。
器403の入力は、スイッチ408の出力と遅延手段404の出
力であるが、いま、遅延手段404の出力がないものとす
ると、加算器403の出力は、スイッチ408の出力に等しく
なり、第２図の回路は１次の位相同期回路になる。これ
から遅延手段404の出力が周波数情報を含んでいること
が分かる。定常状態で入力信号の１周期あたりのサンプ
リング個数がＮであり、いま、入力信号の周波数が変化
して１周期あたりのサンプリング個数がＮ・ａに変わっ
たとき、遅延手段404の出力をＸとすると、VCO414の出
力サンプリング値間隔より次式が成り立つ。
周波数検出器105の出力は（720°/N・ａ）になればよ
いので、遅延手段404の出力に係数器412および加算器41
3の操作を施せば、周波数検出器105の出力が得られる。
いので、遅延手段404の出力に係数器412および加算器41
3の操作を施せば、周波数検出器105の出力が得られる。
次に、本発明の他の実施例を第４図を用いて説明す
る。第４図と請求項３とは、606が第２のローパスフィ
ルタに対応する。
る。第４図と請求項３とは、606が第２のローパスフィ
ルタに対応する。
第４図において、601はA/D変換器、602および611は１
クロック期間の遅延手段、603は演算回路、604は乗算
器、605は周波数検出器、606は周波数検出器605の出力
を平滑化するローパスフィルタ、607および610は加算
器、609は係数器、608はスイッチ手段である。また、回
路全体より周波数検出器605とローパスフィルタ606を除
いたものを位相同期回路612とする。この回路は第１図
に示したディジタル位相検出回路にローパスフィルタ60
6を付加した構成になっている。このようにすれば、デ
ィジタル信号の再生波形のS/N比が悪く、周波数検出器6
05の出力が変動する場合でもローパスフィルタ606によ
ってそれを平滑化し、位相同期回路612へS/N比の良い値
を出力することができ、回路の安全性を高めることがで
きる。
クロック期間の遅延手段、603は演算回路、604は乗算
器、605は周波数検出器、606は周波数検出器605の出力
を平滑化するローパスフィルタ、607および610は加算
器、609は係数器、608はスイッチ手段である。また、回
路全体より周波数検出器605とローパスフィルタ606を除
いたものを位相同期回路612とする。この回路は第１図
に示したディジタル位相検出回路にローパスフィルタ60
6を付加した構成になっている。このようにすれば、デ
ィジタル信号の再生波形のS/N比が悪く、周波数検出器6
05の出力が変動する場合でもローパスフィルタ606によ
ってそれを平滑化し、位相同期回路612へS/N比の良い値
を出力することができ、回路の安全性を高めることがで
きる。
発明の効果 以上のように本発明のディジタル位相同期回路は、デ
ィジタル信号の再生波形をチャンネルビットレートの最
大値を越える周波数でサンプリングするA/Dコンバータ
と、前記再生波形と基準レベルとの交差点前後のサンプ
リング点の標本値より前記交差点の位置データを求める
演算回路と、360°を前記再生波形の１周期当りのサン
プリング個数で除したサンプリング間隔の再生位相値を
前記交差点の位置データより求める周波数検出手段と、
前記サンプリング間隔の再生位相値を前記交差点の位置
データに乗ずる乗算器とを備えたもので、周波数検出手
段の出力により前記再生波形が基準レベルと交差する点
の位置データを前記再生波形の１周期を基準とする位相
データに置き換え、位相同期回路本体はこの位相データ
によって動作するため、再生波形の周波数が変化した場
合も位相同期回路の動作中心周波数は変化しない。この
ため位相同期回路のジッタ成分抑圧性を下げることな
く、ディジタル信号の再生波形の周波数変化に対する追
従性を高めることができる。
ィジタル信号の再生波形をチャンネルビットレートの最
大値を越える周波数でサンプリングするA/Dコンバータ
と、前記再生波形と基準レベルとの交差点前後のサンプ
リング点の標本値より前記交差点の位置データを求める
演算回路と、360°を前記再生波形の１周期当りのサン
プリング個数で除したサンプリング間隔の再生位相値を
前記交差点の位置データより求める周波数検出手段と、
前記サンプリング間隔の再生位相値を前記交差点の位置
データに乗ずる乗算器とを備えたもので、周波数検出手
段の出力により前記再生波形が基準レベルと交差する点
の位置データを前記再生波形の１周期を基準とする位相
データに置き換え、位相同期回路本体はこの位相データ
によって動作するため、再生波形の周波数が変化した場
合も位相同期回路の動作中心周波数は変化しない。この
ため位相同期回路のジッタ成分抑圧性を下げることな
く、ディジタル信号の再生波形の周波数変化に対する追
従性を高めることができる。
第１図は本発明のディジタル位相同期回路の構成を示す
ブロック図、第２図は本発明のディジタル位相同期回路
の請求項２の周波数検出回路のブロック図、第３図は第
２図中の双一次型ディジタルフィルタの周波数特性図、
第４図は本発明のディジタル位相同期回路の請求項３の
構成を示すブロック図、第５図は従来のディジタル位相
同期回路の構成を示すブロック図、第６図はディジタル
信号の再生波形とVCO出力信号の位相関係を表わす波形
図である。 101……A/D変換器、102……１クロック期間の遅延手
段、103……演算回路、104……乗算器、105……周波数
検出器、106……減算器、107……係数乗算器、108……
スイッチ手段、109……加算器、110……１クロック期間
の遅延手段。
ブロック図、第２図は本発明のディジタル位相同期回路
の請求項２の周波数検出回路のブロック図、第３図は第
２図中の双一次型ディジタルフィルタの周波数特性図、
第４図は本発明のディジタル位相同期回路の請求項３の
構成を示すブロック図、第５図は従来のディジタル位相
同期回路の構成を示すブロック図、第６図はディジタル
信号の再生波形とVCO出力信号の位相関係を表わす波形
図である。 101……A/D変換器、102……１クロック期間の遅延手
段、103……演算回路、104……乗算器、105……周波数
検出器、106……減算器、107……係数乗算器、108……
スイッチ手段、109……加算器、110……１クロック期間
の遅延手段。
Claims (3)
- 【請求項１】ディジタル信号の再生波形をチャンネルビ
ットレートの最大値を越える周波数でサンプリングする
A/Dコンバータと、 前記A/Dコンバータからの再生波形と基準レベルとの交
差点前後の位置データを求める演算回路と、 360°を前記再生波形の１周期当たりのサンプリング個
数で除したサンプリング間隔の再生位相値を前記交差点
の位置データより求める周波数検出手段と、 前記サンプリング間隔の再生位相値を前記交差点の位置
データに乗ずることにより位相値に変換する乗算器と、 前記サンプリング間隔の再生位相値をサンプル毎に足し
込み、360°の剰余系で累積加算するVCO部と、 前記VCO部の出力と前記乗算器の出力との差分を出力す
る位相比較部とを備え、 前記位相比較部の出力を前記VCO部に入力し、前記サン
プリング間隔の再生位相値とともに加算し、前記VCO部
の出力を可変するように構成したことを特徴とするディ
ジタル位相同期回路。 - 【請求項２】周波数検出手段は、基準とするビットレー
トの再生波形に於けるサンプリング間隔の基準位相値を
360°の剰余系で累積加算する第１の回路と、前記周波
数検出手段の入力である交差点の位置データより前記第
１の回路の出力を減算する減算器と、前記減算器の出力
を入力とし、内部に周波数情報を蓄積するレジスタと周
波数情報出力端子とフィルタ出力端子とを有する第１の
ローパスフィルタと、前記第１のローパスフィルタのフ
ィルタ出力端子に接続された係数器とを有し、前記係数
器の出力を前記第１の回路に入力してサンプリング間隔
の基準位相値に加え、前記第１のローパスフィルタの周
波数情報出力端子に接続された係数補正回路によってサ
ンプリング間隔の再生位相値を求め出力する構成とした
請求項１記載のディジタル位相同期回路。 - 【請求項３】周波数検出手段の出力であるサンプリング
間隔の再生位相値を第２のローパスフィルタに通した
後、交差点の位置データに乗ずる構成とした請求項１記
載のディジタル位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032054A JP2760123B2 (ja) | 1990-02-13 | 1990-02-13 | ディジタル位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032054A JP2760123B2 (ja) | 1990-02-13 | 1990-02-13 | ディジタル位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03235520A JPH03235520A (ja) | 1991-10-21 |
| JP2760123B2 true JP2760123B2 (ja) | 1998-05-28 |
Family
ID=12348154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032054A Expired - Fee Related JP2760123B2 (ja) | 1990-02-13 | 1990-02-13 | ディジタル位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760123B2 (ja) |
-
1990
- 1990-02-13 JP JP2032054A patent/JP2760123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03235520A (ja) | 1991-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3506659B2 (ja) | デジタルクロック信号復元回路及びその方法 | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| JPH07193564A (ja) | クロック再生装置および再生方法 | |
| JP3275177B2 (ja) | 位相ロック回路 | |
| JP2760123B2 (ja) | ディジタル位相同期回路 | |
| JPH05206732A (ja) | 周波数シンセサイザ | |
| JPH1090319A (ja) | ３相交流の位相角検出回路 | |
| JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JPH07154247A (ja) | デジタル位相ロックループフィルタ | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
| JP2003023352A (ja) | クロック再生回路 | |
| JPH05300183A (ja) | 搬送波再生回路 | |
| JP2677185B2 (ja) | クロック再生器 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| JP2959511B2 (ja) | データストローブ装置 | |
| JP2669068B2 (ja) | Ｐｌｌ回路 | |
| JP3252606B2 (ja) | ディジタルクロマ復調回路 | |
| JPH0644307Y2 (ja) | 同期信号検出装置 | |
| JPH11185395A (ja) | クロック再生用ｐｌｌ装置 | |
| JPH11168456A (ja) | クロック信号再生装置 | |
| JP2003018228A (ja) | シンボル同期回路 | |
| JPH04137914A (ja) | Ｐｌｌシンセサイザ | |
| JPH0627753B2 (ja) | 位相ジッタ測定装置 | |
| JP2003068029A (ja) | クロック生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |