KR940010547B1 - 반도체칩 본딩방법 - Google Patents

Abstract

내용 없음.

Description

반도체칩 본딩방법

제 1 및 제 2 도는 종래의 범프를 이용한 반도체칩 본딩방법을 나타낸 도면.

제 3a~b 도는 이 발명에 따른 반도체칩 본딩방법을 나타낸 공정도이다.

이 발명은 반도체 칩 본딩방법에 관한 것으로, 특히 도전성 폴리머(conductive polymer)를 이용한 반도체칩 본딩방법에 관한 것이다.

최근, 반도체장치가 다기능화, 다핀(multi pin)화 및 고속동작화의 추세에 따라 패키지(Package)의 소형화, 박형화, 고기능화 및 대용량화의 추세에 있다. 특히, 박형화된 패키지의 요구증대로 TOSP(Thin Small Otuline package), 플립칩(Flip-chip) 패키지 및 TAB(Tape Automated Bonding) 패키지등이 개발되었다. 상기 TOSP는 금선(Au wire)등을 이용한 도선본딩방법으로, 상기 플립칩 패키지와 TAB 패키지는 금속으로 이루어진 범프(bump)를 사용하여 열압착방법으로 본딩하는 것이다. 상기에서 TOSP는 도선의 루프(loop) 높이에 의해 패키지의 두께를 1mm 이하로 하기 어려워 박형화에 한계가 있다. 따라서, 범프를 이용하여 두께 0.5mm인 초박형인 패키지를 이룰 수 있는 TAP와 플립칩 패키지에 대한 연구가 활발히 진행되고 있다.

제 1 도 및 제 2 도는 종래의 범프를 이용한 반도체칩 본딩방법을 나타낸 것이다. 상기 제 1 도 및 제 2 도는 TAP 패키지와 플립칩 패키지에 이용되는 것이다.

상기 제 1 도는 집적회로가 형성된 반도체기판(11)의 표면에 본딩패드(13)가 형성된 소정부분을 제외하고 절연막(14)이 도포되어 있는 반도체칩(15)의 상기 본딩패드(13)에 일측에 솔더(Solder)등의 금속으로 된 범프(17)가 형성되어 있는 리드 프레임의 내부리드(19)를 본딩하는 것을 나타내고 있다.

제 2 도는 상술한 반도체칩(11)의 본딩패드(13)에 범프(17)가 형성되어 있으며, 상기 범프(17)에 의해 내부리드(19)를 본딩하는 것을 나타내고 있다.

상술한 범프(17)를 이용한 반도체칩(15)의 본딩은 열압착방법등으로 상기 본딩패드(13)와 내부리드(19)를 연결하므로 패키지의 박형화에 유리하다.

그러나, 상술한 반도체칩 본딩방법은 반도체칩의 본딩패드 또는 내부리드에 범프를 형성하기가 어려우며, 또한 본딩시 열압착하므로 내부리드와 반도체칩의 모서리가 접속되어 단락되는 문제점이 있었다.

따라서, 이 발명의 목적은 공정이 간단한 반도체칩 본딩방법을 제공함에 있다.

이 발명의 다른 목적은, 리드 프레임의 내부리드와 반도체칩의 모서리가 접촉되는 것을 방지할 수 있는 반도체칩 본딩방법을 제공함에 있다.

상기 목적들을 달성하기 위하여 이 발명은 반도체칩의 본딩패드와 관통공이 형성된 내부리드를 갖는 리드 프레임을 전기적으로 연결하는 반도체칩 본딩방법에 있어서; 상기 반도체칩과 내부리드는 소정거리 이격되어 있으며, 상기 반도체칩의 본딩패드상에 내부리드의 관통공이 일치되도록 정렬하는 공정과; 상기 관통공에 도전성 에폭시를 주입하여 본딩패드 및 관통공의 계면과 내부리드의 표면에 소정형상의 범프가 형성되도록 하는 공정을 구비함을 특징으로 한다.

이하, 이 발명에 따른 반도체칩 본딩방법의 바람직한 일실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제 3a∼b 도는 이 발명의 실시예에 따른 반도체칩 본딩방법을 나타낸 공정도이다.

제 3a 도를 참조하면, 반도체기판(21)의 표면에 집적회로와 Al 등으로 이루어진 본딩패드(23)가 형성되어 있으며, 상기 본딩패드(23)를 제외한 집적회로가 형성된 반도체기판(21)의 표면에 SiO₂등으로 이루어진 절연막(24)이 도포된 반도체칩(25)이 있다. 상기 반도체칩(25)의 상부에 50∼100㎛ 정도 이격된 높이에 Cu등으로 이루어진 리드 프레임의 내부리드(29)를 위치시킨다. 상기 내부리드(29)는 상기 반도체칩(25)의 본 딩패드(23)의 연결되는 부분에 관통공(27)을 갖으며, 이 관통공(27)이 본딩패드(23)와 일치하도록 정렬되어 있다. 상기에서 관통공(27)의 주위에 상기 내부리드(29)의 표면보다 낮은 창(window; 28)이 형성되어 있다.

제 3b 도를 참조하면, 상기 관통공(27)을 통해 Ag 또는 Au가 함유된 도전성 에폭시로 상기 본딩패드(23)의 상부에 지름이 약 100㎛ 정도인 범프(31)를 형성하여 본딩한다. 상기에서 범프(31)의 지름은 상기 도전성 에폭시의 점도에 의한 표면장력으로 조절될 수 있으며, 또한 상기 범프(31)는 상기 관통공(27)을 통해 상기 내부리드(29)의 상부에도 형성된다. 상기 도전성 에폭시는 전도성을 유지하기 위해서는 고형화될 때 Au 또는 Ag 등이 도전성물질의 이동이 작도록 하여야 한다. 또한 상기 창(28)은 상기 도전성 에폭시가 리드(29) 표면에 퍼지지 않도록 하여 이웃하는 리드들과 단락되는 것을 방지하여 상기 범프(31)의 크기를 제어한다. 상기 범프(31)는 상기 본딩패드(23)와 내부리드(29) 사이를 연결할 뿐만 아니라 상기 내부리드(29)를 물리적으로 지지한다.

상술한 바와 같이 관통공을 가지는 리드 프레임의 내부리드를 이 관통공과 본딩패드가 일치되도록 정렬시킨 후 관통공을 통해 도전성 에폭시로 범프를 형성함과 동시에 반도체칩과 내부리드를 본딩한다.

따라서, 이 발명은 도전성 에폭시로 범프를 형성함과 동시에 본딩을 하므로 공정이 간단하며, 본딩시 열압착을 하지 않으므로 내부리드와 반도체칩이 단락되지 않아 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (5)

1. 반도체칩의 본딩패드와 관통공이 형성된 내부리드를 갖는 리드 프레임을 전기적으로 연결하는 반도체칩 본딩방법에 있어서; 상기 반도체칩과 내부리드는 소정거리 이격되어 있으며, 상기 반도체칩의 본딩패드상에 내부리드의 관통공이 일치되도록 정렬하는 공정과; 상기 관통공에 도전성 에폭시를 주입하여 본딩패드 및 관통공의 계면과 내부리드의 표면에 소정형상의 범프가 형성되도록 하는 공정을 구비함을 특징으로 하는 반도체칩 본딩방법.
2. 제 1 항에 있어서, 상기 내부리드는 관통공의 주위가 표면보다 낮은 창을 갖도록 형성됨을 특징으로 하는 반도체칩 본딩방법.
3. 제 1 항에 있어서, 상기 내부리드가 반도체칩의 본딩패드에서 50∼100㎛ 정도 이격됨을 특징으로 하는 반도체칩 본딩방법.
4. 제 1 항에 있어서, 상기 도전성 에폭시는 Ag 또는 Au중 어느 하나를 함유하는 반도체칩 본딩방법.
5. 제 1 항에 있어서, 상기 범프를 지름이 100㎛ 정도의 크기를 갖도록 형성한 반도체칩 본딩방법.