JP2631287B2 - 混成多層回路基板の製造法 - Google Patents

混成多層回路基板の製造法

Info

Publication number
JP2631287B2
JP2631287B2 JP62162570A JP16257087A JP2631287B2 JP 2631287 B2 JP2631287 B2 JP 2631287B2 JP 62162570 A JP62162570 A JP 62162570A JP 16257087 A JP16257087 A JP 16257087A JP 2631287 B2 JP2631287 B2 JP 2631287B2
Authority
JP
Japan
Prior art keywords
circuit board
hybrid
flexible
copper
clad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62162570A
Other languages
English (en)
Other versions
JPS647697A (en
Inventor
瑛一 亀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON MEKUTORON KK
Original Assignee
NIPPON MEKUTORON KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON MEKUTORON KK filed Critical NIPPON MEKUTORON KK
Priority to JP62162570A priority Critical patent/JP2631287B2/ja
Priority to US07/210,637 priority patent/US4872934A/en
Priority to GB8815124A priority patent/GB2207288B/en
Priority to DE3822071A priority patent/DE3822071C2/de
Publication of JPS647697A publication Critical patent/JPS647697A/ja
Application granted granted Critical
Publication of JP2631287B2 publication Critical patent/JP2631287B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1064—Partial cutting [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108—Flash, trim or excess removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、可撓性回路基板の一部両面に相互にスルー
ホール導通を形成した硬質回路基板を一体的に設けるよ
うにした混成多層回路基板の製造法に関し、更に詳細に
は、可撓性回路基板を形成したシートの両面を該基板の
可撓部を除く領域で硬質回路基板形成用銅張板により密
閉するように相互接合し、これにより混成部でのスルー
ホール導通処理及び回路パターン形成処理を可撓性回路
基板に悪影響を与えることなく連続的に行えるようにし
た混成多層回路基板の製造法に関する。
「従来技術とその問題点」 可撓性回路基板の一部に硬質回路基板を設けて部品実
装密度の向上化或いは外部機器などに対する接続容易化
等を確保する為に使用されるこの種の混成多層回路基板
は、一般的には各々予め製作した可撓性回路基板と硬質
回路基板とを用意し、混成多層化すべき可撓性回路基板
部分に硬質回路基板を接合した後、混成部に位置する可
撓性回路基板と硬質回路基板との間に所要の相互導通接
続部を形成するような手段が採用される。しかしなが
ら、上記の如く個別に製作した可撓性回路基板と硬質回
路基板とを使用して混成多層回路基板を得る手法では、
混成部に於ける可撓性回路基板と硬質回路基板との間に
形成する為の相互導通接続手段に種々の制約を受けると
共に、信頼性の高い高密度の混成多層化回路基板を製作
する手法としては限界がある。そこで、可撓性回路基板
と硬質回路基板とからなる混成部に信頼性の高い微細化
の可能なスルーホール導通接続手段を採用するのが好適
であるが、この場合には煩雑なメツキマスク処理を施す
必要があり、また、製造工程中に亘って混成多層部以外
の可撓性回路基板のみからなる可撓性に悪影響を与えな
いような対策を確保する必要がある。
「発明の目的及び構成」 本発明は、上記諸点を考慮することにより可撓性回路
基板の一部に硬質回路基板を備えると共に可撓性回路基
板の良好な可撓部を有する高密度且つ信頼性の高い混成
多層回路基板の製造法を提供するものであり、その為に
本発明によれば、所要の回路配線パターンを予め形成し
た可撓性回路基板シートの両面に該可撓性回路基板の可
撓部と混成部との境界部位に分離手段を有する硬質回路
基板形成用銅張板を配装し、上記可撓性回路基板シート
に於ける可撓性回路基板の可撓部を除く他の領域に於い
て上記両銅張板と該シートとを接着剤で密閉式に接合
し、上記混成部に於いて該両銅張板と上記可撓性回路基
板との間に所要のスルーホール導通処理を施し、次いで
上記混成部に該当する上記両銅張板に所要の回路パター
ンを形成した後、上記分離手段を含む上記混成部及び可
撓部の外形線に沿って打ち抜き処理を施して上記可撓部
に位置する銅張板部分を分離させることにより該混成部
の両面のみに硬質回路基板を一体的に設けるように構成
したものである。
硬質回路基板形成用銅張板に形成する上記分離手段は
細長い透孔又は溝で構成でき、分離用透孔を採用する場
合にはその透孔を含む上記銅張板上に適当なマスク部材
を設けた状態で所要のスルーホール導通処理を施し、ま
た、分離用溝を用いる場合には、上記の如きマスク部材
を使用することなく、この分離用溝が可撓性回路基板シ
ート面に向くように上記態様で該シート及び両銅張板相
互間を接合して可撓部へのメツキ液のしみ込み等を阻止
しながら混成部に対して直ちに所要のスルーホール導通
処理を行うことができる。
「実 施 例」 以下、図面の実施例に従って本発明を更に詳述する
と、第１図に於いて、可撓性回路基板シートは基本的に
は一枚で十分であるが、情報信号等が多大であるような
仕様の場合には図示の如く二枚の可撓性回路基板シート
１、２を使用し、これらの各可撓性回路基板シート１、
２には常法により予め複数個の片面又は両面型の可撓性
回路基板を区画形成することができる。重ね合わせた二
枚の可撓性回路基板シート１、２の各外面には銅箔層を
表面に位置するように硬質回路基板形成用銅張板３、４
を配置し、第２図にも示すように各可撓性回路基板の可
撓部７を除く斜線で示す他のシート領域に接着剤による
接合層８を介して上記銅張板３、４を接合する。このよ
うな接合態様により、可撓性回路基板の可撓部７は接合
されることなくその他の混成部６と不要部分の領域によ
って二枚の可撓性回路基板シート１、２は各硬質回路基
板形成用銅張板３、４で密閉された状態に接合される。
この実施例の場合には、後述の打ち抜き分離処理を容易
にする為に、各可撓性回路基板の可撓部７と混成部６と
の境界に位置する各銅張板３、４の該当個所に透孔５を
設けて分離手段を形成してあり、この透孔５を用いた分
離手段を採用する場合には、第３図及び第４図のよう
に、混成部６に該当する各銅張板３、４の回路パターン
形成部10を残し且つ上記透孔５を含めてそれら上面にプ
ラスチツクフィルム等からなる剥離自在なマスク層９を
形成し、これらの混成部６に於いて必要となる各可撓性
回路基板と銅張板３、４との間にスルーホール導通11の
為の無電解メツキ処理を施した後、このスルーホール導
通11の関連に於いて混成部６を形成すべく各銅張板３、
４に所要の回路パターンを形成する。そして、上記各マ
スク層９を適宜除去した後、各透孔５の両端を通るよう
に破線で示す混成部６と可撓部７の各外形線6A、7Aに沿
ってパンチプレス手段等で打ち抜き処理を施すことによ
り、第５図に示すように、可撓性回路基板1A、2Aの互い
に接合されていない可撓部７とその両端の各両面にのみ
硬質回路を設けた混成部６とからなる混成多層回路基板
を得ることができる。
上記実施例では、打ち抜き分離手段として各々の硬質
回路基板形成用銅張板３、４に対して上記態様で透孔５
を設ける手法を採用しているが、この透孔５による分離
手段によれば、回路パターン形成部10を残して銅張板
３、４に於ける該透孔５を含む他の部位にマスク層９を
設けるようにしてあるので、混成部６を形成する為の回
路パターン形成部10の面積が減少して回路設計に制約を
受ける場合或いは上記透孔５にメツキ液のしみ込みなど
が危惧される場合には、第６図に示すような有底の溝5A
による打ち抜き分離手段を上記実施例の透孔５に代えて
各銅張板３、４の該当個所に形成するのが好適である。
即ち、第２図に於ける混成部６と可撓部７との境界部
分に相当する各銅張板３、４の該当個所であって各々の
可撓性回路基板シート１、２の面に向かう部位に溝5Aを
形成した各銅張板３、４を使用する場合には、上記実施
例の如く各透孔５をマスク層９で覆うなどの工程を省略
できる一方、これらの銅張板３、４に於ける混成部６に
対する上記スルーホール導通11の為の処理及び所要の回
路パターン形成処理工程を直ちに行うことが可能とな
る。次いで、各銅張板３、４での溝5Aの頂部5Bをルータ
ー等で適宜切除した後、これにより形成された開口の両
端を通るように前記実施例と同様に混成部６の外形線6A
及び可撓部７の外形線7Aに沿って打ち抜き処理を施すこ
とにより、前記の如く第５図のような混成多層回路基板
を得ることが出来る。
上記各実施例に於いて、可撓性回路基板シート１、２
に形成された各可撓性回路基板の可撓部７にはその外形
線7Aに沿って予め部分的な打ち抜き処理を施すこともで
き、また、混成部６の硬質回路基板の両面に回路パター
ンを形成するような構造のものでは、可撓性回路基板シ
ート１、２と各銅張板３、４との上記接合処理に先立っ
て、可撓性回路基板シート１、２に面する側の回路パタ
ーンを予め形成しておくことも可能である。
「発明の効果」 本発明に係る混成多層回路基板の製造方法によれば、
以上説明したように、予め形成した可撓性回路基板シー
トの両面に硬質回路基板形成用銅張板で密閉するような
態様で接合処理した上、混成部に必要なスルーホール導
通処理及び硬質回路基板側の回路パターン形成処理を行
えるので、斯かるメツキ処理及び回路パターン形成処理
等に際して可撓部など可撓性回路基板側に何らの支障を
与えることなく硬質回路基板を含む微細高密度な混成部
を一部に備えた信頼性の良好な部分混成多層型の可撓性
回路基板を提供できる。
また、上記硬質回路基板形成用銅張板に対しては透孔
又は溝からなる打ち抜き分離手段を形成してあるので、
製品打ち抜き処理の際に可撓性回路基板側には何ら損傷
を与えることなく混成部と可撓部との分離処理を容易に
行うことが可能である等、可撓性回路基板の一部に硬質
回路基板を有するこの種の混成多層回路基板の製造手段
として極めて有利である。
【図面の簡単な説明】
第１図は本発明の一実施例に従って可撓性回路基板シー
トの両面に硬質回路基板形成用銅張板を接合した状態の
概念的な断面説明図、 第２図はその接合状態の平面説明図、 第３図はマスク層を硬質回路基板形成用銅張板に設けた
状態の工程説明図、 第４図は上記マスク層を用いて混成部に所要のスルーホ
ール導通及び回路パターン形成処理を施す工程説明図、 第５図は打ち抜き処理により得られた混成多層回路基板
製品の概念側面図、そして、 第６図は硬質回路基板形成用銅張板に設けた他の実施例
による分離手段の説明図である。 １、2:可撓性回路基板シート;3、4:硬質回路基板形成用
銅張板;5:打ち抜き分離用透孔;5A:打ち抜き分離用溝;6:
混成部;7:可撓部;6A、7A:外形線;8:接合層9:マスク層;1
0:回路パターン形成部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】所要の回路配線パターンを予め形成した可
    撓性回路基板シートの両面に該可撓性回路基板の可撓部
    と混成部との境界部位に分離手段を有する硬質回路基板
    形成用銅張板を配装し、上記可撓性回路基板シートに於
    ける可撓性回路基板の可撓部を除く他の領域に於いて上
    記両銅張板と該シートとを接着剤を介して接合し、上記
    混成部に於いて該両銅張板と上記可撓性回路基板との間
    に所要のスルーホール導通処理を施し、次いで上記混成
    部に該当する上記両銅張板に所要の回路パターンを形成
    した後、上記分離手段を含む上記混成部及び可撓部の外
    形線に沿って打ち抜き処理を施して上記可撓部に位置す
    る銅張板部分を分離させて該混成部の両面のみに硬質回
    路基板を設けるように構成したことを特徴とする混成多
    層回路基板の製造法。
  2. 【請求項２】前記分離手段が透孔からなり、該透孔を含
    む上記銅張板上にマスク部材を形成した後、上記スルー
    ホール導通処理を施すことを特徴とする特許請求の範囲
    第（１）項に記載の混成多層回路基板の製造法。
  3. 【請求項３】前記分離手段が上記可撓性回路基板シート
    面に向けて設けた溝により形成され、マスク部材を上記
    銅張板上に設けることなく上記混成部に於ける上記スル
    ーホール導通処理を施すことを特徴とする特許請求の範
    囲第（１）項に記載の混成多層回路基板の製造法。
JP62162570A 1987-06-30 1987-06-30 混成多層回路基板の製造法 Expired - Lifetime JP2631287B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62162570A JP2631287B2 (ja) 1987-06-30 1987-06-30 混成多層回路基板の製造法
US07/210,637 US4872934A (en) 1987-06-30 1988-06-23 Method of producing hybrid multi-layered circuit substrate
GB8815124A GB2207288B (en) 1987-06-30 1988-06-24 An improved method of producing a hybrid multi-layered circuit substrate
DE3822071A DE3822071C2 (de) 1987-06-30 1988-06-30 Verfahren zur Herstellung von mehrlagigen starr-flexiblen Leiterplatten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62162570A JP2631287B2 (ja) 1987-06-30 1987-06-30 混成多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JPS647697A JPS647697A (en) 1989-01-11
JP2631287B2 true JP2631287B2 (ja) 1997-07-16

Family

ID=15757098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62162570A Expired - Lifetime JP2631287B2 (ja) 1987-06-30 1987-06-30 混成多層回路基板の製造法

Country Status (4)

Country Link
US (1) US4872934A (ja)
JP (1) JP2631287B2 (ja)
DE (1) DE3822071C2 (ja)
GB (1) GB2207288B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235011B2 (en) 2011-08-05 2016-01-12 Nippon Mektron, Ltd. Optical and electrical mixed flexible printed wiring board and method of mounting light receiving/emitting device thereof
US9788439B2 (en) 2013-09-20 2017-10-10 Nippon Mektron, Ltd. Manufacturing method of multilayer printed wiring board
US10765000B2 (en) 2018-07-25 2020-09-01 Nippon Mektron, Ltd. Method for manufacturing multilayer printed circuit board

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE91377T1 (de) * 1989-07-15 1993-07-15 Freudenberg Carl Fa Verfahren zur herstellung von starre und flexible bereiche aufweisenden leiterplatten oder leiterplatten-innenlagen.
EP0526992B1 (en) * 1991-07-25 1996-05-01 Ncr International Inc. Multilayer carrier for mounting an integrated circuit and method of making the same
US5153050A (en) * 1991-08-27 1992-10-06 Johnston James A Component of printed circuit boards
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
JPH08186336A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法
US5800724A (en) * 1996-02-14 1998-09-01 Fort James Corporation Patterned metal foil laminate and method for making same
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
US6129990A (en) * 1998-04-10 2000-10-10 R. E. Service Company, Inc. Copper/steel laminated sheet for use in manufacturing printed circuit boards
US6129998A (en) * 1998-04-10 2000-10-10 R.E. Service Company, Inc. Copper/steel laminated sheet for use in manufacturing printed circuit boards
US6355360B1 (en) 1998-04-10 2002-03-12 R.E. Service Company, Inc. Separator sheet laminate for use in the manufacture of printed circuit boards
US6127051A (en) * 1998-04-10 2000-10-03 R. E. Service Company, Inc. Copper/steel laminated sheet for use in manufacturing printed circuit boards
US6226862B1 (en) 1998-04-30 2001-05-08 Sheldahl, Inc. Method for manufacturing printed circuit board assembly
ATE340761T1 (de) * 1999-12-15 2006-10-15 Asulab Sa Hermetische in-situ-gehäusungsmethode von mikrosystemen
US6334971B1 (en) * 2000-07-20 2002-01-01 Wen-Ping Huang Manufacturing method for diode group processed by injection molding on the surface
US6783860B1 (en) 2001-05-11 2004-08-31 R. E. Service Company, Inc. Laminated entry and exit material for drilling printed circuit boards
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
DE10258090B4 (de) * 2002-09-19 2009-01-29 Ruwel Ag Verfahren zur Herstellung von starr-flexiblen Leiterplatten und Leiterplatten mit mindestens einem starren Bereich und mindestens einem flexiblen Bereich
US20050112344A1 (en) * 2003-08-20 2005-05-26 Redfern Sean M. Apparatus and method for use in printed circuit board drilling applications
DE102005062604A1 (de) * 2005-12-27 2007-07-05 Robert Bosch Gmbh Verfahren zur Herstellung eines elektronischen Schaltungsträgers, Veredelungsvorrichtung eines elektronischen Schaltungsträgers sowie Schaltungsträger
EP2191701B1 (en) 2007-09-28 2013-03-20 Tri-Star Laminates, Inc. Entry sheet, method of manufacturing thereof and methods for drilling holes in printed circuit boards
CN101494956B (zh) * 2008-01-23 2011-03-30 富葵精密组件(深圳)有限公司 软硬结合板的制作方法
FI20085468A0 (fi) * 2008-05-16 2008-05-16 Polar Electro Oy Sähköpiirijärjestely
CN102668733B (zh) * 2009-11-20 2015-03-18 株式会社村田制作所 刚性―柔性多层布线基板的制造方法及集合基板
CN102458055B (zh) * 2010-10-20 2014-06-25 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
CN102487577B (zh) * 2010-12-01 2014-02-05 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
CN104105363B (zh) * 2013-04-11 2017-08-22 富葵精密组件(深圳)有限公司 刚挠结合板及其制作方法
TWI501713B (zh) * 2013-08-26 2015-09-21 Unimicron Technology Corp 軟硬板模組以及軟硬板模組的製造方法
CN104470250A (zh) * 2013-09-25 2015-03-25 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
TWI573503B (zh) * 2014-06-09 2017-03-01 The Power Supply Path Structure of Soft Circuit Board
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11419213B2 (en) * 2019-03-26 2022-08-16 Western Digital Technologies, Inc. Multilayer flex circuit with non-plated outer metal layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2657212C3 (de) * 1976-12-17 1982-09-02 Schoeller & Co Elektronik Gmbh, 3552 Wetter Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten
JPS5832279Y2 (ja) * 1977-10-27 1983-07-18 株式会社東芝 印刷配線板の接続装置
US4149219A (en) * 1978-02-22 1979-04-10 The United States Of America As Represented By The Secretary Of The Navy Flexible printed circuit board assembly
JPS54157275A (en) * 1978-06-02 1979-12-12 Tokyo Shibaura Electric Co Method of producing flexible compound printed circuit board
DE2946726C2 (de) * 1979-11-20 1982-05-19 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Leiterplatte mit starren und flexiblen Bereichen und Verfahren zu deren Herstellung
JPS57193094A (en) * 1981-05-18 1982-11-27 Matsushita Electric Ind Co Ltd Electronic circuit part and method of mounting same
DE3119884C1 (de) * 1981-05-19 1982-11-04 Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten
GB2101411B (en) * 1981-06-04 1985-06-05 Standard Telephones Cables Ltd Flexi-rigid printed circuit boards
CH667359A5 (de) * 1985-03-27 1988-09-30 Ppc Electronic Ag Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
US4715928A (en) * 1985-09-27 1987-12-29 Hamby Bill L Flexible printed circuits and methods of fabricating and forming plated thru-holes therein

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9235011B2 (en) 2011-08-05 2016-01-12 Nippon Mektron, Ltd. Optical and electrical mixed flexible printed wiring board and method of mounting light receiving/emitting device thereof
US9788439B2 (en) 2013-09-20 2017-10-10 Nippon Mektron, Ltd. Manufacturing method of multilayer printed wiring board
US10004148B2 (en) 2013-09-20 2018-06-19 Nippon Mektron, Ltd. Manufacturing method of multilayer printed wiring board
US10765000B2 (en) 2018-07-25 2020-09-01 Nippon Mektron, Ltd. Method for manufacturing multilayer printed circuit board

Also Published As

Publication number Publication date
DE3822071A1 (de) 1989-01-12
US4872934A (en) 1989-10-10
GB2207288B (en) 1991-09-11
JPS647697A (en) 1989-01-11
GB8815124D0 (en) 1988-08-03
GB2207288A (en) 1989-01-25
DE3822071C2 (de) 1997-09-11

Similar Documents

Publication Publication Date Title
JP2631287B2 (ja) 混成多層回路基板の製造法
JPH04336486A (ja) プリント配線板
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JP2670700B2 (ja) プリント基板、及びプリント基板製造方法
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
JPH07170029A (ja) フレキシブル・プリント配線板およびその製造方法
JPS59186387A (ja) プリント基板の接合方法
JPS6112400B2 (ja)
JPH0312792B2 (ja)
JPH0747904Y2 (ja) 複合多層プリント配線基板
JPH02266586A (ja) フレキシブルプリント配線板及びその製造方法
JPH08107273A (ja) プリント配線板の製造方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JPH07254770A (ja) フレキシブルプリント配線板の製造方法
JPH0216796A (ja) 可撓性多層回路基板及びその製造方法
JPH04113692A (ja) ハイブリット形プリント配線板
JP3365777B2 (ja) 多層プリント配線板の製造方法
JPH02271653A (ja) 半導体搭載用基板の製造方法
JP3365777B6 (ja) 多層プリント配線板の製造方法
JPH05114788A (ja) 多層プリント配線板の製造方法
JPS61226991A (ja) 多層回路基板
JPS61248597A (ja) 多層プリント配線板の製造方法
JPH0250637B2 (ja)
JPH03165093A (ja) 多層プリント配線板
JPS62156897A (ja) 印刷配線基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 11