JP2618107B2

JP2618107B2 - マトリクスアドレス生成装置およびそのアドレス生成装置を含む多値化階調処理装置

Info

Publication number: JP2618107B2
Application number: JP3073843A
Authority: JP
Inventors: 朗嶋谷
Original assignee: 三田工業株式会社
Priority date: 1991-03-12
Filing date: 1991-03-12
Publication date: 1997-06-11
Anticipated expiration: 2012-06-11
Also published as: US5396607A; EP0503645A3; JPH04284062A; EP0503645A2

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像形成装置における
画像の多値化階調処理装置に関するものである。特に、
この発明は、ディザマトリクスメモリを用いて画像の多
値化階調処理を行う場合の、ディザマトリクスメモリの
メモリテーブルを指定するためのアドレスを生成するア
ドレス生成装置の改良に関するものである。

【０００２】

【従来の技術】画像形成装置における中間調画像の再現
手法としては、一般に、ディザ法、濃度パターン法ある
いはそれらを併用した面積階調法（以下、この手法を
「多値ディザ法」と呼ぶ）が用いられている。そして、
これら中間調画像の再現手法を活用することによって、
近年のディジタル複写機、ディジタルファクシミリ装
置、ディジタル印刷機等の各種ディジタル画像形成装置
は、良好な中間調画像の再現ができるように種々工夫さ
れている。

【０００３】たとえば、この発明に興味深い従来技術の
１つが特開平１−２８８４４９号公報に開示されてい
る。この公報には、カラー記録処理を行う場合において
は、一般的に使用されている渦巻型ディザパターンを用
いるよりも、このディザパターンを９０度回転させたデ
ィザパターンを用いた方が、カラー画像の再現時の色ず
れの面積が小さくなり、色再現性を向上できることが述
べられている。

【０００４】また、特開平１−１１４１５９号公報に
は、ディザマトリクスを使用して２値中間調画像を生成
するための改良された処理方法が開示されている。開示
の処理方法によれば、正規の状態のパターンの第１ディ
ザマトリクスと、これを２行分ずらして形成したパター
ンの第２ディザマトリクスとをディザマトリクスメモリ
に記憶しておくことにより、主走査方向（横方向）にし
きい値を読み出す場合に、縦方向に２行ずれた第１ディ
ザマトリクスと第２ディザマトリクスとからしきい値を
読み出すため、そのしきい値に基づいて形成された中間
調画像は黒画素が所定の行に偏らずに分散し、高品質の
画像を得ることのできる旨説明されている。

【０００５】さらに、特開平１−１６０２５８号公報に
も、ディザマトリクスを用いて２値中間調画像を生成す
る処理方法が開示されている。開示によれば、従来の処
理方法ではディザマトリクスから規則正しく繰返してし
きい値を読み出していたので、中間調画像は黒画素が偏
り、品質的に良好ではなかったとして、ディザマトリク
スから主走査方向（横方向）にしきい値を読み出す場合
に、ディザマトリクスを縦方向に順次ずらした状態でし
きい値を読み出すための方法が述べられている。この方
法では、しきい値を読み出すためにディザマトリクスの
アドレスを指定するのにカウンタが用いられていて、カ
ウンタのカウント開始値をラインごとに変えるという構
成が説明されている。そのため、具体的には、カウンタ
の初期設定値を（１）ソフトウェアによりプリロードす
る、（２）前ラインから次ラインの走査に移るときにカ
ウンタのクロックを空叩きして次ラインの初期値に一致
させる、（３）読み取り範囲に制限を加えて、次ライン
に移る時にカウンタの初期値を強制的に所定の値と一致
させる、等の方法が考えられると説明されている。

【０００６】

【発明が解決しようとする課題】上記３つの従来技術に
共通している点は、ディザ法を用いて中間調画像を生成
する場合に、ディザマトリクスメモリからのしきい値の
読出順位や読出方法に変化を持たせていることである。
そして、その結果として良好な中間調画像が得られてい
ることである。

【０００７】ところが、特開平１−２８８４４９号公報
に開示の技術は、複数種類のディザパターンを発生でき
るわけではなく、したがって画像の色彩等に応じてしき
い値の読み出し順序を変更すること等はできない。一
方、特開平１−１１４１５９号公報または特開平１−１
６０２５８号公報に開示の方法では、ディザマトリクス
からしきい値を読み出す際に、ディザマトリクスを縦方
向にずらした状態で使用するため、しきい値の読み出し
順位に変化を持たせられる点で優れている。しかしなが
ら、前者の特開平１−１１４１５９号公報の方法では、
しきい値の読み出し順位を画質等に応じて変えるために
は、大容量のディザマトリクスメモリまたは複数のディ
ザマトリクスメモリを準備し、第１ディザマトリクスと
第２ディザマトリクスとの縦方向のずらし量を種々変え
たものを記憶しておかなければならず、大容量のマトリ
クスメモリが必須になるという欠点がある。

【０００８】これに対し、後者の特開平１−１６０２５
８号公報の方法では、ディザマトリクスメモリに記憶し
ておくディザマトリクスは正規の状態のパターンのディ
ザマトリクス１つのみでよいけれども、開示されている
カウンタを用いたアドレス指定の仕方では、ディザマト
リクスを単に縦方向に順次ずらすようにしかアドレス指
定できず、アドレス指定の仕方という点で変化に乏しい
という欠点がある。

【０００９】そこでこの発明は、ディザマトリクスメモ
リからしきい値を読み出す場合に、その読み出し方に変
化を持たせることによって中間調画像の再現性を向上さ
せることができるという点に着目し、ディザマトリクス
メモリのメモリテーブルを指定する際に、任意の指定順
序、任意の指定パターンで指定できるように、種々変化
に富んだメモリテーブル指定アドレスを生成できるアド
レス生成装置を提供することである。

【００１０】また、この発明は、ディザマトリクスメモ
リからのしきい値の読み出し順位を任意の順序、任意の
パターンで行え良好な中間調画像を得られる画像の多値
化階調処理装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】この発明は、Ｘアドレス
とＹアドレスとを生成するマトリクスアドレス生成装置
であって、与えられるＸパルスを予め定める第１の計数
値範囲内で繰返して計数するドットカウント手段、与え
られるＹパルスを予め定める第２の計数値範囲内で繰返
して計数し、その計数値をＹアドレスとして出力するラ
インカウント手段、Ｘアドレスをシフトさせるためのシ
フトアドレスを所定の計数値範囲内で繰返して計数する
Ｘシフトアドレスカウント手段、およびドットカウント
手段の計数値とＸシフトアドレスカウント手段の計数値
とをＸパルスに同期させて加算し、加算値をＸアドレス
として出力する加算手段、を含むことを特徴とするもの
である。

【００１２】またこの発明は、マトリクスアドレス生成
装置であって、与えられるＸパルスを予め定める第１の
計数値範囲内で繰返して計数し、その計数値をＸアドレ
スとして出力するドットカウント手段、与えられるＹパ
ルスを予め定める第２の計数値範囲内で繰返して計数す
るラインカウント手段、Ｙアドレスをシフトさせるため
のシフトアドレスを所定の計数値範囲内で繰返して計数
するＹシフトアドレスカウント手段、およびラインカウ
ント手段の計数値とＹシフトアドレスカウント手段の計
数値とをＸパルスに同期させて加算し、加算値をＹアド
レスとして出力する加算手段、を含むことを特徴とする
ものである。

【００１３】さらにまたこの発明は、マトリクスアドレ
ス生成装置であって、与えられるＸパルスを予め定める
第１の計数値範囲内で繰返して計数するドットカウント
手段、与えられるＹパルスを予め定める第２の計数値範
囲内で繰返して計数するラインカウント手段、Ｘアドレ
スをシフトさせるためのシフトアドレスを所定の計数値
範囲内で繰返して計数するＸシフトアドレスカウント手
段、Ｙアドレスをシフトさせるためのシフトアドレスを
所定の計数値範囲内で繰返して計数するＹシフトアドレ
スカウント手段、Ｘシフトアドレスカウント手段または
Ｙシフトアドレスカウント手段を選択的に動作させるた
めの選択手段、選択手段によってＸシフトアドレスカウ
ント手段が選択されたとき、Ｘシフトアドレスカウント
手段の計数値とドットカウント手段の計数値とをＸパル
スに同期させて加算し、加算値をＸアドレスとして出力
するＸアドレス加算手段、および選択手段によってＹシ
フトアドレスカウント手段が選択されたとき、Ｙシフト
アドレスカウント手段の計数値とラインカウント手段の
計数値とをＸパルスに同期させて加算し、加算値をＹア
ドレスとして出力するＹアドレス加算手段、を含むこと
を特徴とするものである。

【００１４】またこの発明は、前記マトリクスアドレス
生成装置において、ドットカウント手段は、予め定める
開始設定数のＸパルスが与えられるまで計数開始動作を
遅らせる開始タイミングシフト手段を含むことを特徴と
するものである。さらにまたこの発明は、前記マトリク
スアドレス生成装置において、ラインカウント手段は、
予め定める開始設定数のＹパルスが与えられるまで計数
開始動作を遅らせる開始タイミングシフト手段を含むこ
とを特徴とするものである。

【００１５】またこの発明は、ＸアドレスとＹアドレス
とを生成するマトリクスアドレス生成装置であって、与
えられるＸパルスを予め定める第１の計数値範囲内で繰
返して計数し、その計数値をＸアドレスとして出力する
ドットカウント手段、与えられるＹパルスを予め定める
第２の計数値範囲内で繰返して計数し、その計数値をＹ
アドレスとして出力するラインカウント手段、およびド
ットカウント手段の計数開始動作を予め定める開始設定
数のＸパルスが与えられるまで遅らせるドットカウント
開始タイミングシフト手段、を含むことを特徴とするも
のである。

【００１６】さらにまたこの発明は、ＸアドレスとＹア
ドレスとを生成するマトリクスアドレス生成装置であっ
て、与えられるＸパルスを予め定める第１の計数値範囲
内で繰返して計数し、その計数値をＸアドレスとして出
力するドットカウント手段、与えられるＹパルスを予め
定める第２の計数値範囲内で繰返して計数し、その計数
値をＹアドレスとして出力するラインカウント手段、お
よびラインカウント手段の計数開始動作を予め定める開
始設定数のＹパルスが与えられるまで遅らせるラインカ
ウント開始タイミングシフト手段、を含むことを特徴と
するものである。

【００１７】またこの発明は、ＸアドレスとＹアドレス
とを生成するマトリクスアドレス生成装置であって、与
えられるＸパルスを予め定める第１の計数値範囲内で繰
返してダウンカウントし、その計数値をＸアドレスとし
て出力するドットカウント手段、および与えられるＹパ
ルスを予め定める第２の計数値範囲内で繰返してダウン
カウントし、その計数値をＹアドレスとして出力するラ
インカウント手段、を含むことを特徴とするものであ
る。

【００１８】またこの発明は、マトリクスアドレス生成
装置であって、与えられるＸパルスを予め定める第１の
計数値範囲内で繰返して計数するドットカウント手段、
与えられるＹパルスを予め定める第２の計数値範囲内で
繰返して計数するラインカウント手段、ドットカウント
手段の計数値とラインカウント手段の計数値とを交換し
て出力するためのアドレス交換手段、アドレス交換手段
で交換処理がされたラインカウント手段の計数値をＸア
ドレスとして出力するＸアドレス出力手段、およびアド
レス交換手段で交換処理がされたドットカウント手段の
計数値をＹアドレスとして出力するＹアドレス出力手
段、を含むことを特徴とするものである。

【００１９】さらにまたこの発明は、前記マトリクスア
ドレス生成装置において、ドットカウント手段はアップ
カウントを行うものであることを特徴とする。さらにま
たこの発明は、前記マトリクスアドレス生成装置におい
て、ドットカウント手段はダウンカウントを行うもので
あることを特徴とする。またこの発明は、前記マトリク
スアドレス生成装置において、アドレス交換手段は、さ
らに、ドットカウント手段の計数値とラインカウント手
段の計数値とを交換して出力するか、交換しないで出力
するかを切換えるための交換切換手段を含むことを特徴
とする。

【００２０】またこの発明は、ＸアドレスとＹアドレス
とを生成するマトリクスアドレス生成装置であって、与
えられるＸパルスを予め定める第１の計数値範囲内で繰
返して計数するドットカウント手段、与えられるＹパル
スを予め定める第２の計数値範囲内で繰返して計数する
ラインカウント手段、Ｘアドレスをシフトさせるための
シフトアドレスを繰返して計数するＸシフトアドレスカ
ウント手段、ドットカウント手段が第１の計数値範囲内
で繰返して計数を行う場合の繰返しタイミングおよびラ
インカウント手段が第２の計数値範囲内で繰返して計数
を行う場合の繰返しタイミングを検出し、ドットカウン
ト手段の繰返しタイミングまたはラインカウント手段の
繰返しタイミングのうちのいずれか一方の繰返しタイミ
ングをＸシフトアドレスカウント手段に対して計数繰返
しタイミング信号として与える境界信号出力手段、ドッ
トカウント手段の計数値とラインカウント手段の計数値
とを交換して出力するためのアドレス交換手段、アドレ
ス交換手段で交換処理がされたドットカウント手段の計
数値をＹアドレスとして出力するＹアドレス出力手段、
アドレス交換手段で交換処理がされたラインカウント手
段の計数値をプレＸアドレスとして出力するプレＸアド
レス出力手段、ならびにプレＸアドレス出力手段の計数
値とＸシフトアドレスカウント手段の計数値とをＸパル
スに同期させて加算し、加算値をＸアドレスとして出力
する加算手段、を含むことを特徴とするものである。

【００２１】またこの発明は、マトリクスアドレス生成
装置であって、与えられるＸパルスを予め定める第１の
計数値範囲内で繰返して計数するドットカウント手段、
与えられるＹパルスを予め定める第２の計数値範囲内で
繰返して計数するラインカウント手段、Ｙアドレスをシ
フトさせるためのシフトアドレスを繰返して計数するＹ
シフトアドレスカウント手段、ドットカウント手段が第
１の計数値範囲内で繰返して計数を行う場合の繰返しタ
イミングおよびラインカウント手段が第２の計数値範囲
内で繰返して計数を行う場合の繰返しタイミングを検出
し、ドットカウント手段の繰返しタイミングまたはライ
ンカウント手段の繰返しタイミングのうちのいずれか他
方の繰返しタイミングをＹシフトアドレスカウント手段
に対して計数繰返しタイミング信号として与える境界信
号出力手段、ドットカウント手段の計数値とラインカウ
ント手段の計数値とを交換して出力するためのアドレス
交換手段、アドレス交換手段で交換処理がされたライン
カウント手段の計数値をＸアドレスとして出力するＸア
ドレス出力手段、アドレス交換手段で交換処理がされた
ドットカウント手段の計数値をプレＹアドレスとして出
力するプレＹアドレス出力手段、ならびにプレＹアドレ
ス出力手段の計数値とＹシフトアドレスカウント手段の
計数値とをＸパルスに同期させて加算し、加算値をＹア
ドレスとして出力する加算手段、を含むことを特徴とす
るものである。

【００２２】さらにまたこの発明は、マトリクスアドレ
ス生成装置であって、与えられるＸパルスを予め定める
第１の計数値範囲内で繰返して計数するドットカウント
手段、与えられるＹパルスを予め定める第２の計数値範
囲内で繰返して計数するラインカウント手段、Ｘアドレ
スをシフトさせるためのシフトアドレスを繰返して計数
するＸシフトアドレスカウント手段、Ｙアドレスをシフ
トさせるためのシフトアドレスを繰返して計数するＹシ
フトアドレスカウント手段、ドットカウント手段が第１
の計数値範囲内で繰返して計数を行う場合の繰返しタイ
ミングおよびラインカウント手段が第２の計数値範囲内
で繰返して計数を行う場合の繰返しタイミングを検出
し、ドットカウント手段の繰返しタイミングまたはライ
ンカウント手段の繰返しタイミングのうちのいずれか一
方の繰返しタイミングをＸシフトアドレスカウント手段
に対して計数繰返しタイミング信号として与え、ドット
カウント手段の繰返しタイミングまたはラインカウント
手段の繰返しタイミングのうちのいずれか他方の繰返し
タイミングをＹシフトアドレスカウント手段に対して計
数繰返しタイミング信号として与える境界信号出力手
段、ドットカウント手段の計数値とラインカウント手段
の計数値とを交換して出力するためのアドレス交換手
段、アドレス交換手段で交換処理がされたラインカウン
ト手段の計数値をプレＸアドレスとして出力するプレＸ
アドレス出力手段、アドレス交換手段で交換処理がされ
たドットカウント手段の計数値をプレＹアドレスとして
出力するプレＹアドレス出力手段、Ｘシフトアドレスカ
ウント手段またはＹシフトアドレスカウント手段を選択
的に動作させるための選択手段、選択手段によってＸシ
フトアドレスカウント手段が選択されたとき、Ｘシフト
アドレスカウント手段の計数値とプレＸアドレス出力手
段の計数値とをＸパルスに同期させて加算し、加算値を
Ｘアドレスとして出力するＸアドレス加算手段、ならび
に選択手段によってＹシフトアドレスカウント手段が選
択されたとき、Ｙシフトアドレスカウント手段の計数値
とプレＹアドレス出力手段の計数値とをＸパルスに同期
させて加算し、加算値をＹアドレスとして出力するＹア
ドレス加算手段、を含むことを特徴とするものである。

【００２３】またこの発明は、前記マトリクスアドレス
生成装置において、アドレス交換手段は、さらに、ドッ
トカウント手段の計数値とラインカウント手段の計数値
とを交換して出力するか、交換しないで出力するかを切
換えるための交換切換手段を含むことを特徴とする。さ
らにまたこの発明は、前記マトリクスアドレス生成装置
において、境界信号出力手段は、ドットカウント手段の
繰返しタイミングをＸシフトアドレスカウント手段に与
え、ラインカウント手段の繰返しタイミングをＹシフト
アドレスカウント手段に対して与える状態と、その反対
にドットカウント手段の繰返しタイミングをＹシフトア
ドレスカウント手段に対して与え、ラインカウント手段
の繰返しタイミングをＸシフトアドレスカウント手段に
対して与える状態とに切換可能であり、境界信号出力手
段と交換切換手段とは、同一の切換信号に基づいて切換
動作を行うことを特徴とする。

【００２４】この発明は、画像の多値化階調処理装置で
あって、複数のメモリテーブルを備え、複数のメモリテ
ーブルには、それぞれ多値化階調データが記憶されてお
り、複数のメモリテーブルはＸアドレスとＹアドレスと
によって選択することができる多値化階調データ記憶手
段、前記多値化階調データ記憶手段に対してＸアドレス
およびＹアドレスを出力する装置であって、当該装置は
請求項１ないし１７のいずれかに記載の構成のマトリク
スアドレス生成装置、ならびに前記マトリクスアドレス
生成装置ら出力されるＸアドレスおよびＹアドレスによ
って選択されたメモリテーブルに記憶された多値化階調
データの内容に基づいて入力データを多値化階調処理す
る多値化処理手段、を含むことを特徴とするものであ
る。

【００２５】

【作用】この発明の１つの態様によれば、Ｘアドレスを
シフトさせることができる。その場合、ドットカウント
手段によってＸパルスが繰返して計数され、かつ、Ｘシ
フトアドレスカウント手段によってＸアドレスをシフト
させるためのシフトアドレスが繰返して計数される。そ
して、ドットカウント手段の計数値とＸシフトアドレス
カウント手段の計数値とをＸパルスに同期させて加算す
ることにより、シフトされたＸアドレスが順次出力され
る。この発明の他の態様によれば、Ｙアドレスをシフ
トさせることができ、シフトさせるべきＹアドレスは、
ラインカウント手段で計数される計数値と、Ｙシフトア
ドレスカウント手段で計数される計数値とをＸパルスに
同期させて加算した加算値となる。

【００２６】また、この発明の他の態様によれば、Ｘア
ドレスをシフトさせるか、Ｙアドレスをシフトさせるか
について、Ｘシフトアドレスカウント手段およびＹシフ
トアドレスカウント手段の双方を設け、いずれか一方を
選択的に動作させることによっていずれかのアドレスを
シフトさせることができる。また、この発明の他の態様
によれば、マトリクスアドレスの回転が可能である。マ
トリクスアドレスの回転は、ドットカウント手段の計数
動作をアップカウントにするかまたはダウンカウントに
するか、ラインカウント手段の計数をアップカウントに
するかダウンカウントにするか、およびアドレス交換切
換手段によって、ドットカウント手段の計数値とライン
カウント手段の計数値とを交換するかしないかを組合わ
せることによって、たとえば９０度刻みで所望の角度に
マトリクスを回転させることができる。

【００２７】また、この発明のさらに他の態様によれ
ば、アドレスのシフトとマトリクスの回転とを組合わせ
たマトリクスアドレスを生成することができる。さらに
この発明の他の態様によれば、上述したいずれかのマト
リクスアドレス生成装置を用いて、多値化階調データ記
憶手段からメモリテーブルを選択することができる。

【００２８】

【実施例】以下には、図面を参照して、この発明の一実
施例について詳細に説明をする。図１は、この発明の一
実施例にかかる画像の多値化階調処理装置の概略構成を
示すブロック図である。この装置には、多値化のための
階調データが記憶された記憶手段１が備えられている。
後に詳述するように、階調データ記憶手段１にはたとえ
ばｍ行ｎ列（以下「ｍ×ｎ」という。また、ｍおよびｎ
が具体的な数値、たとえばｍ＝３，ｎ＝２のときには
「３×２」と表現する。）のマトリクス状になるように
アドレスが割り当てられた複数のメモリテーブルが備え
られていて、各メモリテーブルごとに多値化階調データ
が記憶されている。そして、マトリクス状になるように
アドレスが割り当てられた複数のメモリテーブルは、水
平アドレスと垂直アドレスとが指定されることによって
選択することができ、選択されたメモリテーブルに記憶
されている多値化階調データに基づいて入力データの階
調処理が行われる。

【００２９】この実施例の特徴は、階調データ記憶手段
１に水平アドレスと垂直アドレスとを与えるマトリクス
アドレス生成装置２の内容である。このマトリクスアド
レス生成装置２における水平アドレスおよび垂直アドレ
スの生成のさせ方等に関しては、後に詳細に説明をす
る。階調データ記憶手段１の出力データが与えられる多
値化手段３は、たとえばレーザビーム制御用のＰＷＭデ
ータを作成するためのものであり、具体的には、１画素
あたりのレーザ点灯時間を決めるためのパルス幅データ
を作成する。作成されたパルスデータはビデオ信号とし
て図外のレーザ制御回路等へ与えられる。

【００３０】図２、図３および図４は、図１における階
調データ記憶手段１に記憶されている階調データの内容
および水平アドレスと垂直アドレスとによってどのよう
にメモリテーブルを選択するのかを説明するための図で
ある。なお、図２ないし図４では、説明を容易にするた
めに、４つのメモリテーブルＭＴ００，ＭＴ０１，ＭＴ
１０，ＭＴ１１がマトリクス状になるようにアドレスが
付されている場合を例にとって説明する。

【００３１】図２を参照して２×２ディザマトリクスに
よって１画素を３値化する場合を考える。１画素を３値
化するためには、２つのしきい値が必要である。すなわ
ち、与えられる入力データ（たとえばＸ）を２つのしき
い値（たとえば“１”と“５”）と比較することによっ
てデータの３値化が行える。たとえば入力データＸ＝０
であれば、０＜１＜５であるから、３値化後の出力を２
ビットで表現すれば、出力データ“００”が得られる。
また、入力データＸ＝３であれば、１＜３＜５であり、
出力データは“１０”（または“０１”でもよい）とな
る。さらに、入力データＸ＝７であれば、１＜５＜７で
あり、出力データは“１１”となる。

【００３２】それゆえ、２×２ディザマトリクスによっ
て１画素を３値化するためには、第１ディザマトリクス
Ａと第２ディザマトリクスＢとの２つのディザマトリク
スが必要である。ところで、４つのメモリテーブルＭＴ
００，ＭＴ０１，ＭＴ１０，ＭＴ１１と第１ディザマト
リクスＡと第２ディザマトリクスＢとの関係は、図２に
示すようになっている。すなわち、メモリテーブルＭＴ
００には、第１ディザマトリクスＡのしきい値“１”と
第２ディザマトリクスＢのしきい値“５”とに基づく階
調データが記憶されている。また、メモリテーブルＭＴ
０１には、第１ディザマトリクスＡのしきい値“２”と
第２ディザマトリクスＢのしきい値“６”とに基づく階
調データが記憶されている。同様に、メモリテーブルＭ
Ｔ１０にはしきい値“３”としきい値“７”とに基づく
階調データが記憶され、メモリテーブルＭＴ１１にはし
きい値“４”としきい値“８”とに基づく階調データが
記憶されている。

【００３３】そして、４つのメモリテーブルＭＴ００〜
ＭＴ１１は、水平アドレスと垂直アドレスとを与えるこ
とによって特定できるようになっている。すなわち、図
３に示すように、下位２ビットの水平アドレスと上位２
ビットの垂直アドレスとによって、メモリテーブルＭＴ
００〜ＭＴ１１を選択することができる。図４は、４つ
のメモリテーブルＭＴ００〜ＭＴ１１に記憶された階調
データと入力アドレスとの関係を説明するための図であ
る。各メモリテーブルＭＴ００〜ＭＴ１１には、図２を
参照して説明したように、第１ディザマトリクスＡのし
きい値と第２ディザマトリクスＢのしきい値とに基づく
階調データが記憶されているが、このデータは２つのし
きい値の値そのものではなく、入力データＸを２つのし
きい値と比較することによって得られた結果データが記
憶されている。ここで、入力データＸが３ビット構成の
データであるとすれば、Ｘ＝０００，００１，０１０，
…，１１１の８種類の値をとり得る。このため、各メモ
リテーブルＭＴ００〜ＭＴ１１には、８種類の入力デー
タＸ＝０００〜１１１のそれぞれが２つのしきい値と比
較された結果得られるデータが、それぞれ記憶されてい
る。

【００３４】図４から明らかなとおり、各メモリテーブ
ルＭＴ００〜ＭＴ１１に記憶された階調データは互いに
異なる２つのしきい値に基づくものであるから、各メモ
リテーブルＭＴ００〜ＭＴ１１ごとに、入力アドレス、
すなわち入力データＸに対する階調データの内容が変化
している。なお、図４における入力アドレス“０００”
〜“１１１”は、図３におけるアドレスとは異なる。図
３におけるアドレス（このアドレスは水平アドレスおよ
び垂直アドレスである）は４つのメモリテーブルＭＴ０
０〜ＭＴ１１のいずれかを特定するためのアドレスであ
り、図４におけるアドレスは特定されたメモリテーブル
に記憶された階調データのいずれかを指定するためのア
ドレスである。

【００３５】この入力アドレスは、入力データとビット
数を合わせることによって、入力データをそのまま与え
ることができる。そして、それにより、入力データに応
じた階調データを読み出すことができる。以上が図１に
示すこの実施例の多値化階調処理装置の基本的な機能で
ある。次に、階調データ記憶手段１に備えられたメモリ
テーブルについてより具体的に説明をする。

【００３６】図５は、４×４サイズのマトリクス状にな
るようにアドレス付けされたメモリテーブルマトリクス
であり、このマトリクスを構成する１６のメモリテーブ
ルＭＴ００〜ＭＴ３３が階調データ記憶手段１（図１参
照）に設定されている。実際には、１６のメモリテーブ
ルＭＴ００〜ＭＴ３３は、図６に示すようにマッピング
されていて、テーブルアドレスを決めることによって任
意のメモリテーブルを選択できるようになっている。

【００３７】なお、図５ではテーブルアドレスは１０進
表示されており、図６ではバイナリ表示されている。図
６における下位２ビットがＸ方向アドレス（水平アドレ
ス）であり、上位２ビットがＹ方向アドレス（垂直アド
レス）である。この実施例の特徴は、メモリテーブルを
選択するテーブルアドレスの発生のさせ方もしくは発生
順序にあり、それによって次に説明するように、任意の
メモリテーブルを任意の順序で、あるいは特定のメモリ
テーブル群を特定の規則に従って順次選択することがで
きるのである。

【００３８】より具体的に説明すれば、図５に示す４×
４サイズのメモリテーブルマトリクスのうち、テーブル
アドレスの可変範囲を制限することによって、４×４サ
イズのマトリクスを、２×２サイズのマトリクス、２×
３サイズのマトリクス、２×４サイズのマトリクス、３
×２サイズのマトリクス、３×３サイズのマトリクス、
３×４サイズのマトリクスとして使用することができ
る。すなわち、使用するマトリクスサイズを可変するこ
とができる。

【００３９】また、上述のように所望の使用マトリクス
サイズを決め、それを基本マトリクスとして主走査方向
（Ｘ方向またはライン方向）に繰返して使用する場合、
言換えれば基本マトリクスを主走査方向に並べる場合に
おいて、通常の並べ方は図７の（Ａ）に示すようになる
が、これを図７の（Ｂ）に示すように、主走査方向隣に
並ぶマトリクスを副走査方向へ順次ずらしながら配列す
ることができる。副走査方向へのずらし量は、メモリテ
ーブル単位、すなわちライン単位で自由に決めることが
でき、基本マトリクスが４×４サイズの場合であれば、
最大３ライン分ずらすことができる。図７の（Ｂ）では
１ライン分ずらした例が示されている。

【００４０】なお、このように基本マトリクスを主走査
方向に並べる場合に、副走査方向へずらしながら並べる
処理そのものについては、先に述べた従来技術の特開平
１−１６０２５８号公報に記載の処理と同様である。ま
た、基本マトリクスを副走査方向に順次使用する場合、
すなわち基本マトリクスを副走査方向に並べる場合にお
いて（図８の（Ａ）参照）、副走査方向隣のマトリクス
を主走査方向へ順次ずらしながら並べることができる
（図８の（Ｂ）参照）。ずらし量は、メモリテーブル単
位、すなわち画素単位で自由に設定でき、基本マトリク
スが４×４サイズの場合、最大３画素分ずらすことがで
きる。図８の（Ｂ）では２画素分ずらした例が示されて
いる。

【００４１】なお、この実施例においては、図７の
（Ｂ）に示す副走査方向へのずらし処理または図８の
（Ｂ）に示す主走査方向へのずらし処理は、いずれかの
処理が択一的に行えるだけであり、主走査方向および副
走査方向へのずらし処理が同時に行えるわけではない。
また、この実施例においては、図９に示すように、テー
ブルアドレス（図６参照）の指定の仕方によって、基本
マトリクスを回転させることができる。すなわち、０度
（回転なし）、９０度、１８０度および２７０度と９０
度単位で所望の角度に回転させたマトリクスを作ること
ができ、その回転させたマトリクスを順次使用すること
ができる。

【００４２】さらに、この実施例では、マトリクスの回
転処理とずらし処理とを同時に実行することができる。
回転処理とずらし処理とを同時に行う場合には、図１０
に示すように基本マトリクスのずらし処理を行い（図１
０では２×３の基本マトリクスが主走査方向に１画素ず
らされている）、その後に図１１に示すように基本マト
リクスの回転（図１１では９０度回転されている）が行
われることになる。さらにまた、この実施例では、マト
リクスアドレス生成装置２（図１参照）から出力する水
平アドレスおよび垂直アドレスの出力タイミングを画素
単位またはライン単位で遅らせることによって、処理の
開始位置を主走査方向または副走査方向に所定量遅らせ
ることができる。このように処理開始位置を遅らせるこ
とによって、後述するように、カラーコピーをする場合
において、イエローディザ処理開始位置、マゼンタディ
ザ処理開始位置、シアンディザ処理開始位置をそれぞれ
異なる開始位置とすることができ、配色の優れたコピー
を得ること等が可能になる。

【００４３】以上のように、階調データ記憶手段１（図
１参照）に記憶されたｍ×ｎのメモリテーブルマトリク
スを水平アドレスと垂直アドレスとで選択する場合に、
基本となるマトリクスサイズの設定、主走査方向へのず
らし処理、副走査方向へのずらし処理、回転処理、ずら
し処理と回転処理との同時処理、および処理開始タイミ
ングの遅延が行えるので、それら処理を行った基本マト
リクスを用いて入力データの多値化階調処理を行うこと
により、入力データに対して多彩でかつ良好な階調処理
を施すことができる。特に、入力データの種類、色等に
応じて、それに合ったディザマトリクスパターンを設定
することができる。

【００４４】次に、図５に示す４×４サイズのメモリテ
ーブルマトリクスを使用する場合の並べ方の具体例を図
１２ないし図３０に示す。図１２ないし図３０におい
て、マトリクスの上方に表示したＥＸＣＨＡＮＧＥ、
Ｘ．Ｕ／Ｄ、Ｙ．Ｕ／Ｄ、Ｘ．ＳＩＺＥ、Ｘ．ＳＴＡＲ
Ｔ、Ｘ．ＳＩＦＴ、Ｙ．ＳＩＺＥ、Ｙ．ＳＴＡＲＴ、
Ｙ．ＳＩＦＴは、後述する図３１ないし図３７を参照し
て説明する具体的な構成回路における設定データ値を表
わしている。

【００４５】図１２は、４×４基本マトリクスをずらさ
ず、かつ回転させずに並べた通常の使用状態の図であ
る。図１３は、４×４基本マトリクスを９０度回転させ
て並べた状態の図である。図１４は、４×４基本マトリ
クスを１８０度回転させて並べた状態の図である。

【００４６】図１５は、４×４基本マトリクスを２７０
度回転させて並べた状態の図である。図１６は、４×４
基本マトリクスを副走査方向のマトリクス間で、主走査
方向に１画素ずらして並べた状態の図である。図１７
は、４×４基本マトリクスを副走査方向のマトリクス間
で、主走査方向に２画素ずらして並べた状態の図であ
る。

【００４７】図１８は、４×４基本マトリクスを副走査
方向のマトリクス間で、主走査方向に３画素ずらして並
べた状態の図である。図１９は、４×４基本マトリクス
を主走査方向のマトリクス間で、副走査方向に１画素
（１ライン）ずらして並べた状態の図である。図２０
は、４×４基本マトリクスを主走査方向のマトリクス間
で、副走査方向に２画素（２ライン）ずらして並べた状
態の図である。

【００４８】図２１は、４×４基本マトリクスを主走査
方向のマトリクス間で、副走査方向に３画素（３ライ
ン）ずらして並べた状態の図である。図２２は、４×４
基本マトリクスの処理開始位置を、主走査方向に１画素
遅らせて並べた状態の図である。図２３は、４×４基本
マトリクスの処理開始位置を、主走査方向に２画素遅ら
せて並べた状態の図である。

【００４９】図２４は、４×４基本マトリクスの処理開
始位置を、主走査方向に３画素遅らせて並べた状態の図
である。図２５は、４×４基本マトリクスの処理開始位
置を、副走査方向に１画素（１ライン）遅らせて並べた
状態の図である。図２６は、４×４基本マトリクスの処
理開始位置を、副走査方向に２画素（２ライン）遅らせ
て並べた状態の図である。

【００５０】図２７は、４×４基本マトリクスの処理開
始位置を、副走査方向に３画素（３ライン）遅らせて並
べた状態の図である。図２８は、４×４基本マトリクス
を、副走査方向のマトリクス間で、主走査方向に１画素
シフトし、かつ、それを９０度回転させて並べた状態の
図である。図２９は、４×４基本マトリクスを、副走査
方向のマトリクス間で、主走査方向に１画素シフトし、
かつそれを１８０度回転させて並べた状態の図である。

【００５１】図３０は、４×４基本マトリクスを、副走
査方向のマトリクス間で、主走査方向に１画素シフト
し、かつそれを２７０度回転させて並べた状態の図であ
る。以上の図１２ないし図３０の具体例から明らかなと
おり、マトリクスを並べる際のずらし、回転、遅らせま
たはずらしおよび回転の組合わせによって、メモリテー
ブルの配列を種々変えられることがわかる。そして、各
メモリテーブルには、先に述べたように異なるパターン
の階調データが記憶されているから、メモリテーブルの
配列が変われば多値化階調処理出力が変わり、多彩な階
調処理を行える。

【００５２】次に、図１において述べたマトリクスアド
レス生成装置２の具体的な構成について詳細に説明をす
る。図３１は、マトリクスアドレス生成装置２の構成例
を示す全体ブロック図である。図３１に示すように、マ
トリクスアドレス生成装置２は、ドットカウント部２
１、ラインカウント部２２、アドレス交換部２３、境界
交換部２４、主走査方向のためのマトリクス境界カウン
ト部２５、副走査方向のためのマトリクス境界カウント
部２６、主走査方向アドレス（Ｘアドレス）を合成する
ための加算部２７および副走査方向アドレス（Ｙアドレ
ス）を合成するための加算部２８を含む構成になってい
る。この構成において、各構成部へ与えられる信号線ま
たは各構成部から出力される信号線のうち、細線で表わ
した信号線は１ビットの信号線であり、太線で表わした
信号線は複数ビットからなるデータおよび／または信号
線である。

【００５３】ドットカウント部２１は、主走査時の画素
数をカウントするためのものであり、設定データによっ
て決められる第１の計数値範囲内で、具体的には、（主
走査方向のマトリクスサイズ−１）の範囲内でアップカ
ウントまたはダウンカウントを繰返す。カウントアップ
またはカウントダウンの切換えは、このドットカウント
部２１に与えられるアップダウン切換信号（Ｘ．Ｕ／
Ｄ）に基づいてなされる。

【００５４】ドットカウント部２１における画素のカウ
ントは、具体的には、たとえば設定された基本のマトリ
クスサイズが３×３の場合、アップカウントでは、０→
１→２→０→１→２→０→…であり、ダウンカウントで
は、２→１→０→２→１→０→２→…である。ドットカ
ウント部２１のカウント値は階調データ記憶手段１（図
１参照）に備えられたメモリテーブルを指定するための
水平アドレスの基礎となる。

【００５５】ラインカウント部２２は、副走査時におけ
る副走査方向の画素数（すなわちライン数）をカウント
するためのものであり、設定データによって決められる
第２の計数値範囲内、具体的には、（副走査方向のマト
リクスサイズ−１）の範囲内でアップカウントまたはダ
ウンカウントを繰返す。そして、その構成は、ドットカ
ウント部２１と同じ構成であり、与えられる信号のみが
異なる。ラインカウント部２２のカウントアップまたは
カウントダウンの切換は、アップダウン切換信号（Ｙ．
Ｕ／Ｄ）によってなされる。

【００５６】また、ドットカウント部２１は、そのカウ
ント開始タイミングを変化させることによって、主走査
方向への処理開始位置を可変することも行っている。同
様に、ラインカウント部２２も、そのカウント開始位置
を変化させることによって、副走査方向への処理開始位
置を可変にすることを行っている。マトリクス境界カウ
ント部２５およびマトリクス境界カウント部２６は、そ
れぞれ、マトリクスの境界信号ＨＢまたはＶＢ（この境
界信号ＨＢ，ＶＢは、境界交換部２４を経てカウント部
２５，２６へ与えられ、ＸＢＣＬＫ，ＹＢＣＬＫで表わ
されている。）をカウントするためのものであり、設定
された基本のマトリクスサイズがたとえば３×３サイズ
で、副走査方向（縦方向）へのずれの設定量または主走
査方向（横方向）へのずれの設定量が２であれば、アッ
プカウントのときには、０→２（＝０＋２）→１（＝２＋２−３）→０（＝１＋
２−３）→２（＝０＋２）→… というカウントを繰返し、またダウンカウントの場合に
は、０→１（＝０−２＋３）→２（＝１−２＋３）→０（＝
２−２）→１（＝０−２＋３）→… というカウントを繰返す。

【００５７】なお、この例でも明らかなように、各ずれ
量を設定する場合においては、その設定量はマトリクス
サイズを超えてはならない。すなわち、ずれの設定量
は、マトリクスサイズがｍ×ｎの場合、縦方向のずれの
設定最大値はｍ−１であり、横方向へのずれの設定最大
値はｎ−１である。また、マトリクス境界カウント部２
５におけるカウントアップまたはカウントダウンの切換
は、ドットカウント部２１と同様に、アップダウン切換
信号（Ｘ．Ｕ／Ｄ）によってなされる。また、マトリク
ス境界カウント部２６におけるカウントアップまたはカ
ウントダウンの切換は、ラインカウント部２２と同様
に、アップダウン交換信号（Ｙ．Ｕ／Ｄ）によってなさ
れる。

【００５８】マトリクス境界カウント部２５，２６にお
いても、カウントされる値は、０〜（マトリクスサイズ
−１）の範囲内で繰返される。アドレス交換部２３およ
び境界交換部２４は、それぞれ、交換信号（ＥＸＣＨＡ
ＮＧＥ）に基づいてドットアドレス（ＤＯＴＡＤＲ）と
ラインアドレス（ＬＩＮＥＡＤＲ）とを交換し、およ
び、Ｘ方向境界信号ＨＢとＹ方向境界信号ＶＢとを交換
するためのものである。

【００５９】加算部２７は、アドレス交換部２３から出
力されるアドレス（ＮＯＭＸ）（このアドレスＮＯＭＸ
は、アドレス交換が行われないときはドットカウント部
２１でカウントされたドットアドレスであり、アドレス
交換がされた場合はラインカウント部２２から出力され
るラインアドレスである。）と、マトリクス境界カウン
ト部２５で生成される加減アドレス（ＡＤＤＸ）とを足
し合わせ、水平アドレス（ＡＤＤＲ．Ｘ）を生成するた
めのものである。同様に、加算部２８は、アドレス交換
部２３から出力されるアドレス（ＮＯＭＹ）（このアド
レスＮＯＭＹは、アドレス交換が行われないときはライ
ンカウント部２２でカウントされたラインアドレスであ
り、アドレス交換がされた場合はドットカウント部２１
から出力されるドットアドレスである。）とマトリクス
境界カウント部２６でカウントされた加減アドレス（Ａ
ＤＤＹ）とを足し合わせて、垂直アドレス（ＡＤＤＲ．
Ｙ）を生成するためのものである。

【００６０】なお、各加算部２７，２８においては、そ
の加算結果である出力アドレスが（マトリクスサイズ−
１）を超えたときには、マトリクスサイズを減算する。
図３２の（Ａ）（Ｂ）は、マトリクスアドレス生成装置
２に与えられる基本信号相互間のタイミングチャートで
あり、（Ａ）は垂直同期信号（ＶＳＹＮＣ反転信号）お
よび水平同期信号（ＨＳＹＮＣ反転信号）相互間のタイ
ミングを表わしており、（Ｂ）は水平同期信号およびク
ロック（ＣＬＫ）相互間のタイミングを表わしている。
垂直同期信号は、垂直方向（副走査方向またはＹ方向）
の処理開始タイミングを与えるとともに、副走査方向の
処理可能な期間を定めるものである。すなわち、垂直同
期信号がハイレベルの期間中、副走査方向の処理が可能
である。水平同期信号は、水平方向（主走査方向または
Ｘ方向）の処理開始タイミングを与えるとともに、主走
査方向の処理可能な期間を定める信号である。すなわ
ち、水平同期信号がハイレベルの期間中が主走査方向の
処理が可能な期間である。クロックは、マトリクスアド
レス生成装置２の各構成部に対して基本動作タイミング
を与える信号であり、画素と同期している。マトリクス
アドレス生成装置２の各構成部は、このクロックに同期
して画素単位の処理を行う。

【００６１】次に、図３１で説明したマトリクスアドレ
ス生成装置２の各構成部についてさらに詳細に説明をす
る。図３３は、ドットカウント部２１およびラインカウ
ント部２２の具体的な構成例を示すブロック図である。
図３３に示すように、ドットカウント部２１とラインカ
ウント部２２とは同じ構成になっていて、ただ与えられ
る信号の種類が異なるだけである。図３３の回路がドッ
トカウント部２１として動作する場合には括弧を付さな
い信号が当該回路に与えられ、この回路がラインカウン
ト部２２として動作する場合には括弧を付した信号が与
えられることになる。

【００６２】また、図３３において、細線および太線
は、図３１と同様に、それぞれ、１ビットの信号線およ
び複数ビットからなるデータおよび／または信号線であ
る。さらに、中抜き矢印は、各パラメータの設定データ
を表わしている。この設定データは、実際には、図外の
ＣＰＵから与えられる設定データであり、通常はＣＰＵ
から直接与えられるのではなく、一旦設定レジスタに書
き込まれ、そのレジスタから与えられるレジスタ出力で
ある。したがって、中抜き矢印で表わす設定データは、
必要があればＣＰＵによって設定し直すことができるか
ら、オペレータ操作やソフトウェア処理によって任意の
設定データとすることができるものである。この設定デ
ータは、具体的には、前述した図１２ないし図３０のマ
トリクス上方に記載したデータ値であり、基本マトリク
スサイズの指定や処理開始位置のずらし量やマトリクス
の回転角度の指定を行っている。

【００６３】ドットカウント部２１（ラインカウント部
２２）は、前述したように、主にドットごと（ラインご
と）にアドレスをアップカウントまたはダウンカウント
することと、処理開始位置を可変することを行う回路部
である。このカウント部は、図３３に示すように、アド
レスをアップカウントまたはダウンカウントするための
アップダウンカウンタ２１１、設定されているマトリク
スサイズのＸサイズまたはＹサイズを選択するためのセ
レクタ２１２、マトリクスの最大サイズまたは“０”を
検知するための検知回路２１３、処理開始位置になるま
で信号をシフトするためのシフトレジスタ２１４、処理
開始位置の設定データが与えられるセレクタ２１５およ
びマトリクスの境界信号を保持出力するためのフリップ
フロップ２１６を含む構成である。

【００６４】次に、図３３の回路がドットカウント部２
１の場合を例にとってその動作を説明する。アップダウ
ンカウンタ２１１におけるアップカウントまたはダウン
カウントの切換は、アップダウン切換信号（Ｘ．Ｕ／
Ｄ）によってなされる。また、このアップダウン切換信
号は検知回路２１３にも与えられているので、検知回路
２１３ではアップカウントのときには“０”を検知し、
ダウンカウントのときにはセレクタ２１２から与えられ
るマトリクスの最大サイズを検知する。

【００６５】そして、カウントアップ動作時には、アッ
プダウンカウンタ２１１はアンドゲート２１７（このア
ンドゲート２１７は複数のアンドゲートが並列接続され
た構成になっている。）の出力値“０”をロードした
後、クロック（ＣＬＫ）の入力に応じてカウントアップ
を行う。検知回路２１３では、カウンタ２１１の出力値
（ＤＯＴＡＤＲ）がセレクタ２１２より与えられる設定
サイズデータ（Ｘ．ＳＩＺＥ）と等しいことを検知した
とき“ロー”を出力する。この検知回路２１３の出力
は、アンドゲート２１８を介してアップダウンカウンタ
２１１のＬＯＡＤ制御端子に接続されているため、アッ
プダウンカウンタ２１１は再度アンドゲート２１７の出
力値“０”をロードし、カウントアップを繰返す。

【００６６】一方、カウントダウン時においては、アッ
プダウンカウンタ２１１はセレクタ２１２からアンドゲ
ート２１７を介して与えられる設定サイズデータ（Ｘ．
ＳＩＺＥ）をロードした後、クロック（ＣＬＫ）の入力
に応じてカウントダウンを行う。検知回路２１３では、
カウンタ２１１の出力値（ＤＯＴＡＤＲ）が“０”であ
ることを検知したとき、“ロー”を出力する。この検知
回路２１３の出力は、アンドゲート２１８を介してアッ
プダウンカウンタ２１１のＬＯＡＤ制御端子に接続され
ているため、アップダウンカウンタ２１１は、再度セレ
クタ２１２からアンドゲート２１７を介して与えられる
設定サイズデータ（Ｘ．ＳＩＺＥ）をロードし、カウン
トダウンを繰返す。

【００６７】そして、アップダウンカウンタ２１１のカ
ウント値はドットアドレス（ＤＯＴＡＤＲ）として出力
される。なお、セレクタ２１２に交換信号（ＥＸＣＨＡ
ＮＧＥ）が与えられた場合には、サイズデータは（Ｘ．
ＳＩＺＥ）と（Ｙ．ＳＩＺＥ）とが切換わる。ここに、
セレクタ２１２に与えられる設定データ（Ｘ．ＳＩＺ
Ｅ）（Ｙ．ＳＩＺＥ）は、マトリクスサイズそのもので
はなく、アドレスの最大値、すなわち（マトリクスサイ
ズ−１）である。

【００６８】また、処理開始位置は、設定データ（Ｘ．
ＳＴＡＲＴ）によってセレクタ２１５の選択が変わるこ
とによってなされる。具体的には、シフトレジスタ２１
４は水平同期信号（ＳＨＹＮＣ反転信号）の立上がりに
よって動作を開始し、クロック（ＣＬＫ）が与えられる
ごとにシフト処理を行い、処理された複数のシフト値が
セレクタ２１５に与えられる。セレクタ２１５は、設定
データ（Ｘ．ＳＴＡＲＴ）に基づいていずれかのシフト
値を選択し、それを処理開始信号として出力する。セレ
クタ２１５から処理開始信号が出力されるまでは、アッ
プダウンカウンタ２１１のロードが制御され、処理開始
位置になるまではアップダウンカウンタ２１１は初期値
をロードしたままで、アップカウントまたはダウンカウ
ントを行えない。

【００６９】さらに、セレクタ２１５から処理開始信号
が出力された後に、検知回路２１３の出力がたとえば
“ロー”になり、そのときにクロック（ＣＬＫ）が与え
られるとフリップフロップ２１６はセットされ、マトリ
クスの主走査方向の境界が検出されて境界信号（ＨＢ）
が出力される。また、境界信号（ＨＢ）は、検知回路２
１３の出力がたとえば“ハイ”になり、そのときにクロ
ック（ＣＬＫ）が与えられるとフリップフロップ２１６
はリセットとなるので出力されなくなる。

【００７０】図３４は、アドレス交換部２３の具体的な
構成例を示す回路ブロック図である。なお、この図にお
いても、細線は１ビットの信号線であり、太線は複数ビ
ットからなるデータおよび／または信号線になってい
る。アドレス交換部２３は、図示のように、並列に接続
された２つのセレクタ２３１，２３２を含む回路構成に
なっている。与えられるドットアドレス（ＤＯＴＡＤ
Ｒ）およびラインアドレス（ＬＩＮＥＡＤＲ）は、それ
ぞれ、セレクタ２３１および２３２へ与えられて、いず
れか一方のアドレスが選択される。セレクタ２３１，２
３２は交換信号（ＥＸＣＨＡＮＧＥ）によって互いに相
反する一方のアドレスを選択する。したがって、交換信
号がたとえばローのとき、セレクタ２３１の出力アドレ
ス（ＮＯＭＸ）はドットアドレスであり、セレクタ２３
２の出力アドレス（ＮＯＭＹ）はラインアドレスとな
る。また、交換信号がハイでは、セレクタ２３１，２３
２の選択がそれぞれ逆転して、セレクタ２３１の出力ア
ドレス（ＮＯＭＸ）はラインアドレスとなり、セレクタ
２３２の出力アドレス（ＮＯＭＹ）はドットアドレスと
なる。

【００７１】ここで、マトリクスの回転を指定する場合
における各設定信号の内容について簡単に述べておく。
マトリクスを回転させない場合には、ドットカウント部
２１およびラインカウント部２２（図３１参照）は共に
カウントアップするようにアップダウン切換信号（Ｘ．
Ｕ／Ｄ）（Ｙ．Ｕ／Ｄ）をローに設定し、アドレス交換
部２３においてアドレス交換が行われないように、交換
信号（ＥＸＣＨＡＮＧＥ）をローにする。

【００７２】一方、マトリクスを９０度回転させる場合
には、図１３にも示すように、ラインカウント部２２が
ダウンカウントをするようにアップダウン切換信号
（Ｙ．Ｕ／Ｄ）をハイにし、かつ、アドレス交換部２３
でアドレス交換がなされるように交換信号をハイにす
る。また、マトリクスを１８０度回転する場合には、ド
ットカウント部２１およびラインカウント部２２のそれ
ぞれにおいてダウンカウントがされるように、アップダ
ウン切換信号（Ｘ．Ｕ／Ｄ）および（Ｙ．Ｕ／Ｄ）をハ
イにする。また、アドレス交換部２３ではアドレス交換
がされないよう、交換信号はローにする（図１４参
照）。

【００７３】さらに、マトリクスを２７０度回転させる
場合には、図１５にも示すように、ドットカウント部２
１がダウンカウントをするようにアップダウン切換信号
（Ｘ．Ｕ／Ｄ）をハイにし、ラインカウント部２２はア
ップカウントをするようにアップダウン切換信号（Ｙ．
Ｕ／Ｄ）をローにし、かつ、アドレス交換部２３におい
てアドレス交換がされるように、交換信号をハイにす
る。

【００７４】図３５は、境界交換部２４の具体的な回路
構成例を示すブロック図である。境界交換部２４は、垂
直同期信号（ＶＳＹＮＣ反転信号）および水平同期信号
（ＨＳＹＮＣ反転信号）をそれぞれ選択するための１対
のセレクタ２４１，２４２と、マトリクスの副走査方向
の境界信号（ＶＢ）およびマトリクスの主走査方向の境
界信号（ＨＢ）のいずれかの境界信号をそれぞれ選択す
るための１対のセレクタ２４３，２４４とを含む構成で
ある。

【００７５】４つのセレクタ２４１，２４２，２４３，
２４４は、交換信号（ＥＸＣＨＡＮＧＥ）によって連動
的に切換えられる。セレクタ２４１，２４２は、交換信
号によって互いに相反的に選択を行い、たとえば交換信
号がローレベルでは、セレクタ２４１は出力（ＸＣＬＲ
反転信号）として垂直同期信号を選択し、セレクタ２４
２は出力（ＹＣＬＲ反転信号）として水平同期信号を選
択する。交換信号がハイレベルになると、セレクタ２４
１，２４２の選択が逆転し、出力が反対になる。

【００７６】同様に、セレクタ２４３は交換信号がロー
レベルでは出力信号ＸＢＣＬＫとして副走査方向の境界
信号（ＶＢ）を選択し、セレクタ２４４は出力信号ＹＢ
ＣＬＫとして主走査方向の境界信号（ＨＢ）を選択す
る。交換信号がハイレベルになると、セレクタ２４３，
２４４の選択は反対になり、各セレクタ２４３，２４４
から出力される出力信号も反対になる。

【００７７】図３６は、マトリクス境界カウント部２５
および２６の具体的な回路構成例を示すブロック図であ
る。この図から明らかなとおり、マトリクス境界カウン
ト部２５，２６は、同一の回路構成になっており、マト
リクス境界カウント部２５として機能する場合には、図
中の括弧を付さない信号が与えられ、または括弧を付さ
ない信号が出力される。一方、マトリクス境界カウント
部２６として機能する場合には、図中の括弧を付した信
号が与えられまたは出力される。

【００７８】このマトリクス境界カウント部２５，２６
は、前述したように、ディザ処理をするために使用する
メモリテーブルを順々にシフトさせるため、通常のマト
リクスアドレスに加減するための加減アドレスを生成す
るための回路である。次に、図３６の構成および動作
を、主走査方向のマトリクスの境界をカウントするマト
リクス境界カウント部２５として説明をする。

【００７９】この境界カウント部２５には、主走査方向
ずれ量の設定データ（Ｘ．ＳＩＦＴ）をそのまま出力す
るか、反転させて出力するかを選択するためのセレクタ
２５１と、加減アドレス（ＡＤＤＸ）とセレクタ２５１
の出力とを加算するための加算器２５２と、加算器２５
２の出力を保持するためのフリップフロップ２５３と、
設定された主走査方向マトリクスサイズ（Ｘ．ＳＩＺ
Ｅ）（このサイズは、実際のマトリクスサイズ−１の値
である。）をそのまま出力するか反転させて出力するか
を切換えるためのセレクタ２５４と、フリップフロップ
２５３の出力とセレクタ２５４の出力とを加算するため
の加算器２５５と、フリップフロップ２５３の出力を主
走査方向マトリクスサイズ（Ｘ．ＳＩＺＥ）と比較し
て、フリップフロップ２５３の出力が主走査方向マトリ
クスサイズ（Ｘ．ＳＩＺＥ）よりも大きくなった場合に
出力を導出するコンパレータ２５６と、フリップフロッ
プ２５３の出力を加減アドレス（ＡＤＤＸ）として出力
するか、加算器２５５の出力を加減アドレス（ＡＤＤ
Ｘ）として出力するかを選択するためのセレクタ２５７
とが含まれている。

【００８０】この回路も、先に説明した各回路と同様、
図中の細線は１ビットの信号線、太線は複数ビットから
なるデータおよび／または信号線、中抜き矢印は各パラ
メータの設定データを表わしている。この回路の動作
は、アップダウン切換信号（Ｘ．Ｕ／Ｄ）が“０”の場
合（アップカウントの場合）と、“１”の場合（ダウン
カウントの場合）とで大きく変化する。

【００８１】そこで、まず、アップダウン切換信号
（Ｘ．Ｕ／Ｄ）が“０”のアップカウントの場合につい
て説明する。この場合、主走査方向へのずれ量を設定す
る設定データ（Ｘ．ＳＩＦＴ）がそのままセレクタ２５
１から出力されて加算器２５２へ与えられる。加算器２
５２では、境界交換部２４（図３１参照）からの境界検
出クロック（ＸＢＣＬＫ）が与えられるごとに、セレク
タ２５７から出力される加減アドレス（ＡＤＤＸ）とセ
レクタ２５１の出力とを加算する。なお、セレクタ２５
７から出力される加減アドレス（ＡＤＤＸ）は、処理開
始前は“０”である。

【００８２】フリップフロップ２５３は加算器２５２の
出力を保持し、それをセレクタ２５７、加算器２５５お
よびコンパレータ２５６へ与える。コンパレータ２５６
では、フリップフロップ２５３から与えられるデータを
主走査方向マトリクスサイズ（Ｘ．ＳＩＺＥ）と比較
し、回路上取扱えるデータの上限になったとき、すなわ
ちフリップフロップ２５３の出力が主走査方向マトリク
スサイズ（Ｘ．ＳＩＺＥ）よりも大きくなった場合に
は、加算器２５５において、フリップフロップ２５３の
出力と、セレクタ２５４によって出力されるマトリクス
サイズ（Ｘ．ＳＩＺＥ）（実際のマトリクスサイズ−
１）の反転出力とが加算される。すなわち、フリップフ
ロップ２５３の出力から実際のマトリクスサイズ（Ｘ．
ＳＩＺＥ＋１）が減算される。そして、セレクタ２５７
では、かかる場合は加算器２５５の出力を選択する。

【００８３】一方、アップダウン切換信号（Ｘ．Ｕ／
Ｄ）が“１”のダウンカウントの場合には、主走査方向
へのずらし量である設定データ（Ｘ．ＳＩＦＴ）は反転
されたマイナスの値として加算器２５２へ与えられる。
そして、主走査方向境界検出クロック（ＸＢＣＬＫ）が
与えられるごとに、セレクタ２５７の出力が加算器２５
２へ与えられ、加算器２５２において、加減アドレス
（ＡＤＤＸ）から設定データ（Ｘ．ＳＩＦＴ）が減算さ
れる。

【００８４】そして、加算器２５２の出力はフリップフ
ロップ２５３で保持され、加算器２５５、セレクタ２５
７およびコンパレータ２５６へ与えられる。このダウン
カウントの場合においても、回路上取扱えるデータには
限界があるため、加算器２５２によって計算された結果
が負の値になった場合には、加算器２５２のキャリー出
力で検出され、かかる場合は加算器２５５において、フ
リップフロップ２５３から与えられる負の値に対してセ
レクタ２５４から出力されるＸ．ＳＩＺＥが加算され、
さらに加算器２５５のキャリー入力によって“１”が加
算される。つまり、フリップフロップ２５３の負の出力
に実際のマトリクスサイズ（Ｘ．ＳＩＺＥ＋１）が加算
される。そして、セレクタ２５７は、フリップフロップ
２５３の出力または加算器２５５の出力を選択するの
で、セレクタ２５７から負の値が出力されることはな
い。

【００８５】以上の動作によって、このマトリクス境界
カウント部２５から出力される加減アドレス（ＡＤＤ
Ｘ）は、“０”から主走査方向マトリクスサイズ（Ｘ．
ＳＩＺＥ）までのアドレスが出力される。図３７は、加
算部２７および２８の具体的な回路構成を示すブロック
図である。図３７から明らかなとおり、加算部２７と２
８とは、同一の回路構成であり、図中の括弧を付さない
信号が与えられ、または出力される場合が加算部２７で
あり、図中の括弧を付した信号が与えられ、または出力
される場合が加算部２８である。

【００８６】また、この回路においても、前述の各回路
と同様、細線は１ビットの信号線、太線は複数ビットか
らなるデータおよび／または信号線、中抜き矢印は各パ
ラメータの設定データを表わしている。次いで、図３７
の回路が加算部２７である場合を代表として、回路構成
および動作について説明をする。

【００８７】加算部２７は、ドットカウント部２１また
はラインカウント部２２（図３１参照）により生成され
たアドレス、すなわちアドレス交換部２３から出力され
るアドレス（ＮＯＭＸ）と、マトリクス境界カウント部
２５で生成された加減アドレス（ＡＤＤＸ）とを足し合
わせ、主走査方向のマトリクスアドレス（ＡＤＤＲ．
Ｘ）を生成している。

【００８８】そのために、この回路には、アドレス（Ｎ
ＯＭＸ）と加減アドレス（ＡＤＤＸ）とを加算するため
の加算器２７１と、加算器２７１の出力とマトリクスサ
イズデータ（Ｘ．ＳＩＺＥ）の反転値とを加算するため
の加算器２７２と、加算器２７１の出力アドレスがマト
リクスサイズデータ（Ｘ．ＳＩＺＥ）よりも大きくなっ
たか否かを検出するためのコンパレータ２７３と、加算
器２７１の出力をそのまま出力するか、加算器２７２の
加算結果を出力するかを選択するためのセレクタ２７４
と、クロック（ＣＬＫ）に同期して出力を保持導出する
ためのフリップフロップ２７５とが備えられている。こ
の加算部２７においては、まず、加算器２７１におい
て、アドレス（ＮＯＭＸ）と加減アドレス（ＡＤＤＸ）
とが加算される。加算器２７１の加算結果はコンパレー
タ２７３において主走査方向マトリクスサイズ（Ｘ．Ｓ
ＩＺＥ）と比較され、マトリクスサイズよりも大きけれ
ば、加算器２７２において、加算器２７１の加算結果か
ら実際のマトリクスサイズ（Ｘ．ＳＩＺＥ＋１）が減算
される。

【００８９】また、セレクタ２７４において、加算器２
７１の出力または加算器２７２の出力が選択され、選択
出力はマトリクスサイズ以上にならないようにされてい
る。そして最後に、フリップフロップ２７５において、
クロック（ＣＬＫ）に同期させて、マトリクスアドレス
（ＡＤＤＲ．Ｘ）が出力される。以上説明したこの実施
例にかかる装置においては、カラー画像データを処理す
る場合に、処理開始位置をたとえば主走査方向に所望の
画素分だけ遅らせることができるから、それによって、
カラー画像データ処理時に、たとえばイエローデータを
ディザ処理する処理開始位置、マゼンタデータをディザ
処理する処理開始位置、およびシアンデータをディザ処
理する処理開始位置のそれぞれの処理開始位置を、色ご
とに異ならせることが可能である。たとえば、図３８に
示すように、イエローデータのディザ処理開始位置、マ
ゼンタデータのディザ処理開始位置およびシアンデータ
のディザ処理開始位置を、それぞれ、主走査方向に１画
素ずつずらすことも可能である。このようにディザ処理
開始位置を色データごとにずらせば、より豊かでかつ滑
らかに色変化をする中間調画像を得ることができる。

【００９０】この発明にかかるマトリクスアドレス生成
装置は、以上説明した具体的なハードウェア構成の実施
例に限られるものではなく、この発明の範囲内において
種々変更可能である。たとえば、この発明にかかるマト
リクスアドレス生成装置は、図１に示すような階調デー
タ記憶手段１のメモリテーブルを指定するための水平ア
ドレスおよび垂直アドレスを発生するだけではなく、た
とえば図３９に示すような使用の仕方もできる。すなわ
ち、１つまたは複数のディザしきい値マトリクスメモリ
４，５，…のアドレスを指定して、その指定されたアド
レスのしきい値がディザ処理時に入力データと比較され
るような構成にしてもよい。

【００９１】また、この発明にかかるマトリクスアドレ
ス生成装置は、多値ディザ処理の場合のみならず、２値
化ディザ処理の場合にも利用できることはもちろんであ
る。

【００９２】

【発明の効果】この発明は、以上のように構成されてお
り、比較的簡単な回路構成によってディザ法による良好
な中間調表現の再現を行うことができる。また、この発
明にかかるマトリクスアドレス生成装置により、アドレ
ス生成順序やアドレス生成パターンを種々変化させるこ
とによって、ディザマトリクスパターンに所望のスクリ
ーン角を付けたり、ディザマトリクスパターンを回転さ
せたりすることが自由に行える。それゆえ、入力画像デ
ータがカラー画像データ、白黒画像データ、写真データ
等種々変化しても、入力画像データの種類に応じたディ
ザマトリクスパターンを作り出すことができ、良好に中
間調画像の再現を行うことができる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかる画像の多値化階調
処理装置の概略構成を示すブロック図である。

【図２】階調データ記憶手段に備えられているメモリテ
ーブルの内容を説明するための図解図である。

【図３】階調データ記憶手段のメモリマップの概要を説
明するための図解図である。

【図４】図３に示すメモリテーブルに記憶されている出
力データの内容と入力アドレスとの関係を説明すための
図である。

【図５】この発明の一実施例にかかる階調データ記憶手
段に備えられたメモリテーブルマトリクスを表わす図で
ある。

【図６】図５に示すメモリテーブルマトリクスのメモリ
マップを表わす図である。

【図７】この発明の一実施例の基本機能の１つを説明す
るための図であり、マトリクスを縦方向へずらす場合の
説明図である。

【図８】この発明の一実施例の基本機能の１つを説明す
るための図であり、基本マトリクスを並べる場合に横方
向へずらす配列を説明するための図である。

【図９】この発明の一実施例の基本機能の１つを説明す
るための図であり、基本マトリクスの回転とその種類と
を表わす図である。

【図１０】この発明の一実施例の基本機能の１つを説明
するための図であり、マトリクスの回転処理とずらし処
理とを同時に実行するときの仕方を説明するための図で
ある。

【図１１】この発明の一実施例の基本機能の１つを説明
するための図であり、マトリクスの回転処理とずらし処
理とを同時に実行するときの仕方を説明するための図で
ある。

【図１２】４×４基本マトリクスをずらさず、かつ回転
させずに並べた通常の使用状態の図である。

【図１３】４×４基本マトリクスを９０度回転させて並
べた状態の図である。

【図１４】４×４基本マトリクスを１８０度回転させて
並べた状態の図である。

【図１５】４×４基本マトリクスを２７０度回転させて
並べた状態の図である。

【図１６】４×４基本マトリクスを副走査方向のマトリ
クス間で、反主走査方向に１画素ずらして並べた状態の
図である。

【図１７】４×４基本マトリクスを副走査方向のマトリ
クス間で、反主走査方向に２画素ずらして並べた状態の
図である。

【図１８】４×４基本マトリクスを副走査方向のマトリ
クス間で、反主走査方向に３画素ずらして並べた状態の
図である。

【図１９】４×４基本マトリクスを主走査方向のマトリ
クス間で、反副走査方向に１画素（１ライン）ずらして
並べた状態の図である。

【図２０】４×４基本マトリクスを主走査方向のマトリ
クス間で、反副走査方向に２画素（２ライン）ずらして
並べた状態の図である。

【図２１】４×４基本マトリクスを主走査方向のマトリ
クス間で、反副走査方向に３画素（３ライン）ずらして
並べた状態の図である。

【図２２】４×４基本マトリクスの処理開始位置を、主
走査方向に１画素遅らせて並べた状態の図である。

【図２３】４×４基本マトリクスの処理開始位置を、主
走査方向に２画素遅らせて並べた状態の図である。

【図２４】４×４基本マトリクスの処理開始位置を、主
走査方向に３画素遅らせて並べた状態の図である。

【図２５】４×４基本マトリクスの処理開始位置を、副
走査方向に１画素（１ライン）遅らせて並べた状態の図
である。

【図２６】４×４基本マトリクスの処理開始位置を、副
走査方向に２画素（２ライン）遅らせて並べた状態の図
である。

【図２７】４×４基本マトリクスの処理開始位置を、副
走査方向に３画素（３ライン）遅らせて並べた状態の図
である。

【図２８】４×４基本マトリクスを、副走査方向のマト
リクス間で、主走査方向に１画素シフトし、かつ、それ
を９０度回転させて並べた状態の図である。

【図２９】４×４基本マトリクスを、副走査方向のマト
リクス間で、主走査方向に１画素シフトし、かつそれを
１８０度回転させて並べた状態の図である。

【図３０】４×４基本マトリクスを、副走査方向のマト
リクス間で、主走査方向に１画素シフトし、かつそれを
２７０度回転させて並べた状態の図である。

【図３１】この発明の一実施例にかかるマトリクスアド
レス生成装置の回路構成例を示すブロック図である。

【図３２】マトリクスアドレス生成装置の基本信号波形
のタイミングチャートである。

【図３３】ドットカウント部およびラインカウント部の
具体的な回路構成例を示すブロック図である。

【図３４】アドレス交換部の具体的な回路構成例を示す
ブロック図である。

【図３５】境界交換部の具体的な回路構成例を示すブロ
ック図である。

【図３６】マトリクス境界カウント部の具体的な回路構
成例を示す図である。

【図３７】加算部の具体的な回路構成例を示すブロック
図である。

【図３８】カラー画像処理時における各色成分の処理開
始位置を異ならせる場合の説明図である。

【図３９】この発明の一実施例にかかるマトリクスアド
レス生成装置の他の利用例を表わす概略図である。

【符号の説明】

１階調データ記憶手段２マトリクスアドレス生成装置３多値化手段２１ドットカウント部２２ラインカウント部２３アドレス交換部２４境界交換部２５，２６マトリクス境界カウント部２７，２８加算部

Claims

(57)【特許請求の範囲】

【請求項１】ＸアドレスとＹアドレスとを生成するマト
リクスアドレス生成装置であって、与えられるＸパルス
を予め定める第１の計数値範囲内で繰返して計数するド
ットカウント手段、与えられるＹパルスを予め定める第
２の計数値範囲内で繰返して計数し、その計数値をＹア
ドレスとして出力するラインカウント手段、Ｘアドレス
をシフトさせるためのシフトアドレスを所定の計数値範
囲内で繰返して計数するＸシフトアドレスカウント手
段、およびドットカウント手段の計数値とＸシフトアド
レスカウント手段の計数値とをＸパルスに同期させて加
算し、加算値をＸアドレスとして出力する加算手段、を
含むことを特徴とするマトリクスアドレス生成装置。
【請求項２】ＸアドレスとＹアドレスとを生成するマト
リクスアドレス生成装置であって、与えられるＸパルス
を予め定める第１の計数値範囲内で繰返して計数し、そ
の計数値をＸアドレスとして出力するドットカウント手
段、与えられるＹパルスを予め定める第２の計数値範囲
内で繰返して計数するラインカウント手段、Ｙアドレス
をシフトさせるためのシフトアドレスを所定の計数値範
囲内で繰返して計数するＹシフトアドレスカウント手
段、およびラインカウント手段の計数値とＹシフトアド
レスカウント手段の計数値とをＸパルスに同期させて加
算し、加算値をＹアドレスとして出力する加算手段、を
含むことを特徴とするマトリクスアドレス生成装置。
【請求項３】ＸアドレスとＹアドレスとを生成するマト
リクスアドレス生成装置であって、与えられるＸパルス
を予め定める第１の計数値範囲内で繰返して計数するド
ットカウント手段、与えられるＹパルスを予め定める第
２の計数値範囲内で繰返して計数するラインカウント手
段、Ｘアドレスをシフトさせるためのシフトアドレスを
所定の計数値範囲内で繰返して計数するＸシフトアドレ
スカウント手段、Ｙアドレスをシフトさせるためのシフ
トアドレスを所定の計数値範囲内で繰返して計数するＹ
シフトアドレスカウント手段、Ｘシフトアドレスカウン
ト手段またはＹシフトアドレスカウント手段を選択的に
動作させるための選択手段、選択手段によってＸシフト
アドレスカウント手段が選択されたとき、Ｘシフトアド
レスカウント手段の計数値とドットカウント手段の計数
値とをＸパルスに同期させて加算し、加算値をＸアドレ
スとして出力するＸアドレス加算手段、および選択手段
によってＹシフトアドレスカウント手段が選択されたと
き、Ｙシフトアドレスカウント手段の計数値とラインカ
ウント手段の計数値とをＸパルスに同期させて加算し、
加算値をＹアドレスとして出力するＹアドレス加算手
段、を含むことを特徴とするマトリクスアドレス生成装
置。
【請求項４】請求項１または３記載のマトリクスアドレ
ス生成装置において、ドットカウント手段は、予め定め
る開始設定数のＸパルスが与えられるまで計数開始動作
を遅らせる開始タイミングシフト手段を含むことを特徴
とするものである。
【請求項５】請求項２または３記載のマトリクスアドレ
ス生成装置において、ラインカウント手段は、予め定め
る開始設定数のＹパルスが与えられるまで計数開始動作
を遅らせる開始タイミングシフト手段を含むことを特徴
とするものである。
【請求項６】ＸアドレスとＹアドレスとを生成するマト
リクスアドレス生成装置であって、与えられるＸパルス
を予め定める第１の計数値範囲内で繰返して計数し、そ
の計数値をＸアドレスとして出力するドットカウント手
段、与えられるＹパルスを予め定める第２の計数値範囲
内で繰返して計数し、その計数値をＹアドレスとして出
力するラインカウント手段、およびドットカウント手段
の計数開始動作を予め定める開始設定数のＸパルスが与
えられるまで遅らせるドットカウント開始タイミングシ
フト手段、を含むことを特徴とするマトリクスアドレス
生成装置。
【請求項７】ＸアドレスとＹアドレスとを生成するマト
リクスアドレス生成装置であって、与えられるＸパルス
を予め定める第１の計数値範囲内で繰返して計数し、そ
の計数値をＸアドレスとして出力するドットカウント手
段、与えられるＹパルスを予め定める第２の計数値範囲
内で繰返して計数し、その計数値をＹアドレスとして出
力するラインカウント手段、およびラインカウント手段
の計数開始動作を予め定める開始設定数のＹパルスが与
えられるまで遅らせるラインカウント開始タイミングシ
フト手段、を含むことを特徴とするマトリクスアドレス
生成装置。
【請求項８】ＸアドレスとＹアドレスとを生成するマト
リクスアドレス生成装置であって、与えられるＸパルス
を予め定める第１の計数値範囲内で繰返してダウンカウ
ントし、その計数値をＸアドレスとして出力するドット
カウント手段、および与えられるＹパルスを予め定める
第２の計数値範囲内で繰返してダウンカウントし、その
計数値をＹアドレスとして出力するラインカウント手
段、を含むことを特徴とするマトリクスアドレス生成装
置。
【請求項９】ＸアドレスとＹアドレスとを生成するマト
リクスアドレス生成装置であって、与えられるＸパルス
を予め定める第１の計数値範囲内で繰返して計数するド
ットカウント手段、与えられるＹパルスを予め定める第
２の計数値範囲内で繰返して計数するラインカウント手
段、ドットカウント手段の計数値とラインカウント手段
の計数値とを交換して出力するためのアドレス交換手
段、アドレス交換手段で交換処理がされたラインカウン
ト手段の計数値をＸアドレスとして出力するＸアドレス
出力手段、およびアドレス交換手段で交換処理がされた
ドットカウント手段の計数値をＹアドレスとして出力す
るＹアドレス出力手段、を含むことを特徴とするマトリ
クスアドレス生成装置。
【請求項１０】請求項９記載のマトリクスアドレス生成
装置において、ドットカウント手段はアップカウントを
行うものであり、ラインカウント手段はダウンカウント
を行うものであることを特徴とする。
【請求項１１】請求項９記載のマトリクスアドレス生成
装置において、ドットカウント手段はダウンカウントを
行うものであり、ラインカウント手段はアップカウント
を行うものであることを特徴とする。
【請求項１２】請求項９記載のマトリクスアドレス生成
装置において、アドレス交換手段は、さらに、ドットカ
ウント手段の計数値とラインカウント手段の計数値とを
交換して出力するか、交換しないで出力するかを切換え
るための交換切換手段を含むことを特徴とする。
【請求項１３】ＸアドレスとＹアドレスとを生成するマ
トリクスアドレス生成装置であって、与えられるＸパル
スを予め定める第１の計数値範囲内で繰返して計数する
ドットカウント手段、与えられるＹパルスを予め定める
第２の計数値範囲内で繰返して計数するラインカウント
手段、Ｘアドレスをシフトさせるためのシフトアドレス
を繰返して計数するＸシフトアドレスカウント手段、ド
ットカウント手段が第１の計数値範囲内で繰返して計数
を行う場合の繰返しタイミングおよびラインカウント手
段が第２の計数値範囲内で繰返して計数を行う場合の繰
返しタイミングを検出し、ドットカウント手段の繰返し
タイミングまたはラインカウント手段の繰返しタイミン
グのうちのいずれか一方の繰返しタイミングをＸシフト
アドレスカウント手段に対して計数繰返しタイミング信
号として与える境界信号出力手段、ドットカウント手段
の計数値とラインカウント手段の計数値とを交換して出
力するためのアドレス交換手段、アドレス交換手段で交
換処理がされたドットカウント手段の計数値をＹアドレ
スとして出力するＹアドレス出力手段、アドレス交換手
段で交換処理がされたラインカウント手段の計数値をプ
レＸアドレスとして出力するプレＸアドレス出力手段、
ならびにプレＸアドレス出力手段の計数値とＸシフトア
ドレスカウント手段の計数値とをＸパルスに同期させて
加算し、加算値をＸアドレスとして出力する加算手段、
を含むことを特徴とするマトリクスアドレス生成装置。
【請求項１４】ＸアドレスとＹアドレスとを生成するマ
トリクスアドレス生成装置であって、与えられるＸパル
スを予め定める第１の計数値範囲内で繰返して計数する
ドットカウント手段、与えられるＹパルスを予め定める
第２の計数値範囲内で繰返して計数するラインカウント
手段、Ｙアドレスをシフトさせるためのシフトアドレス
を繰返して計数するＹシフトアドレスカウント手段、ド
ットカウント手段が第１の計数値範囲内で繰返して計数
を行う場合の繰返しタイミングおよびラインカウント手
段が第２の計数値範囲内で繰返して計数を行う場合の繰
返しタイミングを検出し、ドットカウント手段の繰返し
タイミングまたはラインカウント手段の繰返しタイミン
グのうちのいずれか他方の繰返しタイミングをＹシフト
アドレスカウント手段に対して計数繰返しタイミング信
号として与える境界信号出力手段、ドットカウント手段
の計数値とラインカウント手段の計数値とを交換して出
力するためのアドレス交換手段、アドレス交換手段で交
換処理がされたラインカウント手段の計数値をＸアドレ
スとして出力しするＸアドレス出力手段、アドレス交換
手段で交換処理がされたドットカウント手段の計数値を
プレＹアドレスとして出力するプレＹアドレス出力手
段、ならびにプレＹアドレス出力手段の計数値とＹシフ
トアドレスカウント手段の計数値とをＸパルスに同期さ
せて加算し、加算値をＹアドレスとして出力する加算手
段、を含むことを特徴とするマトリクスアドレス生成装
置。
【請求項１５】ＸアドレスとＹアドレスとを生成するマ
トリクスアドレス生成装置であって、与えられるＸパル
スを予め定める第１の計数値範囲内で繰返して計数する
ドットカウント手段、与えられるＹパルスを予め定める
第２の計数値範囲内で繰返して計数するラインカウント
手段、Ｘアドレスをシフトさせるためのシフトアドレス
を繰返して計数するＸシフトアドレスカウント手段、Ｙ
アドレスをシフトさせるためのシフトアドレスを繰返し
て計数するＹシフトアドレスカウント手段、ドットカウ
ント手段が第１の計数値範囲内で繰返して計数を行う場
合の繰返しタイミングおよびラインカウント手段が第２
の計数値範囲内で繰返して計数を行う場合の繰返しタイ
ミングを検出し、ドットカウント手段の繰返しタイミン
グまたはラインカウント手段の繰返しタイミングのうち
のいずれか一方の繰返しタイミングをＸシフトアドレス
カウント手段に対して計数繰返しタイミング信号として
与え、ドットカウント手段の繰返しタイミングまたはラ
インカウント手段の繰返しタイミングのうちのいずれか
他方の繰返しタイミングをＹシフトアドレスカウント手
段に対して計数繰返しタイミング信号として与える境界
信号出力手段、ドットカウント手段の計数値とラインカ
ウント手段の計数値とを交換して出力するためのアドレ
ス交換手段、アドレス交換手段で交換処理がされたライ
ンカウント手段の計数値をプレＸアドレスとして出力す
るプレＸアドレス出力手段、アドレス交換手段で交換処
理がされたドットカウント手段の計数値をプレＹアドレ
スとして出力するプレＹアドレス出力手段、Ｘシフトア
ドレスカウント手段またはＹシフトアドレスカウント手
段を選択的に動作させるための選択手段、選択手段によ
ってＸシフトアドレスカウント手段が選択されたとき、
Ｘシフトアドレスカウント手段の計数値とプレＸアドレ
ス出力手段の計数値とをＸパルスに同期させて加算し、
加算値をＸアドレスとして出力するＸアドレス加算手
段、ならびに選択手段によってＹシフトアドレスカウン
ト手段が選択されたとき、Ｙシフトアドレスカウント手
段の計数値とプレＹアドレス出力手段の計数値とをＸパ
ルスに同期させて加算し、加算値をＹアドレスとして出
力するＹアドレス加算手段、を含むことを特徴とするマ
トリクスアドレス生成装置。
【請求項１６】請求項１３，１４または１５に記載のマ
トリクスアドレス生成装置において、アドレス交換手段
は、さらに、ドットカウント手段の計数値とラインカウ
ント手段の計数値とを交換して出力するか、交換しない
で出力するかを切換えるための交換切換手段を含むこと
を特徴とする。
【請求項１７】請求項１６記載のマトリクスアドレス生
成装置において、境界信号出力手段は、ドットカウント
手段の繰返しタイミングをＸシフトアドレスカウント手
段に与え、ラインカウント手段の繰返しタイミングをＹ
シフトアドレスカウント手段に対して与える状態と、そ
の反対にドットカウント手段の繰返しタイミングをＹシ
フトアドレスカウント手段に対して与え、ラインカウン
ト手段の繰返しタイミングをＸシフトアドレスカウント
手段に対して与える状態とに切換可能であり、境界信号
出力手段と交換切換手段とは、同一の切換信号に基づい
て切換動作を行うことを特徴とする。
【請求項１８】画像の多値化階調処理装置であって、複
数のメモリテーブルを備え、複数のメモリテーブルに
は、それぞれ多値化階調データが記憶されており、複数
のメモリテーブルはＸアドレスとＹアドレスとによって
選択することができる多値化階調データ記憶手段、前記
多値化階調データ記憶手段に対してＸアドレスおよびＹ
アドレスを出力する装置であって、当該装置は請求項１
ないし１７のいずれかに記載の構成のマトリクスアドレ
ス生成装置、ならびに前記マトリクスアドレス生成装置
ら出力されるＸアドレスおよびＹアドレスによって選択
されたメモリテーブルに記憶された多値化階調データの
内容に基づいて入力データを多値化階調処理する多値化
処理手段、を含むことを特徴とする画像の多値化階調処
理装置。