JPS60165873A - 網点発生器のアドレス発生方法 - Google Patents
網点発生器のアドレス発生方法Info
- Publication number
- JPS60165873A JPS60165873A JP59023705A JP2370584A JPS60165873A JP S60165873 A JPS60165873 A JP S60165873A JP 59023705 A JP59023705 A JP 59023705A JP 2370584 A JP2370584 A JP 2370584A JP S60165873 A JPS60165873 A JP S60165873A
- Authority
- JP
- Japan
- Prior art keywords
- value
- storage device
- stored
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4055—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern
- H04N1/4058—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern with details for producing a halftone screen at an oblique angle
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Image Processing (AREA)
- Color, Gradation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は網点発生器のアドレス発生方法に関するもの
でラシ、特に上記アドレス発生に必要な演算項目をルッ
クアップテーブルメモリに収納して演算の簡略化を図っ
た上記方法に関するものである０ 画像走査記録装置を用いて電子的に色分解版フィルムを
作る場合には、例えば第１図に示す如く原稿ドラム（１
）に貼付けられた原稿ムを入力ヘッド（３）で光電走査
することによって画像信号を得る。
でラシ、特に上記アドレス発生に必要な演算項目をルッ
クアップテーブルメモリに収納して演算の簡略化を図っ
た上記方法に関するものである０ 画像走査記録装置を用いて電子的に色分解版フィルムを
作る場合には、例えば第１図に示す如く原稿ドラム（１
）に貼付けられた原稿ムを入力ヘッド（３）で光電走査
することによって画像信号を得る。
次に該画像信号を色演算回路（５）で色修正、階調修正
等をした信号と網点発生器（７）からの網点信号とを比
較器（６）で比較して露光制御信号を得る。更に該露光
制御信号を出力ヘッド（８）に入力して記録ドラム（２
）に貼付けられた感光材Ｂへの露光を制御する様になっ
ている。尚上記網点発生器（７）には、後述第５図に示
す如くの回路から、主走査方向及び副走査方向の位置を
示す信号ｘ ＋ ’／が与えられている。
等をした信号と網点発生器（７）からの網点信号とを比
較器（６）で比較して露光制御信号を得る。更に該露光
制御信号を出力ヘッド（８）に入力して記録ドラム（２
）に貼付けられた感光材Ｂへの露光を制御する様になっ
ている。尚上記網点発生器（７）には、後述第５図に示
す如くの回路から、主走査方向及び副走査方向の位置を
示す信号ｘ ＋ ’／が与えられている。
上記網点発生器（７）は光学的手段を用いて色分解版フ
ィルムを作る場合に使用するボケ網点パターンで構成さ
れるコンタクトスクリーンＨ８と等価である。すなわち
網点発生器（７）内のスクリーンパターンメモリ（ハ）
に第２図（４）に示す如くコンタクトスクリーンのボケ
網点パターンを構成する微小点の濃度に対応したしきい
値が記憶されており、該しきい値を感光材料上の記録位
置に対応するアドレスが与えられたときに前記比較器（
６）に呼出す。
ィルムを作る場合に使用するボケ網点パターンで構成さ
れるコンタクトスクリーンＨ８と等価である。すなわち
網点発生器（７）内のスクリーンパターンメモリ（ハ）
に第２図（４）に示す如くコンタクトスクリーンのボケ
網点パターンを構成する微小点の濃度に対応したしきい
値が記憶されており、該しきい値を感光材料上の記録位
置に対応するアドレスが与えられたときに前記比較器（
６）に呼出す。
該比較器（６）はしきい値よシ画像信号が低レベルであ
るときは感光材を露光しない様に記録ヘッド（８）に指
示をし、逆にしきい値よシ画像信号が高レベルであると
きには感光材料を露光する様に指示するのである。
るときは感光材を露光しない様に記録ヘッド（８）に指
示をし、逆にしきい値よシ画像信号が高レベルであると
きには感光材料を露光する様に指示するのである。
網点スクリーンは第２図（４）の如くの網点パターンが
縦横に多数列配列されているのであるから上記網点パタ
ーンメモリ（ハ）の各しきい値も主走査及び副走査方向
への記録ヘッド（８）の進行に伴なって周期的に繰返し
呼出されることになる。
縦横に多数列配列されているのであるから上記網点パタ
ーンメモリ（ハ）の各しきい値も主走査及び副走査方向
への記録ヘッド（８）の進行に伴なって周期的に繰返し
呼出されることになる。
ところでＹ（イエロー）、Ｍ（マゼンタ）、０（シアン
）、■（ブラック）の各色分解版に対するスクリーン角
度を全部同じにするとモアレパターンが発生して印刷の
質を低下せしめることは従来からよく知られている。そ
こで各版に対するスクリーン角度は第８図に示す如く例
えばＭ版に対して−１５，０版に対して１５、Ｙ版に対
して０、Ｋ版に対して４５の角度θを時つ様にしている
。
）、■（ブラック）の各色分解版に対するスクリーン角
度を全部同じにするとモアレパターンが発生して印刷の
質を低下せしめることは従来からよく知られている。そ
こで各版に対するスクリーン角度は第８図に示す如く例
えばＭ版に対して−１５，０版に対して１５、Ｙ版に対
して０、Ｋ版に対して４５の角度θを時つ様にしている
。
画像走査記録装置を用いて特定のスクリーン角度θを持
った網点信号を発生させるためには前記主走査、副走査
系の位置（ｘｎ、 ｙｎ）をスクリーン角度θを持たせ
たときの網点スクリーンの位置Ｘ−Ｙに変換する必要が
ある。
った網点信号を発生させるためには前記主走査、副走査
系の位置（ｘｎ、 ｙｎ）をスクリーン角度θを持たせ
たときの網点スクリーンの位置Ｘ−Ｙに変換する必要が
ある。
その基本式は
で与えられる。
前述（１）式を用いてスクリーン角度θを与える網点を
形成する方法として特開昭５５−６８９８には萌述の座
標変換式を直接演算する方法が開示されている。すなわ
ち後述の式（２）のｙｎ 、 ｘｎ両方向のそれぞれの
要素を掛算器を用いて算出した後に加え合わせるもので
ある。しかしながらこの方法は掛算器の桁数が大きくな
りコストアップになる難点がある。また同５５−６８９
８には主走査方向と副走査方向の画素数が更新されるご
とに２式を構成する各項目を順次直線的に増加させ、そ
の後ｘｎに関する項とｙｎに関する項を加え合わせる様
にする方法も開示されている。
形成する方法として特開昭５５−６８９８には萌述の座
標変換式を直接演算する方法が開示されている。すなわ
ち後述の式（２）のｙｎ 、 ｘｎ両方向のそれぞれの
要素を掛算器を用いて算出した後に加え合わせるもので
ある。しかしながらこの方法は掛算器の桁数が大きくな
りコストアップになる難点がある。また同５５−６８９
８には主走査方向と副走査方向の画素数が更新されるご
とに２式を構成する各項目を順次直線的に増加させ、そ
の後ｘｎに関する項とｙｎに関する項を加え合わせる様
にする方法も開示されている。
しかしながらこの方法でも上記直線的に増加させる回路
を用いる必要があり、この際累積誤差を軽減させるため
大きなデータを取扱わねばならず構成が複雑になる傾向
があった。
を用いる必要があり、この際累積誤差を軽減させるため
大きなデータを取扱わねばならず構成が複雑になる傾向
があった。
この発明は上記従来の事情に鑑みて提案されたものであ
って前記座標変換の為の計算回路が極めて簡単となる網
点発生器のアドレス発生方法を得ることを目的とするも
のである。その要点とするところは前記（２）式の主走
査副走査座標系（ｘｎ。
って前記座標変換の為の計算回路が極めて簡単となる網
点発生器のアドレス発生方法を得ることを目的とするも
のである。その要点とするところは前記（２）式の主走
査副走査座標系（ｘｎ。
ｙｎ）に対する右辺各項をスクリーン角度θに対応させ
て予め計算しておいてメモリに記憶させておきスクリー
ン角度θと特定のｘｎ、ｙｎが与えられたときに該メモ
リの値を読出して加算によってのみ（Ｘム、Ｙム）座標
をめるにある。
て予め計算しておいてメモリに記憶させておきスクリー
ン角度θと特定のｘｎ、ｙｎが与えられたときに該メモ
リの値を読出して加算によってのみ（Ｘム、Ｙム）座標
をめるにある。
すなわちひとつのスクリーンパターンの１辺の長さを第
２図（４）に示す如くＳとし、更にその長さＳをｍ分割
して形成される旦×旦のエリアに相当 ｍ する大きさをスクリーンパターンメモリを構成する最小
単位ドツトの大きさとする。また第２図（６）に示すよ
うに露光する最小単位（以後「マイクロピクセル」とい
う）の大きさをＰＸＰとし、後述するスクリーン角度０
を零とすると、記録ヘッド（８）が１マイクロビクセル
ずつ進行する（記録ドラムが回転する）たびに１マイク
ロビクセル毎のアドレス、即ち第２図（ロ）に示す如（
ｙｎ、ｘｎ番目のＸｎ ’亙−値に対応する５クリ−７
パター７のしきい値が呼出される。
２図（４）に示す如くＳとし、更にその長さＳをｍ分割
して形成される旦×旦のエリアに相当 ｍ する大きさをスクリーンパターンメモリを構成する最小
単位ドツトの大きさとする。また第２図（６）に示すよ
うに露光する最小単位（以後「マイクロピクセル」とい
う）の大きさをＰＸＰとし、後述するスクリーン角度０
を零とすると、記録ヘッド（８）が１マイクロビクセル
ずつ進行する（記録ドラムが回転する）たびに１マイク
ロビクセル毎のアドレス、即ち第２図（ロ）に示す如（
ｙｎ、ｘｎ番目のＸｎ ’亙−値に対応する５クリ−７
パター７のしきい値が呼出される。
ｙｎ 、 ｘｎが増加すると、ひとつのスクリーンパタ
ーンを超えて次のスクリーンパターンに入って行くが、
スクリーンパターンは同一のパターンがＰ Ｐ 繰返し用いられて・ｙｎ″亙−・ｘｎ ′、Ｉ−力；各
ｋｍｍ ｍ を超える毎にスクリーンパターンアドレスは、ｍを引い
て常にθ〜（ｍ−１）の値をとる。（例えば後の実施例
では、２５６進数でアドレス値は０〜２５５の値をとる
。） 従って前記スクリーン角度θを持たせたときの位置Ｘ％
Ｙに対応するパターンメモリのアドレスＸム、Ｙムは で与えられる。
ーンを超えて次のスクリーンパターンに入って行くが、
スクリーンパターンは同一のパターンがＰ Ｐ 繰返し用いられて・ｙｎ″亙−・ｘｎ ′、Ｉ−力；各
ｋｍｍ ｍ を超える毎にスクリーンパターンアドレスは、ｍを引い
て常にθ〜（ｍ−１）の値をとる。（例えば後の実施例
では、２５６進数でアドレス値は０〜２５５の値をとる
。） 従って前記スクリーン角度θを持たせたときの位置Ｘ％
Ｙに対応するパターンメモリのアドレスＸム、Ｙムは で与えられる。
Ｓ 。
上記（２）式に於てｘｎ−Ｐ・−とｙｎ−Ｐ一旦が前述
ｍ ｍ の如く周期性を有しているのであるから、右辺各項は当
然周期性を有している。
ｍ ｍ の如く周期性を有しているのであるから、右辺各項は当
然周期性を有している。
まず原理について説明する。
前記（２）式を簡単にするため、下記（３）式の如くに
書き変える。
書き変える。
ただしΔｘ＝−！−Ｂ釦θ
上記（３）式に於て右辺を構成するそれぞれの項が予め
判っていると、Ｘム、Ｙムはそれぞれ加算のみでめられ
る。従って上記各項の値を予め計算しておいてその値を
記憶装置に収納しておき特定位置を露光するときにその
位置に対応する前記各項の値を記憶装置から読出して加
算だけ行うことによって変換されたアドレスＸム、ＹＡ
をめることができるわけである。
判っていると、Ｘム、Ｙムはそれぞれ加算のみでめられ
る。従って上記各項の値を予め計算しておいてその値を
記憶装置に収納しておき特定位置を露光するときにその
位置に対応する前記各項の値を記憶装置から読出して加
算だけ行うことによって変換されたアドレスＸム、ＹＡ
をめることができるわけである。
のであるから記憶装置には下記のように桁上げを無視し
た値γｉ（ｉ ： １．２．８．４）を記憶する様にし
ておくとメそすの容量を小さくできる。すなわ：ｒ４と
するとき、該ｒｘ １ｒ２ ｓｒｓ ｓｒ４として０≦
ｒｌ 、 ｒ２ 、 ｒＢ ｓ ｒ４ ＜ｍなる範囲の
値のみを考慮すればよいことになる。
た値γｉ（ｉ ： １．２．８．４）を記憶する様にし
ておくとメそすの容量を小さくできる。すなわ：ｒ４と
するとき、該ｒｘ １ｒ２ ｓｒｓ ｓｒ４として０≦
ｒｌ 、 ｒ２ 、 ｒＢ ｓ ｒ４ ＜ｍなる範囲の
値のみを考慮すればよいことになる。
以上の基本的な事項に基づいて計算した例を第４図に示
す。
す。
第４図はスクリーンパターンの１辺の長さＳを１６行１
６列に細分する場合であって更に１ピク上記算出値は主
走査軸（ｙ）、副走査軸（Ｘ）上の各画素位置ｘｎ、ｙ
ｎと対応して記述されている。この第４図に於て例えば
ｘｎ ＝ １０、ｙｎ＝１０すなわち原点から主走査方
向副走査方向に１０ビクセルの位置の変換アドレスＸＡ
、 ＹムはＸム＝３ｒｎｌ Ｘ＋ｘｎｊＸ＝ｒ１ ＋ｒ
２ ＝ ６ ＋１４ ＝ ２０Ｙム＝７ｒｕｉ Ｙ＋ｘ
ｎｊ Ｙ＝ｒＢ ＋ｒ４ ＝ １４ ＋ １０ ＝ ２
４Ｘ＾Ｙムは桁上けを考慮する必要のない１６進数であ
るからＸム＝４、Ｙム＝８なるアドレス値を得ることか
できる。
６列に細分する場合であって更に１ピク上記算出値は主
走査軸（ｙ）、副走査軸（Ｘ）上の各画素位置ｘｎ、ｙ
ｎと対応して記述されている。この第４図に於て例えば
ｘｎ ＝ １０、ｙｎ＝１０すなわち原点から主走査方
向副走査方向に１０ビクセルの位置の変換アドレスＸＡ
、 ＹムはＸム＝３ｒｎｌ Ｘ＋ｘｎｊＸ＝ｒ１ ＋ｒ
２ ＝ ６ ＋１４ ＝ ２０Ｙム＝７ｒｕｉ Ｙ＋ｘ
ｎｊ Ｙ＝ｒＢ ＋ｒ４ ＝ １４ ＋ １０ ＝ ２
４Ｘ＾Ｙムは桁上けを考慮する必要のない１６進数であ
るからＸム＝４、Ｙム＝８なるアドレス値を得ることか
できる。
上記第４図では表記を簡単にするため６値が有理数にな
る様に条件を設定したが実際には無理数である場合が多
い。また実際には後に例示するようにＰの大＠さけより
小さく設定し、スクリーンパターンはより細かく分割し
ておくことが望ましい０ この方法において例えば記録フィルム上のアドレス数６
４ＫＸ６４Ｋ（１ピクセル１０μとすれば６４ｃＩＩＸ
６４α）程度である場合、第４図に示す如く、座標点各
々についてスクリーンパターンアドレス（ワード）を記
憶すると、４０９６Ｍワード（６４ＫＸ６４Ｋ）のメモ
リ容量が必要になるのが本発明の第１の実施例では６４
にワードが４個程あればよい。
る様に条件を設定したが実際には無理数である場合が多
い。また実際には後に例示するようにＰの大＠さけより
小さく設定し、スクリーンパターンはより細かく分割し
ておくことが望ましい０ この方法において例えば記録フィルム上のアドレス数６
４ＫＸ６４Ｋ（１ピクセル１０μとすれば６４ｃＩＩＸ
６４α）程度である場合、第４図に示す如く、座標点各
々についてスクリーンパターンアドレス（ワード）を記
憶すると、４０９６Ｍワード（６４ＫＸ６４Ｋ）のメモ
リ容量が必要になるのが本発明の第１の実施例では６４
にワードが４個程あればよい。
以上の方法を用いた場合、露光面上のすべての位置（ｘ
ｎ ＋ ｙｎ ）に対応する前記４つの値をＹ、 Ｍ、
０、に、４版分算出して記憶させようとすると４倍の容
量のメモリ装置とすればよい。
ｎ ＋ ｙｎ ）に対応する前記４つの値をＹ、 Ｍ、
０、に、４版分算出して記憶させようとすると４倍の容
量のメモリ装置とすればよい。
さらに第２の実施例として以下の方法を用いて容量の低
減を行う。すなわち上記ｙｎ７Ｘ 、 ｘｎΔ′Ｘ等は
ｘｎ、又はｙｎが０又は正の整数であるので等差級数で
ある。従って例えばｙｎ・ΔＸを下記マトリクス１の如
く１行にＪ列配列して考察すれば明らかな如く１行、ｒ
列目のｙｎｊＸ及びｉ行ｉ列目のｘｎΔＸの値は下記（
４）式を用いて計算することができる。
減を行う。すなわち上記ｙｎ７Ｘ 、 ｘｎΔ′Ｘ等は
ｘｎ、又はｙｎが０又は正の整数であるので等差級数で
ある。従って例えばｙｎ・ΔＸを下記マトリクス１の如
く１行にＪ列配列して考察すれば明らかな如く１行、ｒ
列目のｙｎｊＸ及びｉ行ｉ列目のｘｎΔＸの値は下記（
４）式を用いて計算することができる。
ｙｎｊＸ−ＩＪＸ＋ＦΔＸ
Ｏ≦ＩＩＱＩ−１０≦Ｆ≦Ｊ−１
（４）式は紡速の如く、ＥＪΔＸ：ｒｏ、ＦΔＸ：ｒｎ
２、ｒ２ ＝ｒ＄１１＋ｒ２ＬＩとなυ０≦ｒｌｌ、ｒ
１□、ｒ２１、ｘ２２＜ｒｎである。
２、ｒ２ ＝ｒ＄１１＋ｒ２ＬＩとなυ０≦ｒｌｌ、ｒ
１□、ｒ２１、ｘ２２＜ｒｎである。
マトリクス１
０ １ ２・・・・・・・・・・・・Ｆ・・・・・・Ｊ
−１００ΔＸ ２ΔＸ−旧−′ＮＸ−（Ｊ−１）ＪＸＩ
ＪΔｘ （Ｊ＋１）ｊｘ （Ｊ＋２）ｌｘ−・−−−・
；’−（２Ｊ−１）ＪｘＩ−１（Ｉ−＃Ｘ 、 （（Ｉ
−１）Ｊ−Ｈ）ｌｘ、 （（Ｉ−１）Ｊ−ｔ４１りｌｘ
、 −−−（ＩＪ−１）ＩＸ従って記憶装置には第１行
目の値と第１列目の値のみを記憶させておきその他の値
は上記（４）式に従って加算でめる様にすると、記憶装
置の容量を低減することができる。
−１００ΔＸ ２ΔＸ−旧−′ＮＸ−（Ｊ−１）ＪＸＩ
ＪΔｘ （Ｊ＋１）ｊｘ （Ｊ＋２）ｌｘ−・−−−・
；’−（２Ｊ−１）ＪｘＩ−１（Ｉ−＃Ｘ 、 （（Ｉ
−１）Ｊ−Ｈ）ｌｘ、 （（Ｉ−１）Ｊ−ｔ４１りｌｘ
、 −−−（ＩＪ−１）ＩＸ従って記憶装置には第１行
目の値と第１列目の値のみを記憶させておきその他の値
は上記（４）式に従って加算でめる様にすると、記憶装
置の容量を低減することができる。
更に前記工・５個のに倍の個数のデータについても以下
のマトリクス２を考えることができる。
のマトリクス２を考えることができる。
マトリクス２
０． ｌ ２・・・・・・・・・・・・Ｈ・・・・・・
ＩＪ−１００ｊＸ ２Δｘ −−−−・−ＨＡ ｘ ・
（ＩＪ−１）（ＸＩ ＩＪΔＸ （ＩＪ＋１）（Ｘ （
ＩＪ＋２ンｘ −・−’−、町−・（２ＩＪ−１ンＸＫ
−１ｋｌ）珈Ｘ、（＠−１）Ｕ七）ｊＸ、（矢１）ＩＪ
招ンＸ、・・・・・（猜ＨχＸこのマトリクスに於ても
前記同様Ｇ行Ｈ列のｙｎ・Δχ値はＧＩＪΔＸ＋ＨＪｘ
なる加算でめることができる。更に上記マトリクスの最
初の行の各位は前述の（４）式の加算で得ることができ
るのであるから結果として、例えば）Ｌ（Ｘ＝ｌｉｌＪ
ΔＸ十、ＦΔＸであるとするとｙｎ・ΔＸ＝ＥＪΔＸ＋
ＦΔＸ十Ｇ工ＪΔＸなる加算で目的とする値をめること
ができるわけであル。従ってこの方法をくシ返し用いる
ことにより記憶装置の容量も著しく低減することができ
る。
ＩＪ−１００ｊＸ ２Δｘ −−−−・−ＨＡ ｘ ・
（ＩＪ−１）（ＸＩ ＩＪΔＸ （ＩＪ＋１）（Ｘ （
ＩＪ＋２ンｘ −・−’−、町−・（２ＩＪ−１ンＸＫ
−１ｋｌ）珈Ｘ、（＠−１）Ｕ七）ｊＸ、（矢１）ＩＪ
招ンＸ、・・・・・（猜ＨχＸこのマトリクスに於ても
前記同様Ｇ行Ｈ列のｙｎ・Δχ値はＧＩＪΔＸ＋ＨＪｘ
なる加算でめることができる。更に上記マトリクスの最
初の行の各位は前述の（４）式の加算で得ることができ
るのであるから結果として、例えば）Ｌ（Ｘ＝ｌｉｌＪ
ΔＸ十、ＦΔＸであるとするとｙｎ・ΔＸ＝ＥＪΔＸ＋
ＦΔＸ十Ｇ工ＪΔＸなる加算で目的とする値をめること
ができるわけであル。従ってこの方法をくシ返し用いる
ことにより記憶装置の容量も著しく低減することができ
る。
例えば８２Ｘ８２Ｘ６４＝６５５８６個のデータを必要
とする場合、前記マトリクス２に於て工＝８２、Ｊ＝３
２、Ｋ＝６４とすれば１２８個のデータを記憶装置に記
憶させておけばよいことになる。
とする場合、前記マトリクス２に於て工＝８２、Ｊ＝３
２、Ｋ＝６４とすれば１２８個のデータを記憶装置に記
憶させておけばよいことになる。
第５図は第６図に示すこの発明を実施する回路に対して
主走査方向及び副走査方向の座標値（ピクセル数） ｙ
ｎ、 ｘｎ及び、その他第６図の回路を制御するに必要
な信号を供給する回路の実網例である。すなわちモータ
（２）で駆動される記録ドラムαυと同軸に取付けられ
た主走査エンコーダ（ロ）からは上記記録ドラムαυが
１回転する間に多数回の一定間隔のパルスｔが出力され
る。また副走査モータａ４によって駆動される露光ヘッ
ドＱηの送りネジ（ト）に取付けられた副走査エンコー
ダからはネジＱ５の回転に伴ない一定間隔のパルスＵが
出力される。
主走査方向及び副走査方向の座標値（ピクセル数） ｙ
ｎ、 ｘｎ及び、その他第６図の回路を制御するに必要
な信号を供給する回路の実網例である。すなわちモータ
（２）で駆動される記録ドラムαυと同軸に取付けられ
た主走査エンコーダ（ロ）からは上記記録ドラムαυが
１回転する間に多数回の一定間隔のパルスｔが出力され
る。また副走査モータａ４によって駆動される露光ヘッ
ドＱηの送りネジ（ト）に取付けられた副走査エンコー
ダからはネジＱ５の回転に伴ない一定間隔のパルスＵが
出力される。
前記パルスｔはＰＬＬ回路（ト）に入力され、主走査方
向のマイクロピクセルとｌ：ｌで対応する主走査マイク
ロピクセルパルスＶを出力する。また前記パルスｔは主
走査方向位置検出器０呻にも入力され、露光ドラム（ロ
）上の副走査方向に平行な特定ライン（例えばＡＢ）を
露光点が通過したときにクリアパルスｖＯと副走査マイ
クロピクセルパルスＷを出力する。他方前記パルスＵは
副走査方向位置検出器（ホ）に入力され主走査方向と平
行な特定ライン（例えばＣＤ）を露光点が通過したとき
クリアパルスＷｅを出力する。
向のマイクロピクセルとｌ：ｌで対応する主走査マイク
ロピクセルパルスＶを出力する。また前記パルスｔは主
走査方向位置検出器０呻にも入力され、露光ドラム（ロ
）上の副走査方向に平行な特定ライン（例えばＡＢ）を
露光点が通過したときにクリアパルスｖＯと副走査マイ
クロピクセルパルスＷを出力する。他方前記パルスＵは
副走査方向位置検出器（ホ）に入力され主走査方向と平
行な特定ライン（例えばＣＤ）を露光点が通過したとき
クリアパルスＷｅを出力する。
第６図（Ａ）＠はこの発明を実施する回路を示すブロッ
ク図でアシ、スクリーンパターンメモリＣ／１）のＸ方
向アドレスＸムを発生させる回路（ホ）とＹ方向アドレ
スＹムを発生する回路の構成が示されている。前記第６
図で得られた主走査方向ピクセルパルスＶがカウンタク
リに入力されてカウントされる。
ク図でアシ、スクリーンパターンメモリＣ／１）のＸ方
向アドレスＸムを発生させる回路（ホ）とＹ方向アドレ
スＹムを発生する回路の構成が示されている。前記第６
図で得られた主走査方向ピクセルパルスＶがカウンタク
リに入力されてカウントされる。
該カウンタＱ］）のカウント値が（３）式に於けるｙｎ
の値となる。更に副走査マイクロピクセルパルスＷはカ
ラ／り（ハ）でカウントされ、該カウンタ（ハ）の副走
査方向位置（又はピクセル数）を示すｘｎとなって該カ
ウンタ（ハ）から記憶装置（％ａ）（２６ｂ）に入力さ
れる。
の値となる。更に副走査マイクロピクセルパルスＷはカ
ラ／り（ハ）でカウントされ、該カウンタ（ハ）の副走
査方向位置（又はピクセル数）を示すｘｎとなって該カ
ウンタ（ハ）から記憶装置（％ａ）（２６ｂ）に入力さ
れる。
第１の実施例である第６図（Ａ）では記憶装置（２）に
は第（３）式におけるｙｎ・ｊＸが計算して予め記憶さ
れている同じく副走査マイクロピクセルパルスＷはカラ
／り■でカウントされて副走査方向の位置（又はマイク
ロピクセル数）を示すｘｎとなって該カウンタ（ハ）か
ら記憶装置に）に入力される。記憶装置に）には第（３
）式におけるｘｎΔＸが予め記憶されており、加算器■
によって第（３）式におけるＸ方向アドレスＸムがめら
れる。Ｙ方向アドレス発生回路（至）にも第（３）式に
おけるｙｎ・ΔＹとｘｎ・ΔＹを収納した記憶装置に）
及び（２）と両者からの出力を加算する加算器（ロ）と
を備えてＹ方向アドレスを得る様になっている。
は第（３）式におけるｙｎ・ｊＸが計算して予め記憶さ
れている同じく副走査マイクロピクセルパルスＷはカラ
／り■でカウントされて副走査方向の位置（又はマイク
ロピクセル数）を示すｘｎとなって該カウンタ（ハ）か
ら記憶装置に）に入力される。記憶装置に）には第（３
）式におけるｘｎΔＸが予め記憶されており、加算器■
によって第（３）式におけるＸ方向アドレスＸムがめら
れる。Ｙ方向アドレス発生回路（至）にも第（３）式に
おけるｙｎ・ΔＹとｘｎ・ΔＹを収納した記憶装置に）
及び（２）と両者からの出力を加算する加算器（ロ）と
を備えてＹ方向アドレスを得る様になっている。
次に第６図の）においては同図（４）に用いた記憶装置
（２）は加算器に）に置き代えられ、第４式の加算がで
きる様になっている。
（２）は加算器に）に置き代えられ、第４式の加算がで
きる様になっている。
同様に記憶装置（ハ）は記憶装置（２５ａ）（２５ｂ）
と加算器（ホ）に記憶装置に）（２）はそれぞれ記憶装
置（８ｋ）（８２ｂ）、加算器（至）と、及び記憶装置
（ｓ５ａ）（８５ｂ） 、加算器（至）に置き代えられ
る。記憶装置（ハ）働（至）についても同様である。記
憶装置（２２ａ）には前記マトリクス１の第１行目の！
ΔＸ（Ｆ：Ｏ〜Ｊ−１）値に該当するデータが収納され
ておシ、又記憶装置（２カ）には前記マトリクス１の第
１列目のＩＪΔｘ（ｉ：。
と加算器（ホ）に記憶装置に）（２）はそれぞれ記憶装
置（８ｋ）（８２ｂ）、加算器（至）と、及び記憶装置
（ｓ５ａ）（８５ｂ） 、加算器（至）に置き代えられ
る。記憶装置（ハ）働（至）についても同様である。記
憶装置（２２ａ）には前記マトリクス１の第１行目の！
ΔＸ（Ｆ：Ｏ〜Ｊ−１）値に該当するデータが収納され
ておシ、又記憶装置（２カ）には前記マトリクス１の第
１列目のＩＪΔｘ（ｉ：。
〜ｌ−１）に相当するデータが収納されている。
そして、鵠記記憶装置（２２ａ）にはカウンタ０１）か
ら０〜Ｊ−１の値が入力され、また記憶装置（２２ｂ）
にはカウンタＱρから、前記記憶装置（ｍ）への値が５
以上になるごとに（桁上げがあるごとに）カウントアツ
プされる０〜（Ｉ−１）の値が入力される。この様にカ
ウンタｅすから入力される主走査方向の位置を示す値ｙ
ｎに対応してマ） ＩＪクスｌに於けるＦΔＸの値が記
憶装置（ｍ）から、又ＥＪΔＸの値が記憶装置（２イ）
から加算回路翰に入力され、該加算回路（２）では前記
ｙｎ・ΔＸ＝ＢＪΔｘ十ＦΔＸ なる計算を行う。
ら０〜Ｊ−１の値が入力され、また記憶装置（２２ｂ）
にはカウンタＱρから、前記記憶装置（ｍ）への値が５
以上になるごとに（桁上げがあるごとに）カウントアツ
プされる０〜（Ｉ−１）の値が入力される。この様にカ
ウンタｅすから入力される主走査方向の位置を示す値ｙ
ｎに対応してマ） ＩＪクスｌに於けるＦΔＸの値が記
憶装置（ｍ）から、又ＥＪΔＸの値が記憶装置（２イ）
から加算回路翰に入力され、該加算回路（２）では前記
ｙｎ・ΔＸ＝ＢＪΔｘ十ＦΔＸ なる計算を行う。
一方、記憶装置（２５ａ）にはマトリクス１と同等の４
式のｘｎ７ｘに関するマトリクスの第１行目の値（Ｆ７
Δ′Ｘ）が記憶されておシ、又記憶装置（２５ｂ）には
前記マトリクスの第１列目の値（ＢＪΔＸ）が記憶され
ている。そして前記の如くカウンタ（ハ）から入力され
る副走査方向の位置を示す値ｘｎに従つて、該記憶装置
（２５ａ）からはＦΔＸの値が、また記憶装置（２５ｂ
）からはＦｉＪΔＸの値が加算回路−に入力され、該加
算回路（至）でアΔＸ＋ＥＪΔＸ ＝ｘｎＪ Ｘを行う
。
式のｘｎ７ｘに関するマトリクスの第１行目の値（Ｆ７
Δ′Ｘ）が記憶されておシ、又記憶装置（２５ｂ）には
前記マトリクスの第１列目の値（ＢＪΔＸ）が記憶され
ている。そして前記の如くカウンタ（ハ）から入力され
る副走査方向の位置を示す値ｘｎに従つて、該記憶装置
（２５ａ）からはＦΔＸの値が、また記憶装置（２５ｂ
）からはＦｉＪΔＸの値が加算回路−に入力され、該加
算回路（至）でアΔＸ＋ＥＪΔＸ ＝ｘｎＪ Ｘを行う
。
以上の如くしてめられたｙｎ・ΔＸとｘｎ・ΔＸとは加
算回路に）に入力され、該加算回路（ロ）で８式の如く
に加え合わされてＸＡをめることができるわけである。
算回路に）に入力され、該加算回路（ロ）で８式の如く
に加え合わされてＸＡをめることができるわけである。
同様にしてＹ方向スクリーンパターンアドレス発生回路
（至）から１人を得ることができ、該アドレスＸＡ１Ｙ
ムは網点発生器（７）のスクリーンパターンメモリ（ハ
）に供給される。スフリーフパターンメモリ１７１）か
ら読出されたパターンデータ］）Ｐは第１図で説明した
如く比較回路（６）に入力されて画像信号８Ｆと比較さ
れ（６）からビーム制御信号ＣＢが出力される様になっ
ている。パルスＶｃはカウンタＱυのクリアを行い、パ
ルスＷｃはカウンタ（ハ）のクリアを行う。
（至）から１人を得ることができ、該アドレスＸＡ１Ｙ
ムは網点発生器（７）のスクリーンパターンメモリ（ハ
）に供給される。スフリーフパターンメモリ１７１）か
ら読出されたパターンデータ］）Ｐは第１図で説明した
如く比較回路（６）に入力されて画像信号８Ｆと比較さ
れ（６）からビーム制御信号ＣＢが出力される様になっ
ている。パルスＶｃはカウンタＱυのクリアを行い、パ
ルスＷｃはカウンタ（ハ）のクリアを行う。
第６図の実施例に具体的数値を入れて説明する。
記憶装置（２２ａＸ２２ｂＸ２５ａＸ２５ｂＸ８２ａＸ
８２ｂＸ８５ａＸ８５ｂ）の記憶容量をそれぞれ６１２
ワード（ｌワード９ビツト）とする。カウンタ＊ｅｎｏ
アドレスは１８ビツトであυ５１２Ｘ５１２＝２６２１
４４からｌピクセルｌＯμとすれば２．６２ｍの長さ２
．６２ｍＸ２．６２ｍの正方形の面積の位置指定ができ
る。
８２ｂＸ８５ａＸ８５ｂ）の記憶容量をそれぞれ６１２
ワード（ｌワード９ビツト）とする。カウンタ＊ｅｎｏ
アドレスは１８ビツトであυ５１２Ｘ５１２＝２６２１
４４からｌピクセルｌＯμとすれば２．６２ｍの長さ２
．６２ｍＸ２．６２ｍの正方形の面積の位置指定ができ
る。
次に、第（２）式においてＰ＝１０μ、８＝２５４μ（
１０ｏ Ａｉ／１ｎｃｈの網点相当）、ｍ＝２５６、θ
＝１５とすると、第８式から ΔＸ；−ΔＹ ＝二卦Ｖ態旦虹５ｉｎ１５ ２６４μ ＝−２，６０８５６９９・・・・・・ （５）ｊｘ匈Ｙ ＝９．７８５８１５４・・・・・・ （６）第（４）式
（昇揚）において、記憶装置（ｇ２ａＸ２２ｂＸ２５ａ
）（２５ｂ）の入力出力は各々ＩＩＪ、Ｆ、ＦＩＪ、Ｆ
、Ｆム。
１０ｏ Ａｉ／１ｎｃｈの網点相当）、ｍ＝２５６、θ
＝１５とすると、第８式から ΔＸ；−ΔＹ ＝二卦Ｖ態旦虹５ｉｎ１５ ２６４μ ＝−２，６０８５６９９・・・・・・ （５）ｊｘ匈Ｙ ＝９．７８５８１５４・・・・・・ （６）第（４）式
（昇揚）において、記憶装置（ｇ２ａＸ２２ｂＸ２５ａ
）（２５ｂ）の入力出力は各々ＩＩＪ、Ｆ、ＦＩＪ、Ｆ
、Ｆム。
ＥＪΔＸ、ＦΔＸ、ＢＪΔＸに相当している。
原点（第５図における直線へＢとＯＤの交点）、から主
走査方向１６ＣＩＩｔ１副走査方向１ＯｃｌＩのメモリ
パターンのアドレスＸＡは、第８式を用いて計算すると
、 Δｘ、ｊｘは第５式、第６式に示されていて代入すると Ｘム＝−８９１２８，５４８・・・・・・９７８５３．
１５４＝５８２２４６・・・・・・ ＸＡが２５６進数であるので Ｘム＝１１２．６であることがわかる。
走査方向１６ＣＩＩｔ１副走査方向１ＯｃｌＩのメモリ
パターンのアドレスＸＡは、第８式を用いて計算すると
、 Δｘ、ｊｘは第５式、第６式に示されていて代入すると Ｘム＝−８９１２８，５４８・・・・・・９７８５３．
１５４＝５８２２４６・・・・・・ ＸＡが２５６進数であるので Ｘム＝１１２．６であることがわかる。
−力筒６図Ｂの実施例においてＸＡの値がいくらとまる
かを次に検討してみる。カウンタ６Ｄの出５３ 力はＴ１７＝１５０００＝５１２Ｘ２９＋１５２であシ
、第４式におけるＦ＝１６２、Ｅ＝２９に相当する。
かを次に検討してみる。カウンタ６Ｄの出５３ 力はＴ１７＝１５０００＝５１２Ｘ２９＋１５２であシ
、第４式におけるＦ＝１６２、Ｅ＝２９に相当する。
記憶装置（２ｋ）のアドレス１５２には１５２・Δｘ＝
１５２ ｘ （−２，６０８５６９９・・・・・・）
＝−８９６，５０２６２・・・・・・ ２５６進数であるので １５２・ΔＸ ＝ １１５．４９７８・・１・・・ＩＷ
９ビットであるから１１５．５が記憶されている。（注
：２５６進数を５１２段階で表わすため、小数点以下１
桁目が０又は５の何れかとなる。）同様にして記憶装置
（２２ｂ）のナトレス（２）には５１２Ｘ２９Δｘ ＝
−８８７８２，０４５・・・・・・２５６進数であるか
ら ５１２Ｘ２９ΔＸ＝１７９．９５５・・・・・・である
から１８０．０が記憶されている。同様にカウンタ（ハ
）の出力は であり、第４式におけるＦ＝２７２、Ｉ＝１９に相当す
る。
１５２ ｘ （−２，６０８５６９９・・・・・・）
＝−８９６，５０２６２・・・・・・ ２５６進数であるので １５２・ΔＸ ＝ １１５．４９７８・・１・・・ＩＷ
９ビットであるから１１５．５が記憶されている。（注
：２５６進数を５１２段階で表わすため、小数点以下１
桁目が０又は５の何れかとなる。）同様にして記憶装置
（２２ｂ）のナトレス（２）には５１２Ｘ２９Δｘ ＝
−８８７８２，０４５・・・・・・２５６進数であるか
ら ５１２Ｘ２９ΔＸ＝１７９．９５５・・・・・・である
から１８０．０が記憶されている。同様にカウンタ（ハ
）の出力は であり、第４式におけるＦ＝２７２、Ｉ＝１９に相当す
る。
記憶装置（２５ａ）のアドレス２７２Ｋｔｉ２７２・Ｚ
ｘ ＝ ２７２ Ｘ ９．７８５８１５４・・・・・・
＝２６４８．００５７・・・・・・ ２．５６進数であるので ＝８８．００５７ であるから８８．０が記憶され、記憶装置（２５ｂ）の
アドレスαのには ５１２Ｘ１９・ΔＸ＝５１２Ｘ１９Ｘ９．７８５８１５
４・・・＝９４７０５．１４６ ２５６進数であるので ＝２４１．１４６ であるから２４１．０が記憶される。
ｘ ＝ ２７２ Ｘ ９．７８５８１５４・・・・・・
＝２６４８．００５７・・・・・・ ２．５６進数であるので ＝８８．００５７ であるから８８．０が記憶され、記憶装置（２５ｂ）の
アドレスαのには ５１２Ｘ１９・ΔＸ＝５１２Ｘ１９Ｘ９．７８５８１５
４・・・＝９４７０５．１４６ ２５６進数であるので ＝２４１．１４６ であるから２４１．０が記憶される。
加算回路（２）において
ｙｎΔＸ＝ＥＪΔＸ＋ＦΔＸ
＝１８０．０＋１１５．５
＝２９５．５
２５６進数であるから
＝８９．５
加算回路に）において
ｘｎΔＸ＝ＥΔＸ＋Ｆ’ΔＸ
＝２４１．０＋８８．０
＝８２９．０
２５６進数であるから
＝７３．０
加算回路■において
Ｘム＝ ’Ｊ ｎｊ Ｘ −）−ｙ、ｎΔＸ＝８９．５
＋７３．０ ＝１１２．５ となる。
＋７３．０ ＝１１２．５ となる。
網点発生器（７）へはＸムアドレスとして１１２が入力
されることになる。網点発生器（７）のＸＡアドレスを
２５６進数８ピツ）Ｋとったのに対して加算回路は９ビ
ツトとして計算しているので誤差が少なくなっている。
されることになる。網点発生器（７）のＸＡアドレスを
２５６進数８ピツ）Ｋとったのに対して加算回路は９ビ
ツトとして計算しているので誤差が少なくなっている。
もちろん、これらのビット数は実用上の精度要求とコス
トとのバランスを考えて最適になるよう選択すればよい
。
トとのバランスを考えて最適になるよう選択すればよい
。
前記第６図の）の実施例に於ては更に第７図の如く記憶
装置（２２ａ）（２２ｂＸ２５ａ）（ＪｂＸａｋＸ８２
ｂ）（８５ａ）（ｓｓｂ）にＹ、Ｍ、Ｏ，に版に対する
ｙｎ”ΔＸ、 ｘｎｏＪＸ（ｙｎ・Δｙ、 ｘｎ・ΔＹ
）を記憶させる様にしておき版切換制御信号Ｏ８（例え
ば２ビツト）で切換制御を行う様に構成すると例えば回
転走査方向に複数波を記録できる機種において、必要に
応じて瞬時に切換えを行なって露光しようとする色版の
網点データを読出すことができる。
装置（２２ａ）（２２ｂＸ２５ａ）（ＪｂＸａｋＸ８２
ｂ）（８５ａ）（ｓｓｂ）にＹ、Ｍ、Ｏ，に版に対する
ｙｎ”ΔＸ、 ｘｎｏＪＸ（ｙｎ・Δｙ、 ｘｎ・ΔＹ
）を記憶させる様にしておき版切換制御信号Ｏ８（例え
ば２ビツト）で切換制御を行う様に構成すると例えば回
転走査方向に複数波を記録できる機種において、必要に
応じて瞬時に切換えを行なって露光しようとする色版の
網点データを読出すことができる。
上記第６図は副走査方向に１ビクセルずつ露光する場合
の実施例であるが副走査方向に複数ビクセルずつ同時に
並列光束によ如露光する場合には第８図に示す如くの構
成を用いる。副走査方向に同時露光されるピクセル数を
２として以下の説明をする。メモリ装置（＝ｘ＝ｘｓｍ
ｘａゐ）に２刀ｉｘ、Ｚｘ−“なる値を収納しておくと
、前述第６図で説明したと同様に各回路が作動し、加算
器閉動かｙｎ・ΔＹ＋ＺｘｎΔＹを得ることができる。
の実施例であるが副走査方向に複数ビクセルずつ同時に
並列光束によ如露光する場合には第８図に示す如くの構
成を用いる。副走査方向に同時露光されるピクセル数を
２として以下の説明をする。メモリ装置（＝ｘ＝ｘｓｍ
ｘａゐ）に２刀ｉｘ、Ｚｘ−“なる値を収納しておくと
、前述第６図で説明したと同様に各回路が作動し、加算
器閉動かｙｎ・ΔＹ＋ＺｘｎΔＹを得ることができる。
スクリーンパターンメモリ７１−１には上記出力が直接
に該メモリのアドレスとして入力される。他のスクリー
ンパターンメモリ７１−２・・・７１−ＺにＶｉレジス
タ４１−１・４ｌ−（Ｚ−１）、４２−１ ・・・４２
−（Ｚ−１）及び加算器４８−１・・・４８−（ｚ−１
）、４４−１・・・４４−（Ｚ−１）を用いて以下の如
くに算出されたアドレスが入力される。
に該メモリのアドレスとして入力される。他のスクリー
ンパターンメモリ７１−２・・・７１−ＺにＶｉレジス
タ４１−１・４ｌ−（Ｚ−１）、４２−１ ・・・４２
−（Ｚ−１）及び加算器４８−１・・・４８−（ｚ−１
）、４４−１・・・４４−（Ｚ−１）を用いて以下の如
くに算出されたアドレスが入力される。
すなわちレジスタ４１−１・・・４ｌ−（Ｚ−１）には
それぞれΔＸＩ・・・（Ｚｌ−１）Δｘｆ！！：、また
レジメタ４２−１・４２−（Ｚ−１）Ｋ：はｊｙ・（ｚ
−ｔ）（Ｚ−１）ΔＹを得ることができる様になってい
るのである。
それぞれΔＸＩ・・・（Ｚｌ−１）Δｘｆ！！：、また
レジメタ４２−１・４２−（Ｚ−１）Ｋ：はｊｙ・（ｚ
−ｔ）（Ｚ−１）ΔＹを得ることができる様になってい
るのである。
以上説明した如くこの発明はスクリーン角度の変更にと
もなうアドレス変換式を演算するに際して予め必要な値
をメモリに収納することによって加算のみで上記演算を
行い得る様になっているので演算に要する回路を極めて
簡単にすることができるのである。
もなうアドレス変換式を演算するに際して予め必要な値
をメモリに収納することによって加算のみで上記演算を
行い得る様になっているので演算に要する回路を極めて
簡単にすることができるのである。
また上記値は周期性を有しているので桁上げを無視する
ことによってメモリ容量を低減させることができる。
ことによってメモリ容量を低減させることができる。
更に上記値は等差数数であるのでマトリクスに並べた場
合の最初の行と最初の列をのみメモリに記憶させておき
他の値は上記記憶させた値をもとに和算によってめるヒ
とができるのでメモリ容量電極めて少なくなる利点があ
る。
合の最初の行と最初の列をのみメモリに記憶させておき
他の値は上記記憶させた値をもとに和算によってめるヒ
とができるのでメモリ容量電極めて少なくなる利点があ
る。
第１図は画像走査記録装置の概要図、第２図は網点パタ
ーンの１例を示す図、第８図は感光材フィルムと網点ス
クリーンの関係を示す図、第４図は、この発明を用いて
算出されたスクリーンパターンメモリの例、第５図はこ
の発明の方法の実施例図、第６図はこの発明の方法を実
施する他の回路図、第７図はＹ％Ｍ％Ｃ％に版に対応す
るデータを取シ出すメモリ装置を示す図、第８図は複数
ピクセル同時露光の場合の実施例回路図でおる。 （６）・・・比較器、 （７）・・・網点発生器、翰（
至）・・・アドレス発生回路、＠（ハ）・・・カウンタ
。 翰（ハ）＠（至）・・・記憶装置、 翰（ホ）＠伸（至）（２）・・・加算回路、の）・・・
スクリーンパターンメモリ。 第１ｒ１！Ｊ 第２図（Ａ） 第 ２ 図（Ｂ） 第３図 第４図 一一 一ど− ／１ ｈ」 第５図 １
ーンの１例を示す図、第８図は感光材フィルムと網点ス
クリーンの関係を示す図、第４図は、この発明を用いて
算出されたスクリーンパターンメモリの例、第５図はこ
の発明の方法の実施例図、第６図はこの発明の方法を実
施する他の回路図、第７図はＹ％Ｍ％Ｃ％に版に対応す
るデータを取シ出すメモリ装置を示す図、第８図は複数
ピクセル同時露光の場合の実施例回路図でおる。 （６）・・・比較器、 （７）・・・網点発生器、翰（
至）・・・アドレス発生回路、＠（ハ）・・・カウンタ
。 翰（ハ）＠（至）・・・記憶装置、 翰（ホ）＠伸（至）（２）・・・加算回路、の）・・・
スクリーンパターンメモリ。 第１ｒ１！Ｊ 第２図（Ａ） 第 ２ 図（Ｂ） 第３図 第４図 一一 一ど− ／１ ｈ」 第５図 １
Claims (1)
- 【特許請求の範囲】 （１） 画像走査記録装置のスクリーンパターンメモリ
から網点信号を取出すときに必要な該スクリーンパター
ンメモリのアドレス発生方法をスクリーン角度に応じて
算出する式 ％式％ の右辺の各項の主走亘方向および副走査方向の位置に対
応する値をルックアップテーブルメモリに収納しておき
、主走査および副走査位置をカウントする手段からの情
報に応じて、上記ルックアップテーブルメモリから対応
する値゛を取出して加算して網点発生器のアドレスとす
ることを特徴とする網点発生器のアドレス発生方九（２
）前記右辺各項の値がｍ進数であることに鑑みて、ｙｎ
”ΔＸ”ｒｌ、Ｘｎ・Δｘ＝ｒ２＋ Ｙｎ ”ΔＹ＝”
Ｂ ｙｘｎ 番ΔＹ−４” ４ とするとき ０≦ｒ１ ＃ ｒＢ ＋ ｒｇ ｔ ｒ４ ＜ｍなるｒ
ｌ ＃ ｒＢ ＊ ｒＢ 、 ｒａの値を主走査方向位
置ｙｎ１副走査方向位置ｘｎＯ値に応じて記憶装置に収
納した特許請求の範囲第１項に記載の網点発生器のアド
レス発生方法。 （３） 前記右辺各項の値ｒ＠ ｅ ｒＢ ｔ ｒ５１
＃ ｒ４が等差級数であることに鑑みて、該値を１行
Ｊ列のマトリクスに並べた場合の第１行目と第１列目の
みを記憶装置に収納しておき、Ｅ行Ｆ列（Ｅ。 Ｆは０≦Ｐｉ（Ｉ−１，０≦Ｆ＜Ｊ−１なる整数）のｒ
ｌの値は ｒ、Ｌ１＋ｒ１２ なる加算でめる特許請求の範囲第１項及び第２項に記載
の網点発生器のアドレス発生方法。 （４）前記ｒｉｌ ｔ ｒｉｌｌの値がｍ進数であるこ
とに鑑みて ０≦ｒ１□、 ｒ ｉ２＜ ｍ なる値を記憶装置に収納した特許請求の範囲第８項の網
点発生器のアドレス発生方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59023705A JPS60165873A (ja) | 1984-02-09 | 1984-02-09 | 網点発生器のアドレス発生方法 |
| DE19853503400 DE3503400A1 (de) | 1984-02-09 | 1985-02-01 | Verfahren und vorrichtung zur erzeugung von halbtonpunkten |
| US06/698,522 US4692879A (en) | 1984-02-09 | 1985-02-05 | Method of and apparatus for forming the address signals of a screen memory of a half tone dot generator |
| GB08503431A GB2155728B (en) | 1984-02-09 | 1985-02-11 | Halftone dot generation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59023705A JPS60165873A (ja) | 1984-02-09 | 1984-02-09 | 網点発生器のアドレス発生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60165873A true JPS60165873A (ja) | 1985-08-29 |
| JPH0144066B2 JPH0144066B2 (ja) | 1989-09-25 |
Family
ID=12117774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59023705A Granted JPS60165873A (ja) | 1984-02-09 | 1984-02-09 | 網点発生器のアドレス発生方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4692879A (ja) |
| JP (1) | JPS60165873A (ja) |
| DE (1) | DE3503400A1 (ja) |
| GB (1) | GB2155728B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203482A (ja) * | 1986-03-03 | 1987-09-08 | Matsushita Electric Ind Co Ltd | 画像信号処理装置 |
| JPS6444681A (en) * | 1987-08-12 | 1989-02-17 | Fuji Photo Film Co Ltd | Dot screen forming method |
| JPH01228848A (ja) * | 1988-03-10 | 1989-09-12 | Canon Inc | 画像形成装置 |
| US6864996B1 (en) | 1999-08-23 | 2005-03-08 | Seiko Epson Corporation | Image processor and image processing method, and printer system equipped with image processor |
| EP2101482A1 (en) | 2008-03-12 | 2009-09-16 | Dainippon Screen Mfg. Co., Ltd. | Threshold matrix generation method, halftone image generation method, and halftone image generating apparatus |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903147A (en) * | 1987-07-08 | 1990-02-20 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for processing an image |
| US4918622A (en) * | 1988-11-16 | 1990-04-17 | Eastman Kodak Company | Electronic graphic arts screener |
| US4977458A (en) * | 1988-11-16 | 1990-12-11 | Eastman Kodak Company | Apparatus for addressing a font to suppress Moire patterns occurring thereby and a method for use therein |
| US4916545A (en) * | 1988-11-16 | 1990-04-10 | Eastman Kodak Company | Electronic graphic arts screener that suppresses Moire patterns using pseudo-random font selection |
| US5274473A (en) * | 1989-08-04 | 1993-12-28 | Intergraph Corporation | Rapid variable angle digital screening |
| DE69120590T2 (de) * | 1990-04-25 | 1997-02-13 | Bayer Ag | Rasterfrequenzmultiplikationsverfahren in einem elektronischen Rasterungsprozess |
| US5140431A (en) * | 1990-12-31 | 1992-08-18 | E. I. Du Pont De Nemours And Company | Digital electronic system for halftone printing |
| JP2618107B2 (ja) * | 1991-03-12 | 1997-06-11 | 三田工業株式会社 | マトリクスアドレス生成装置およびそのアドレス生成装置を含む多値化階調処理装置 |
| US5303334A (en) * | 1992-03-05 | 1994-04-12 | Adobe Systems Incorporated | System for generating a rasterized graphic image |
| US5452403A (en) * | 1992-12-23 | 1995-09-19 | Eastman Kodak Company | Process for selecting output levels for multi-level halftone in the presence of an unstable display device |
| US5537223A (en) * | 1994-06-02 | 1996-07-16 | Xerox Corporation | Rotating non-rotationally symmetrical halftone dots for encoding embedded data in a hyperacuity printer |
| US5689623A (en) * | 1995-03-27 | 1997-11-18 | Optronics International Corporation | Spread spectrum digital screening |
| US5781308A (en) * | 1996-03-04 | 1998-07-14 | Hewlett-Packard Company | High speed system for threshold matrix alignment and tiling, during creation of a binary half-tone image |
| US5771105A (en) * | 1996-03-04 | 1998-06-23 | Hewlett-Packard Company | High speed system for grey level image scaling, threshold matrix alignment and tiling, and creation of a binary half-tone image |
| US6430672B1 (en) * | 2000-07-17 | 2002-08-06 | International Business Machines Corporation | Method for performing address mapping using two lookup tables |
| WO2012011827A1 (en) | 2010-07-22 | 2012-01-26 | Yeo Jovita K | Electricity meter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4185304A (en) * | 1977-07-07 | 1980-01-22 | Xerox Corporation | Electronic halftone screening |
| US4456924A (en) * | 1980-04-14 | 1984-06-26 | Scitex Corporation Ltd. | Screened image reproduction |
| US4350996A (en) * | 1980-04-14 | 1982-09-21 | Scitex Corporation Ltd. | Screened image reproduction |
| JPS57171337A (en) * | 1981-04-14 | 1982-10-21 | Dainippon Screen Mfg Co Ltd | Production of halftone plate picture |
| US4413286A (en) * | 1981-08-24 | 1983-11-01 | Optronics International, Inc. | Method and apparatus involving digital screen generation |
-
1984
- 1984-02-09 JP JP59023705A patent/JPS60165873A/ja active Granted
-
1985
- 1985-02-01 DE DE19853503400 patent/DE3503400A1/de active Granted
- 1985-02-05 US US06/698,522 patent/US4692879A/en not_active Expired - Fee Related
- 1985-02-11 GB GB08503431A patent/GB2155728B/en not_active Expired
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203482A (ja) * | 1986-03-03 | 1987-09-08 | Matsushita Electric Ind Co Ltd | 画像信号処理装置 |
| JPS6444681A (en) * | 1987-08-12 | 1989-02-17 | Fuji Photo Film Co Ltd | Dot screen forming method |
| JPH01228848A (ja) * | 1988-03-10 | 1989-09-12 | Canon Inc | 画像形成装置 |
| US6864996B1 (en) | 1999-08-23 | 2005-03-08 | Seiko Epson Corporation | Image processor and image processing method, and printer system equipped with image processor |
| EP2101482A1 (en) | 2008-03-12 | 2009-09-16 | Dainippon Screen Mfg. Co., Ltd. | Threshold matrix generation method, halftone image generation method, and halftone image generating apparatus |
| US8169666B2 (en) | 2008-03-12 | 2012-05-01 | Dainippon Screen Mfg. Co., Ltd. | Threshold matrix generation method, halftone image generation method, and halftone image generating apparatus |
| EP2469835A1 (en) | 2008-03-12 | 2012-06-27 | Dainippon Screen Mfg., Co., Ltd. | Threshold matrix generation method |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3503400C2 (ja) | 1993-01-14 |
| GB8503431D0 (en) | 1985-03-13 |
| GB2155728A (en) | 1985-09-25 |
| US4692879A (en) | 1987-09-08 |
| GB2155728B (en) | 1987-07-15 |
| JPH0144066B2 (ja) | 1989-09-25 |
| DE3503400A1 (de) | 1985-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60165873A (ja) | 網点発生器のアドレス発生方法 | |
| US4819193A (en) | Gradation processing method for color images | |
| GB2117942A (en) | A method for composing addresses of a memory | |
| JPH0662312A (ja) | ビデオ・イメージ・マッピング装置 | |
| US4413286A (en) | Method and apparatus involving digital screen generation | |
| EP0832466A1 (en) | Computer-generated autostereography method and apparatus | |
| JPH077617A (ja) | 色値処理方法および処理装置 | |
| EP0696866B1 (en) | Image processing apparatus | |
| US4700232A (en) | Interpolator for television special effects system | |
| CA1082109A (en) | Method for digital color correction in color picture recording systems | |
| EP0191200B1 (en) | Image processing device for the real-time processing and recognition of two-dimensional images, and image processing system including at least two series-connected image processing devices of this kind | |
| WO1996035290A1 (en) | Multiple density level stochastic screening system and method | |
| GB2099656A (en) | Improvements in or relating to display apparatuses and facsimile to video converters | |
| JP4156194B2 (ja) | 第１の解像度のラスタのデジタルデータを第２の解像度のデジタルデータに変換する方法 | |
| JPH04189093A (ja) | 動き補償装置 | |
| JPS6022867A (ja) | 画像走査複製装置 | |
| US5373376A (en) | Method for processing color values for reproduction scale modification and shapness correction in reproduction of color originals | |
| JP2641393B2 (ja) | デジタルハーフトーンスクリーン生成方法および装置 | |
| US5223922A (en) | Color picture image reading device with color correction function | |
| JP3092579B2 (ja) | 画像データ回転処理方法及び画像データ回転処理装置 | |
| JPS59141874A (ja) | カラ−網点画像符号化装置 | |
| JP2697312B2 (ja) | Ｘ−Ｙ／ｒ−θ変換回路 | |
| SU1117575A1 (ru) | Способ получени репродукций оригиналов в процессе преобразований,св занных с изменением масштаба и линиатуры | |
| JPS6096960A (ja) | 多色網点画像作成装置 | |
| JPH03154175A (ja) | 画像記憶装置 |