JP3063345B2 - 飽和防止回路 - Google Patents
飽和防止回路Info
- Publication number
- JP3063345B2 JP3063345B2 JP4001798A JP179892A JP3063345B2 JP 3063345 B2 JP3063345 B2 JP 3063345B2 JP 4001798 A JP4001798 A JP 4001798A JP 179892 A JP179892 A JP 179892A JP 3063345 B2 JP3063345 B2 JP 3063345B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- amplifier
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に外付けされ
るトランジスタの飽和を防止する飽和防止回路に関す
る。
るトランジスタの飽和を防止する飽和防止回路に関す
る。
【０００２】
【従来の技術】一般的に、大電流を出力する定電流出力
増幅回路においては、出力段のドライブ用トランジスタ
の集積化が困難であるため、出力段トランジスタとして
外付けのトランジスタを使用し、このトランジスタを駆
動する回路を半導体集積回路基板に集積化することが多
い。また、定電流出力増幅回路においては、負荷の状態
によって出力段トランジスタが飽和してしまうことが考
えられるが、トランジスタが飽和するとスイッチングス
ピードが遅くなる等の不都合を生じるため、トランジス
タの飽和を防止する飽和防止回路が設けられている。
増幅回路においては、出力段のドライブ用トランジスタ
の集積化が困難であるため、出力段トランジスタとして
外付けのトランジスタを使用し、このトランジスタを駆
動する回路を半導体集積回路基板に集積化することが多
い。また、定電流出力増幅回路においては、負荷の状態
によって出力段トランジスタが飽和してしまうことが考
えられるが、トランジスタが飽和するとスイッチングス
ピードが遅くなる等の不都合を生じるため、トランジス
タの飽和を防止する飽和防止回路が設けられている。
【０００３】図４は、従来の飽和防止回路を示す回路図
である。なお、符号Ｇ，Ｈ，Ｉ，Ｊ，Ｌはいずれも半導
体集積回路に設けられた外部端子であり、端子Ｇには電
源電圧ＶCCが与えられ、端子Ｊは接地に接続される。ま
た、増幅器Ａ及び基準電圧回路Ｄは同一の半導体集積回
路基板に形成されている。
である。なお、符号Ｇ，Ｈ，Ｉ，Ｊ，Ｌはいずれも半導
体集積回路に設けられた外部端子であり、端子Ｇには電
源電圧ＶCCが与えられ、端子Ｊは接地に接続される。ま
た、増幅器Ａ及び基準電圧回路Ｄは同一の半導体集積回
路基板に形成されている。
【０００４】増幅器Ａの非反転入力端（＋）には基準電
圧回路Ｄから基準電圧Ｖref が与えられるようになって
いる。また、増幅器Ａの反転入力端（−）は外部端子Ｈ
に接続され、出力端は外部端子Ｉに接続されている。更
に、増幅器Ａの飽和防止用信号入力端は、外部端子Ｌに
接続されている。
圧回路Ｄから基準電圧Ｖref が与えられるようになって
いる。また、増幅器Ａの反転入力端（−）は外部端子Ｈ
に接続され、出力端は外部端子Ｉに接続されている。更
に、増幅器Ａの飽和防止用信号入力端は、外部端子Ｌに
接続されている。
【０００５】ＰＮＰトランジスタＱ1 は集積回路の外部
に外付けされた出力段トランジスタであり、そのエミッ
タは集積回路の外部端子Ｈに接続されている。この外部
端子Ｈと電源との間には抵抗Ｒ1 が接続されている。ま
た、トランジスタＱ1 のベースと外部端子Ｉとの間には
抵抗Ｒ3 が接続されている。更に、トランジスタＱ1の
コレクタには負荷である抵抗Ｒ2 が接続され、このコレ
クタと外部端子Ｌとの間にはダイオードＤ1 が接続され
ている。
に外付けされた出力段トランジスタであり、そのエミッ
タは集積回路の外部端子Ｈに接続されている。この外部
端子Ｈと電源との間には抵抗Ｒ1 が接続されている。ま
た、トランジスタＱ1 のベースと外部端子Ｉとの間には
抵抗Ｒ3 が接続されている。更に、トランジスタＱ1の
コレクタには負荷である抵抗Ｒ2 が接続され、このコレ
クタと外部端子Ｌとの間にはダイオードＤ1 が接続され
ている。
【０００６】増幅器Ａは、例えば図５に示すように、差
動増幅回路Ｍと、ＰＮＰトランジスタＱ3 ，Ｑ4 と、抵
抗Ｒ5 と、ダイオードＤ2 と、定電流源Ｉ1 とにより構
成されている。即ち、差動増幅回路Ｍは、その非反転入
力端及び反転入力端が夫々外部端子Ｈ及び基準電圧回路
Ｄに接続され、出力端がトランジスタＱ4 のベースに接
続されている。このトランジスタＱ4 のコレクタは接地
されており、エミッタはトランジスタＱ3 のベース及び
抵抗Ｒ5 の一端に接続されている。この抵抗Ｒ5 の他端
及びトランジスタＱ3 のエミッタはいずれも電源に接続
されている。また、トランジスタＱ3 のコレクタは外部
端子Ｉに接続されていると共にダイオードＤ2 のアノー
ドに接続されている。このダイオードＤ2 のカソードは
外部端子Ｌに接続されている。更に、このダイオードＤ
2 のカソードと接地との間には定電流源Ｉ1 が接続され
ている。
動増幅回路Ｍと、ＰＮＰトランジスタＱ3 ，Ｑ4 と、抵
抗Ｒ5 と、ダイオードＤ2 と、定電流源Ｉ1 とにより構
成されている。即ち、差動増幅回路Ｍは、その非反転入
力端及び反転入力端が夫々外部端子Ｈ及び基準電圧回路
Ｄに接続され、出力端がトランジスタＱ4 のベースに接
続されている。このトランジスタＱ4 のコレクタは接地
されており、エミッタはトランジスタＱ3 のベース及び
抵抗Ｒ5 の一端に接続されている。この抵抗Ｒ5 の他端
及びトランジスタＱ3 のエミッタはいずれも電源に接続
されている。また、トランジスタＱ3 のコレクタは外部
端子Ｉに接続されていると共にダイオードＤ2 のアノー
ドに接続されている。このダイオードＤ2 のカソードは
外部端子Ｌに接続されている。更に、このダイオードＤ
2 のカソードと接地との間には定電流源Ｉ1 が接続され
ている。
【０００７】次に、このように構成された従来の飽和防
止回路の動作について説明する。
止回路の動作について説明する。
【０００８】トランジスタＱ1 が飽和していない状態に
おいては、増幅器Ａは基準電圧回路Ｄから与えられる基
準電圧Ｖref と外部端子Ｈに与えられる電圧とを比較
し、その結果に基づいてトランジスタＱ1 のベース電圧
を制御する。つまり、増幅器Ａは、トランジスタＱ1 に
（ＶCC−Ｖref ）／Ｒ1 なる一定電流が流れるように、
トランジスタＱ1 のベース電圧を制御する。
おいては、増幅器Ａは基準電圧回路Ｄから与えられる基
準電圧Ｖref と外部端子Ｈに与えられる電圧とを比較
し、その結果に基づいてトランジスタＱ1 のベース電圧
を制御する。つまり、増幅器Ａは、トランジスタＱ1 に
（ＶCC−Ｖref ）／Ｒ1 なる一定電流が流れるように、
トランジスタＱ1 のベース電圧を制御する。
【０００９】ここで、負荷である抵抗２の状態によって
出力段トランジスタが飽和する例として、ダイオードＤ
１、抵抗Ｒ２及びトランジスタＱ１の相互接続点Ｍに外
部より電流Ｉ0が与えられ、接続点Ｍの電位が上昇する
場合を考える。ここで、Ｖ H を接続点Ｈの電位、Ｖ CEQ1
をトランジスタＱ１のコレクタ−エミッタ間電圧とす
る。仮に、ダイオードＤ１がないと、接続点Ｍの電位Ｖ
M は上昇し、これがＶ H −Ｖ CEQ1 の電位を超えると、トラ
ンジスタＱ１が飽和してしまい、それまで抵抗Ｒ２に供
給していた一定電流が供給できなくなる。次に、第４図
及び第５図の場合、接続点Ｍに外部から電流Ｉ0 が供給
されると、Ｖ M は上昇し、ダイオードＤ１が導通状態に
なる。このため、接続点Ｍの電位ＶMは、端子Ｌにおけ
る電位をＶL、ダイオードＤ１の順方向電圧をＶD1とす
ると、ＶM＝ＶL＋ＶD1となる。
出力段トランジスタが飽和する例として、ダイオードＤ
１、抵抗Ｒ２及びトランジスタＱ１の相互接続点Ｍに外
部より電流Ｉ0が与えられ、接続点Ｍの電位が上昇する
場合を考える。ここで、Ｖ H を接続点Ｈの電位、Ｖ CEQ1
をトランジスタＱ１のコレクタ−エミッタ間電圧とす
る。仮に、ダイオードＤ１がないと、接続点Ｍの電位Ｖ
M は上昇し、これがＶ H −Ｖ CEQ1 の電位を超えると、トラ
ンジスタＱ１が飽和してしまい、それまで抵抗Ｒ２に供
給していた一定電流が供給できなくなる。次に、第４図
及び第５図の場合、接続点Ｍに外部から電流Ｉ0 が供給
されると、Ｖ M は上昇し、ダイオードＤ１が導通状態に
なる。このため、接続点Ｍの電位ＶMは、端子Ｌにおけ
る電位をＶL、ダイオードＤ１の順方向電圧をＶD1とす
ると、ＶM＝ＶL＋ＶD1となる。
【００１０】ところで、端子Ｌの電位ＶL は、端子Ｉの
電位をＶI 、ダイオードＤ2 の順方向電圧をＶD2とする
と、ＶL ＝ＶI −ＶD2である。ダイオードＤ1 ，Ｄ2 の
順方向電圧が略等しい（ＶD1≒ＶD2）とすると、接続点
Ｍの電位ＶM と端子Ｉにおける電位ＶI とは略等しくな
る。これにより、トランジスタＱ1 のコレクタ電位がベ
ース電位以上に上昇することを回避できて、トランジス
タＱ1 の飽和を防止することができる。
電位をＶI 、ダイオードＤ2 の順方向電圧をＶD2とする
と、ＶL ＝ＶI −ＶD2である。ダイオードＤ1 ，Ｄ2 の
順方向電圧が略等しい（ＶD1≒ＶD2）とすると、接続点
Ｍの電位ＶM と端子Ｉにおける電位ＶI とは略等しくな
る。これにより、トランジスタＱ1 のコレクタ電位がベ
ース電位以上に上昇することを回避できて、トランジス
タＱ1 の飽和を防止することができる。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た従来の飽和防止回路においては、トランジスタＱ1 の
コレクタ電位を検出するために外部端子Ｌが必要である
ため、集積回路の外部端子数が多くなり、半導体集積回
路の小型化が阻害される等の問題点がある。
た従来の飽和防止回路においては、トランジスタＱ1 の
コレクタ電位を検出するために外部端子Ｌが必要である
ため、集積回路の外部端子数が多くなり、半導体集積回
路の小型化が阻害される等の問題点がある。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、外部端子の数を削減することができる飽和
防止回路を提供することを目的とする。
のであって、外部端子の数を削減することができる飽和
防止回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係る飽和防止回
路は、コレクタに負荷が接続される外付けトランジスタ
と、前記トランジスタのエミッタと電源電圧との間に接
続された第１の抵抗と、反転入力端が前記トランジスタ
のエミッタに接続され、非反転入力端に第１の基準電圧
が与えられる増幅器と、前記増幅器の出力端と前記トラ
ンジスタのベースとの間に接続された第２の抵抗と、前
記第２の抵抗の両側における電位差を検出する電位差検
出手段と、この電位差検出手段の出力を第２の基準電圧
と比較した結果に基づいて前記増幅器の出力を制御する
制御手段とを有し、前記増幅器、前記第２の抵抗及び前
記検出手段を同一半導体内に形成したことを特徴とす
る。
路は、コレクタに負荷が接続される外付けトランジスタ
と、前記トランジスタのエミッタと電源電圧との間に接
続された第１の抵抗と、反転入力端が前記トランジスタ
のエミッタに接続され、非反転入力端に第１の基準電圧
が与えられる増幅器と、前記増幅器の出力端と前記トラ
ンジスタのベースとの間に接続された第２の抵抗と、前
記第２の抵抗の両側における電位差を検出する電位差検
出手段と、この電位差検出手段の出力を第２の基準電圧
と比較した結果に基づいて前記増幅器の出力を制御する
制御手段とを有し、前記増幅器、前記第２の抵抗及び前
記検出手段を同一半導体内に形成したことを特徴とす
る。
【００１４】
【作用】本発明においては、増幅器の出力端とトランジ
スタのベースとの間に接続された第２の抵抗の両側にお
ける電位差を検出する電位差検出手段が設けられてい
る。トランジスタが飽和していない状態においては、前
記第２の抵抗の両側における電位差は前記トランジスタ
のベース電流と前記第２の抵抗の抵抗値との積となる。
しかし、例えば、負荷に大電流が流れて前記トランジス
タのコレクタ電位が上昇すると、コレクタからベースに
電流が流れ、その結果第２の抵抗の両側における電位差
が変化する。前記電位差検出手段は、この電位差の変化
を検出する。制御手段は、この電位差検出手段による検
出結果と第２の基準電位とを比較し、その結果に基づい
て増幅器の出力を制御する。
スタのベースとの間に接続された第２の抵抗の両側にお
ける電位差を検出する電位差検出手段が設けられてい
る。トランジスタが飽和していない状態においては、前
記第２の抵抗の両側における電位差は前記トランジスタ
のベース電流と前記第２の抵抗の抵抗値との積となる。
しかし、例えば、負荷に大電流が流れて前記トランジス
タのコレクタ電位が上昇すると、コレクタからベースに
電流が流れ、その結果第２の抵抗の両側における電位差
が変化する。前記電位差検出手段は、この電位差の変化
を検出する。制御手段は、この電位差検出手段による検
出結果と第２の基準電位とを比較し、その結果に基づい
て増幅器の出力を制御する。
【００１５】即ち、本発明においては、トランジスタの
コレクタ電位がベース電位よりも高くなることによる第
２の抵抗の両側における電位差の変化によりトランジス
タの状態を検出し、増幅回路の出力を制御してトランジ
スタの飽和を防止するため、従来必要であったトランジ
スタのコレクタ電位検出用外部端子が不要となる。
コレクタ電位がベース電位よりも高くなることによる第
２の抵抗の両側における電位差の変化によりトランジス
タの状態を検出し、増幅回路の出力を制御してトランジ
スタの飽和を防止するため、従来必要であったトランジ
スタのコレクタ電位検出用外部端子が不要となる。
【００１６】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１７】図１は本発明の第１の実施例に係る飽和防
止回路を示す回路図である。なお、符号Ｇ，Ｈ，Ｉ，Ｊ
はいずれも半導体集積回路に設けられた外部端子であ
り、端子Ｇには電源電圧ＶCCが与えられ、端子Ｊは接地
に接続される。また、増幅器Ａ、比較器Ｂ、差動増幅器
Ｃ、基準電圧回路Ｄ，Ｅ及び抵抗Ｒ3 は同一半導体集積
回路基板に形成されている。
止回路を示す回路図である。なお、符号Ｇ，Ｈ，Ｉ，Ｊ
はいずれも半導体集積回路に設けられた外部端子であ
り、端子Ｇには電源電圧ＶCCが与えられ、端子Ｊは接地
に接続される。また、増幅器Ａ、比較器Ｂ、差動増幅器
Ｃ、基準電圧回路Ｄ，Ｅ及び抵抗Ｒ3 は同一半導体集積
回路基板に形成されている。
【００１８】増幅器Ａの非反転入力端には基準電圧回路
Ｄから基準電圧Ｖref が与えられる。また、この増幅器
Ａの反転入力端は外部端子Ｈに接続されており、出力端
は抵抗Ｒ3 の一端及び差動増幅器Ｃの反転入力端に接続
されている。更に、抵抗Ｒ3の他端は端子Ｉに接続され
ている共に差動増幅器Ｃの非反転入力端に接続されてい
る。更にまた、比較器Ｂは、差動増幅器Ｃの出力と基準
電圧回路Ｅから与えられる基準電圧とを比較し、その結
果に基づいて増幅器Ａの出力を制御する。
Ｄから基準電圧Ｖref が与えられる。また、この増幅器
Ａの反転入力端は外部端子Ｈに接続されており、出力端
は抵抗Ｒ3 の一端及び差動増幅器Ｃの反転入力端に接続
されている。更に、抵抗Ｒ3の他端は端子Ｉに接続され
ている共に差動増幅器Ｃの非反転入力端に接続されてい
る。更にまた、比較器Ｂは、差動増幅器Ｃの出力と基準
電圧回路Ｅから与えられる基準電圧とを比較し、その結
果に基づいて増幅器Ａの出力を制御する。
【００１９】ＰＮＰトランジスタＱ1 は外付けトランジ
スタであり、そのエミッタは外部端子Ｈに接続され、ベ
ースは外部端子Ｉに接続されている。そして、コレクタ
に抵抗Ｒ2 （負荷）が接続される。また、端子Ｈと電源
との間には抵抗Ｒ1 が接続されている。
スタであり、そのエミッタは外部端子Ｈに接続され、ベ
ースは外部端子Ｉに接続されている。そして、コレクタ
に抵抗Ｒ2 （負荷）が接続される。また、端子Ｈと電源
との間には抵抗Ｒ1 が接続されている。
【００２０】このように構成された飽和防止回路におい
て、増幅器Ａは、従来と同様に、トランジスタＱ1 に
（ＶCC−Ｖref ）／Ｒ１なる一定電流が流れるように、
トランジスタＱ1 のベース電圧を制御する。
て、増幅器Ａは、従来と同様に、トランジスタＱ1 に
（ＶCC−Ｖref ）／Ｒ１なる一定電流が流れるように、
トランジスタＱ1 のベース電圧を制御する。
【００２１】トランジスタＱ1 が飽和していない通常状
態においては、抵抗Ｒ3 の両端の電位差はトランジスタ
Ｑ1 のベース電流ＩB と抵抗Ｒ3 の抵抗値との積（Ｒ3
×ＩB ）となる。
態においては、抵抗Ｒ3 の両端の電位差はトランジスタ
Ｑ1 のベース電流ＩB と抵抗Ｒ3 の抵抗値との積（Ｒ3
×ＩB ）となる。
【００２２】ここで、負荷である抵抗Ｒ２の状態によっ
て出力段トランジスタが飽和する例として、抵抗Ｒ２に
外部より電流Ｉ0が与えられた場合を考える。このとき
トランジスタＱ１のコレクタ電位がベース電位よりもト
ランジスタの順方向電圧以上高い電位になったとする。
通常であれば、トランジスタＱ１が飽和していまい、そ
れまで抵抗Ｒ２に供給していた一定電流が供給できなく
なる。しかし、本発明の構成では、トランジスタＱ１の
コレクタからベース電流ＩB’が流れ、これにより、抵
抗Ｒ３の両端の電位差は、Ｒ３×（ＩB＋ＩB’）とな
る。差動増幅器Ｃは、このＲ３×ＩB’なる電圧を検出
する。
て出力段トランジスタが飽和する例として、抵抗Ｒ２に
外部より電流Ｉ0が与えられた場合を考える。このとき
トランジスタＱ１のコレクタ電位がベース電位よりもト
ランジスタの順方向電圧以上高い電位になったとする。
通常であれば、トランジスタＱ１が飽和していまい、そ
れまで抵抗Ｒ２に供給していた一定電流が供給できなく
なる。しかし、本発明の構成では、トランジスタＱ１の
コレクタからベース電流ＩB’が流れ、これにより、抵
抗Ｒ３の両端の電位差は、Ｒ３×（ＩB＋ＩB’）とな
る。差動増幅器Ｃは、このＲ３×ＩB’なる電圧を検出
する。
【００２３】差動増幅器Ｃの出力は比較器Ｂに与えられ
る。この比較器Ｂは、例えば図２に示すように、差動増
幅器Ｃ及び基準電圧回路Ｅの出力が与えられる差動増幅
器Ｋと、この差動増幅器Ｋの出力がベースに与えられる
ＰＮＰトランジスタＱ2 と、このトランジスタＱ2 のエ
ミッタと電源との間に接続された抵抗Ｒ4 とにより構成
されている。
る。この比較器Ｂは、例えば図２に示すように、差動増
幅器Ｃ及び基準電圧回路Ｅの出力が与えられる差動増幅
器Ｋと、この差動増幅器Ｋの出力がベースに与えられる
ＰＮＰトランジスタＱ2 と、このトランジスタＱ2 のエ
ミッタと電源との間に接続された抵抗Ｒ4 とにより構成
されている。
【００２４】比較器Ｂは、差動増幅器Ｃの出力と基準電
圧回路Ｅから与えられる基準電圧とを比較し、その結果
に基づいて、増幅器Ａの出力を制御する。即ち、比較器
Ｂは、差動増幅器Ｋに与えられた基準電圧値よりも差動
増幅器Ｃの出力電位が高いときにはトランジスタＱ2 及
び抵抗Ｒ4 を流れる電流を出力し、差動増幅器Ｃの出力
値が低いときには電流出力が“０”になる。
圧回路Ｅから与えられる基準電圧とを比較し、その結果
に基づいて、増幅器Ａの出力を制御する。即ち、比較器
Ｂは、差動増幅器Ｋに与えられた基準電圧値よりも差動
増幅器Ｃの出力電位が高いときにはトランジスタＱ2 及
び抵抗Ｒ4 を流れる電流を出力し、差動増幅器Ｃの出力
値が低いときには電流出力が“０”になる。
【００２５】この比較器Ｂの出力を増幅器Ａの出力（即
ち、増幅器Ａの出力端、抵抗Ｒ3 及び差動増幅器Ｃの反
転入力端子の相互接続点Ｎ）等に与えることにより、増
幅器Ａの出力を制御することができる。
ち、増幅器Ａの出力端、抵抗Ｒ3 及び差動増幅器Ｃの反
転入力端子の相互接続点Ｎ）等に与えることにより、増
幅器Ａの出力を制御することができる。
【００２６】本実施例においては、従来に比して外部端
子を削減することができるため、集積回路のより一層の
小型化が可能になる。
子を削減することができるため、集積回路のより一層の
小型化が可能になる。
【００２７】図３は本発明の第２の実施例に係る飽和防
止回路を示す回路図である。
止回路を示す回路図である。
【００２８】本実施例が第１の実施例と異なる点は差動
増幅器Ｃの反転入力端及び非反転入力端が夫々外部端子
Ｉ及び外部端子Ｈに接続されていることにあり、その他
の構成は基本的には第１の実施例と同様であるので、図
３において図１と同一物には同一符号を付してその詳し
い説明は省略する。
増幅器Ｃの反転入力端及び非反転入力端が夫々外部端子
Ｉ及び外部端子Ｈに接続されていることにあり、その他
の構成は基本的には第１の実施例と同様であるので、図
３において図１と同一物には同一符号を付してその詳し
い説明は省略する。
【００２９】本実施例においては、増幅器Ａの出力端
は、差動増幅器Ｃの反転入力端に接続されていると共
に、端子Ｉに直接接続されている。また、差動増幅器Ｃ
の非反転入力端は端子Ｈに接続されている。そして、ト
ランジスタＱ1 のベースと端子Ｉとの間には、外付け抵
抗として抵抗Ｒ3 が接続されている。
は、差動増幅器Ｃの反転入力端に接続されていると共
に、端子Ｉに直接接続されている。また、差動増幅器Ｃ
の非反転入力端は端子Ｈに接続されている。そして、ト
ランジスタＱ1 のベースと端子Ｉとの間には、外付け抵
抗として抵抗Ｒ3 が接続されている。
【００３０】第１の実施例においては、差動増幅器Ｃは
抵抗Ｒ3 の両端の電位差を検出しているのに対し、本実
施例においては、抵抗Ｒ3 の両端の電位差とトランジス
タＱ1 のベース・エミッタ順方向電圧との和を検出す
る。比較器Ｂは、この差動増幅器Ｃの出力に基づいて増
幅器Ａの出力を制御する。
抵抗Ｒ3 の両端の電位差を検出しているのに対し、本実
施例においては、抵抗Ｒ3 の両端の電位差とトランジス
タＱ1 のベース・エミッタ順方向電圧との和を検出す
る。比較器Ｂは、この差動増幅器Ｃの出力に基づいて増
幅器Ａの出力を制御する。
【００３１】本実施例は、第１の実施例と同様の効果を
得ることができるのに加えて、抵抗Ｒ3 が外付け抵抗で
あるため、トランジスタＱ1 の飽和防止の効き始め点を
任意に設定できるという効果を奏する。
得ることができるのに加えて、抵抗Ｒ3 が外付け抵抗で
あるため、トランジスタＱ1 の飽和防止の効き始め点を
任意に設定できるという効果を奏する。
【００３２】
【発明の効果】以上説明したように本発明によれば、増
幅器とトランジスタのベースとの間に接続された第２の
抵抗の両側における電位差を電位差検出手段が検出し、
その結果に基づいて制御手段が前記増幅器の出力を制御
するから、従来に比して集積回路の端子数を削減するこ
とができて、集積回路のより一層の小型化が可能にな
る。
幅器とトランジスタのベースとの間に接続された第２の
抵抗の両側における電位差を電位差検出手段が検出し、
その結果に基づいて制御手段が前記増幅器の出力を制御
するから、従来に比して集積回路の端子数を削減するこ
とができて、集積回路のより一層の小型化が可能にな
る。
【図１】本発明の第１の実施例に係る飽和防止回路を示
す回路図である。
す回路図である。
【図２】同じくその比較器の構成を示す回路図である。
【図３】本発明の第２の実施例に係る飽和防止回路を示
す回路図である。
す回路図である。
【図４】従来の飽和防止回路を示す回路図である。
【図５】同じくその増幅器の構成を示す回路図である。
Ａ；増幅器 Ｂ；比較器 Ｃ，Ｋ；差動増幅器 Ｄ，Ｅ；基準電圧回路 Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 ；ＰＮＰトランジスタ Ｄ1 ，Ｄ2 ；ダイオード
Claims (1)
- 【請求項１】 コレクタに負荷が接続される外付けトラ
ンジスタと、前記トランジスタのエミッタと電源電圧と
の間に接続された第１の抵抗と、反転入力端が前記トラ
ンジスタのエミッタに接続され、非反転入力端に第１の
基準電圧が与えられる増幅器と、前記増幅器の出力端と
前記トランジスタのベースとの間に接続された第２の抵
抗と、前記第２の抵抗の両側における電位差を検出する
電位差検出手段と、この電位差検出手段の出力を第２の
基準電圧と比較した結果に基づいて前記増幅器の出力を
制御する制御手段とを有し、前記増幅器、前記第２の抵
抗及び前記検出手段を同一半導体内に形成したことを特
徴とする飽和防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001798A JP3063345B2 (ja) | 1992-01-08 | 1992-01-08 | 飽和防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001798A JP3063345B2 (ja) | 1992-01-08 | 1992-01-08 | 飽和防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191179A JPH05191179A (ja) | 1993-07-30 |
| JP3063345B2 true JP3063345B2 (ja) | 2000-07-12 |
Family
ID=11511592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001798A Expired - Lifetime JP3063345B2 (ja) | 1992-01-08 | 1992-01-08 | 飽和防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063345B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111929485A (zh) * | 2020-08-18 | 2020-11-13 | 深圳青铜剑技术有限公司 | 一种igbt饱和导通电压测量电路 |
-
1992
- 1992-01-08 JP JP4001798A patent/JP3063345B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05191179A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3240216B2 (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| US5094546A (en) | Ic temperature sensor with reference voltages supplied to transistor bases | |
| US4577121A (en) | Differential circuit | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| JP2643813B2 (ja) | 安定化電源回路 | |
| JPH09145749A (ja) | 電流検出回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| US6605967B2 (en) | Low power consumption output driver circuit and supply voltage detection circuit | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JP2004266809A (ja) | 演算増幅回路、過熱検出回路および比較回路 | |
| JP3648702B2 (ja) | パワーアンプｉｃおよびオーディオシステム | |
| KR100394301B1 (ko) | Btl증폭회로 | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2000323977A (ja) | 出力回路 | |
| EP0508711A1 (en) | Transistor direct-coupled amplifier | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| JP2599429Y2 (ja) | 光電変換回路 | |
| JP3664038B2 (ja) | リセット回路 | |
| JP3158449B2 (ja) | 電圧検出回路 | |
| JP2617123B2 (ja) | 安定化直流電源回路 |