JPH0576044B2 - - Google Patents
Info
- Publication number
- JPH0576044B2 JPH0576044B2 JP21731783A JP21731783A JPH0576044B2 JP H0576044 B2 JPH0576044 B2 JP H0576044B2 JP 21731783 A JP21731783 A JP 21731783A JP 21731783 A JP21731783 A JP 21731783A JP H0576044 B2 JPH0576044 B2 JP H0576044B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 40
- 230000007423 decrease Effects 0.000 claims description 10
- 230000000087 stabilizing effect Effects 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 230000006641 stabilisation Effects 0.000 description 11
- 238000011105 stabilization Methods 0.000 description 11
- 101100148759 Stachybotrys chartarum (strain CBS 109288 / IBT 7711) SAT9 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
本発明は電源電圧の低下を検出する低電圧検出
回路を有する電源電圧安定化回路に関する。
回路を有する電源電圧安定化回路に関する。
従来、電池で動作する電源装置は、電池電圧の
変動が大きいために、その電源に安定化回路を設
けて装置に供給する電源電圧を安定化することに
より装置の動作の安定化が図られている場合が多
い。この場合、電池セル数を少なくして電池容積
を小さくし、しかも電源安定化回路の安定化され
うる入力電源電圧の最低電圧との電圧差を小さく
するために、電源安定化回路の出力トランジスタ
にはPNPトランジスタを用いることが多い。ま
た、この電池容量は有限であるので、電池容量が
低下し装置の正常動作が困難となる前に、その電
源電圧低下を検出し、利用者に知らしめて電池容
量のある電池に交換してもらうか、あるいは電池
を充電してもらうかして電池容量を装置の動作に
必要となる電池容量に常に保つ必要がある。ま
た、装置の正常動作を維持できないような電源電
圧にまで電圧が低下した場合には、それを検出し
て装置自体の動作を停止しなければならない。通
常、この電池電圧の低下を検出することにより電
池容量の低下を知ることが出来る。
変動が大きいために、その電源に安定化回路を設
けて装置に供給する電源電圧を安定化することに
より装置の動作の安定化が図られている場合が多
い。この場合、電池セル数を少なくして電池容積
を小さくし、しかも電源安定化回路の安定化され
うる入力電源電圧の最低電圧との電圧差を小さく
するために、電源安定化回路の出力トランジスタ
にはPNPトランジスタを用いることが多い。ま
た、この電池容量は有限であるので、電池容量が
低下し装置の正常動作が困難となる前に、その電
源電圧低下を検出し、利用者に知らしめて電池容
量のある電池に交換してもらうか、あるいは電池
を充電してもらうかして電池容量を装置の動作に
必要となる電池容量に常に保つ必要がある。ま
た、装置の正常動作を維持できないような電源電
圧にまで電圧が低下した場合には、それを検出し
て装置自体の動作を停止しなければならない。通
常、この電池電圧の低下を検出することにより電
池容量の低下を知ることが出来る。
このように電池で動作する装置には、電源安定
化回路と、低電圧検出回路と、低電圧警報回路あ
るいは低電圧強制切換回路を持つ場合が多い。こ
れらの回路は各々の回路を個別に持つているの
で、電源電圧安定化回路の出力電圧の設定と、低
電圧検出回路の検出電圧の設定とを別々に行つて
いる。この電源電圧安定化回路の出力電圧の設定
電圧と、低電圧検出回路の検出電圧の設定電圧と
は、設定精度を要求される場合が多いが、このよ
うなときには両者ともに調整する必要があり、ボ
リウム等の可変抵抗素子やあるいは調整工数がか
かるという欠点があつた。
化回路と、低電圧検出回路と、低電圧警報回路あ
るいは低電圧強制切換回路を持つ場合が多い。こ
れらの回路は各々の回路を個別に持つているの
で、電源電圧安定化回路の出力電圧の設定と、低
電圧検出回路の検出電圧の設定とを別々に行つて
いる。この電源電圧安定化回路の出力電圧の設定
電圧と、低電圧検出回路の検出電圧の設定電圧と
は、設定精度を要求される場合が多いが、このよ
うなときには両者ともに調整する必要があり、ボ
リウム等の可変抵抗素子やあるいは調整工数がか
かるという欠点があつた。
本発明の目的は、このような欠点を除き、検出
用電圧の調整が容易で簡単な回路を付加するだけ
で電圧低下を検出できる電圧安定化回路を提供す
ることにある。
用電圧の調整が容易で簡単な回路を付加するだけ
で電圧低下を検出できる電圧安定化回路を提供す
ることにある。
ベース電流が制御されることにより入力電圧か
ら安定化した出力電圧を得る第1のトランジスタ
と、前記入力電圧から基準電圧を得る基準電圧回
路と、前記基準電圧と前記出力電圧の分厚電圧と
の差電圧を増幅する誤差増幅回路と、この誤差増
幅回路の出力により前記第1のトランジスタのベ
ース電流を制御する第2のトランジスタと、この
第2のトランジスタのベースが共通接続されて第
1のカレントミラー回路を形成する第3のトラン
ジスタと、この第3のトランジスタのコレクタと
接続されこの第3のトランジスタと逆の導電型の
一対のトランジスタからなる第2のカレントミラ
ー回路と、この第2のカレントミラー回路と接続
され前記第1のカレントミラー回路と同じ導電型
の一対のトランジスタからなる第3のカレントミ
ラー回路と、これら第2、第3のカレントミラー
回路の接続点に接続され前記入力電圧のレベル低
下を検出した検出出力を出力する出力回路と、こ
の出力回路の接続点とならない側の前記第3のカ
レントミラー回路のトランジスタのコレクタに接
続されて該トランジスタニコレクタ電流を供給す
る抵抗とを備え、該コレクタ電流の電流値によ
り、前記検出出力のレベルを設定することを特徴
とする低電圧検出回路つき電圧安定化回路。
ら安定化した出力電圧を得る第1のトランジスタ
と、前記入力電圧から基準電圧を得る基準電圧回
路と、前記基準電圧と前記出力電圧の分厚電圧と
の差電圧を増幅する誤差増幅回路と、この誤差増
幅回路の出力により前記第1のトランジスタのベ
ース電流を制御する第2のトランジスタと、この
第2のトランジスタのベースが共通接続されて第
1のカレントミラー回路を形成する第3のトラン
ジスタと、この第3のトランジスタのコレクタと
接続されこの第3のトランジスタと逆の導電型の
一対のトランジスタからなる第2のカレントミラ
ー回路と、この第2のカレントミラー回路と接続
され前記第1のカレントミラー回路と同じ導電型
の一対のトランジスタからなる第3のカレントミ
ラー回路と、これら第2、第3のカレントミラー
回路の接続点に接続され前記入力電圧のレベル低
下を検出した検出出力を出力する出力回路と、こ
の出力回路の接続点とならない側の前記第3のカ
レントミラー回路のトランジスタのコレクタに接
続されて該トランジスタニコレクタ電流を供給す
る抵抗とを備え、該コレクタ電流の電流値によ
り、前記検出出力のレベルを設定することを特徴
とする低電圧検出回路つき電圧安定化回路。
本発明においては、電圧安定化回路を構成する
制御(電力)トランジスタのベース電流を第1の
カレントミラー回路で検出し、この検出電流と第
3のカレントミラー回路で設定された電流とを第
2のカレントミラー回路において比較して出力す
ることにより、入力電圧の低下を検出できる低電
圧検出回路を簡単に付加することが出来る。
制御(電力)トランジスタのベース電流を第1の
カレントミラー回路で検出し、この検出電流と第
3のカレントミラー回路で設定された電流とを第
2のカレントミラー回路において比較して出力す
ることにより、入力電圧の低下を検出できる低電
圧検出回路を簡単に付加することが出来る。
以下、本発明を図面により詳細に説明する。
第1図は従来の出力にPNPトランジスタを用
いた低電圧検出回路と電源電圧安定化回路の回路
図である。図中、1は誤差電圧増幅器、2は入力
電圧VBから所定電圧を供給するスタートアツプ
回路、3,4は基準電圧発生器、5はコンパレー
タ、6は電源電圧VBを供給する電池、7は負荷、
8は電圧検出の出力端子である。電池6からの入
力電源電圧VBは、出力のPNPトランジスタQ1の
エミツタに印加されると共に、スタートアツプ回
路2を立ち上げ電源電圧安定化回路を動作させて
いる。すなわち、誤差電圧増幅器1は、PNPト
ランジスタQ1のコレクタ電圧VOUTを抵抗R3と抵
抗R4で分圧した電圧R4/R3+R4・VOUTと基準電圧発 生器3の出力電圧VREFとを比較して、両者が一致
する様にトランジスタQ2を介してPNPトランジ
スタQ1のベース電流IBを制御し、PNPトランジ
スタQ1のエミツタ・コレクタ間電圧VCE(=VB−
VOUT)を変化させている。
いた低電圧検出回路と電源電圧安定化回路の回路
図である。図中、1は誤差電圧増幅器、2は入力
電圧VBから所定電圧を供給するスタートアツプ
回路、3,4は基準電圧発生器、5はコンパレー
タ、6は電源電圧VBを供給する電池、7は負荷、
8は電圧検出の出力端子である。電池6からの入
力電源電圧VBは、出力のPNPトランジスタQ1の
エミツタに印加されると共に、スタートアツプ回
路2を立ち上げ電源電圧安定化回路を動作させて
いる。すなわち、誤差電圧増幅器1は、PNPト
ランジスタQ1のコレクタ電圧VOUTを抵抗R3と抵
抗R4で分圧した電圧R4/R3+R4・VOUTと基準電圧発 生器3の出力電圧VREFとを比較して、両者が一致
する様にトランジスタQ2を介してPNPトランジ
スタQ1のベース電流IBを制御し、PNPトランジ
スタQ1のエミツタ・コレクタ間電圧VCE(=VB−
VOUT)を変化させている。
しかし、PNPトランジスタQ1のエミツタに印
加される電圧VBが低下してPNPトランジスタQ1
のコレクタ電圧VOUTに近づいてPNPトランジス
タQ1のエミツタ・コレクタ間電圧VCEの値がPNP
トランジスタQ1のエミツタ・コレクタ間飽和電
圧VCE(SAT)になつてしまうと、PNPトランジ
スタQ1のベース電流IBが急激に増加するが、エミ
ツタ・コレクタ間飽和電圧VCE(SAT)はほぼ一
定値となり、電源電圧VBがそれ以下に低下する
と、電源電圧安定化回路の出力電圧VOUTは一定
値に保たれなくなり、電源電圧VBの低下に伴い
出力電圧VOUTも低下していく。また、次式の電
源電圧V1においてPNPトランジスタQ1のベース
電流が急激に増加する。
加される電圧VBが低下してPNPトランジスタQ1
のコレクタ電圧VOUTに近づいてPNPトランジス
タQ1のエミツタ・コレクタ間電圧VCEの値がPNP
トランジスタQ1のエミツタ・コレクタ間飽和電
圧VCE(SAT)になつてしまうと、PNPトランジ
スタQ1のベース電流IBが急激に増加するが、エミ
ツタ・コレクタ間飽和電圧VCE(SAT)はほぼ一
定値となり、電源電圧VBがそれ以下に低下する
と、電源電圧安定化回路の出力電圧VOUTは一定
値に保たれなくなり、電源電圧VBの低下に伴い
出力電圧VOUTも低下していく。また、次式の電
源電圧V1においてPNPトランジスタQ1のベース
電流が急激に増加する。
V1=(1+R3/R4)VREF+VCU(SAT9) ……(1)
これはPNPトランジスタQ1が飽和してしまい、
PNPトランジスタQ1の直流電流増幅度hFEは急激
に減少するが、PNPトランジスタQ1のコレクタ
電流ICが定負荷(7)ではほとんど変化しないので、
PNPトランジスタQ1のベース電流IBが急激に増
加するからである。この様子は、第2図の特性図
に示すとおりである。
PNPトランジスタQ1の直流電流増幅度hFEは急激
に減少するが、PNPトランジスタQ1のコレクタ
電流ICが定負荷(7)ではほとんど変化しないので、
PNPトランジスタQ1のベース電流IBが急激に増
加するからである。この様子は、第2図の特性図
に示すとおりである。
また、第1図に示される低電圧検出回路は、入
力電源電圧VBを抵抗R5と抵抗R6で分圧した電圧
R6/R5+R6・VBと基準電圧発生回路4の出力電圧 VREF′とをコンパレータ5で比較して、低電圧検
出回路の出力端子8に出力している。
力電源電圧VBを抵抗R5と抵抗R6で分圧した電圧
R6/R5+R6・VBと基準電圧発生回路4の出力電圧 VREF′とをコンパレータ5で比較して、低電圧検
出回路の出力端子8に出力している。
また、電源電圧安定化回路の出力電圧VOUTは
次式で示される。
次式で示される。
VOUT=R3+R4/R4・VREF ……(2)
この回路は、基準電圧発生器3の出力電圧VREF
のバラツキと抵抗R3、抵抗R4のバラツキがあり、
出力電圧VOUTを一定偏差内に入れるためには抵
抗R3と抵抗R4の比を調整設定する場合が多くあ
る。また、低電圧検出回路の検出電圧V2は次式
で示される。
のバラツキと抵抗R3、抵抗R4のバラツキがあり、
出力電圧VOUTを一定偏差内に入れるためには抵
抗R3と抵抗R4の比を調整設定する場合が多くあ
る。また、低電圧検出回路の検出電圧V2は次式
で示される。
V2=(1+R5/R6)・VREF′ ……(3)
この式においては、基準電圧発生器4の出力電
圧VREF′のバラツキと抵抗5と抵抗R6のバラツキが
あり、低電圧検出回路の検出電圧V2を一定偏差
内に入れるためには抵抗R5と抵抗R6の比を調整
設定することが必要となり、調整工数がかかる欠
点があつた。
圧VREF′のバラツキと抵抗5と抵抗R6のバラツキが
あり、低電圧検出回路の検出電圧V2を一定偏差
内に入れるためには抵抗R5と抵抗R6の比を調整
設定することが必要となり、調整工数がかかる欠
点があつた。
第3図は本発明の一実施例の回路図である。こ
の実施例は、第1図の電源電圧安定化回路にトラ
ンジスタQ3,Q8と、抵抗R1,R2と、トランジス
タQ4,Q5からなる第2のカレントミラー回路と、
トランジスタQ6,Q7からなる第3のカレントミ
ラー回路とを追加したものである。トランジスタ
Q3のベースはトランジスタQ2のベースに接続さ
れ、これらトランジスタQ2,Q3は第1のカレン
トミラー回路を構成している。このトランジスタ
Q3のコレクタは、第2のカレントミラー回路の
トランジスタQ4のベース、コレクタおよびトラ
ンジスタQ5のベースに接続され、トランジスタ
Q5のコレクタは、第3のカレントミラー回路の
トランジスタQ6のコレクタに接続される。トラ
ンジスタQ7のコレクタにはトランジスタQ6,Q7
の各ベースが接続され、さらに抵抗R1を介して
電圧が供給されている。トランジスタQ8のベー
スは第2のカレントソースを構成するトランジス
タQ5のコレクタに接続され、トランジスタQ8の
コレクタは抵抗R2を介して電圧が供給され、こ
のコレクタが低電圧検出回路の出力端子8となつ
ている。
の実施例は、第1図の電源電圧安定化回路にトラ
ンジスタQ3,Q8と、抵抗R1,R2と、トランジス
タQ4,Q5からなる第2のカレントミラー回路と、
トランジスタQ6,Q7からなる第3のカレントミ
ラー回路とを追加したものである。トランジスタ
Q3のベースはトランジスタQ2のベースに接続さ
れ、これらトランジスタQ2,Q3は第1のカレン
トミラー回路を構成している。このトランジスタ
Q3のコレクタは、第2のカレントミラー回路の
トランジスタQ4のベース、コレクタおよびトラ
ンジスタQ5のベースに接続され、トランジスタ
Q5のコレクタは、第3のカレントミラー回路の
トランジスタQ6のコレクタに接続される。トラ
ンジスタQ7のコレクタにはトランジスタQ6,Q7
の各ベースが接続され、さらに抵抗R1を介して
電圧が供給されている。トランジスタQ8のベー
スは第2のカレントソースを構成するトランジス
タQ5のコレクタに接続され、トランジスタQ8の
コレクタは抵抗R2を介して電圧が供給され、こ
のコレクタが低電圧検出回路の出力端子8となつ
ている。
今、第1のカレントミラー回路のトランジスタ
Q2,Q3のエミツタ面積比をm:1とし、第2の
カレントミラー回路のトランジスタQ4,Q5のエ
ミツタ面積比をn:1とし、第3のカレントミラ
ー回路のトランジスタQ6,Q7のエミツタ面積比
をl:1とすると、トランジスタQ7のコレクタ
電流I1とPNPトランジスタQ1のベース電流IBとの
大小関係により、トランジスタQ8がオンあるい
はオフし、トランジスタQ8のコレクタ電圧V3が
ハイ(VOUT)からロー(ほぼ接地)に変化する
ことにより低電圧になつたことが検出できる。す
なわち IB≦m・n・l・I1のときV3=VOUT IB>m・n・l・I1のときV30 となり、PNPトランジスタQ1のベース電流IBが
m・n・l・I1より大きくなつた時を検出でき
る。また、抵抗R1を変えると、トランジスタQ7
のコレクタ電流I1が変わるから、PNPトランジス
タQ1のベース電流IBの検出電流値も変えられる。
Q2,Q3のエミツタ面積比をm:1とし、第2の
カレントミラー回路のトランジスタQ4,Q5のエ
ミツタ面積比をn:1とし、第3のカレントミラ
ー回路のトランジスタQ6,Q7のエミツタ面積比
をl:1とすると、トランジスタQ7のコレクタ
電流I1とPNPトランジスタQ1のベース電流IBとの
大小関係により、トランジスタQ8がオンあるい
はオフし、トランジスタQ8のコレクタ電圧V3が
ハイ(VOUT)からロー(ほぼ接地)に変化する
ことにより低電圧になつたことが検出できる。す
なわち IB≦m・n・l・I1のときV3=VOUT IB>m・n・l・I1のときV30 となり、PNPトランジスタQ1のベース電流IBが
m・n・l・I1より大きくなつた時を検出でき
る。また、抵抗R1を変えると、トランジスタQ7
のコレクタ電流I1が変わるから、PNPトランジス
タQ1のベース電流IBの検出電流値も変えられる。
このときPNPトランジスタQ1のベース電流IB
とPNPトランジスタQ1のエミツタに供給される
電源電圧VBとの関係が、第4図の特性図に示さ
れる。第4図において、負荷電流ILの大小によつ
てベース電流が曲線A,Bのように変化する。こ
れら曲線A,Bと抵抗R1により設定された電流I1
のレベルC(m・n・l・I1)とを比較すると、
負荷電流の大きい時(A)にはベース電圧V2′で出力
電圧V3が電圧VOUTを出力し、(曲線F)、負荷電
流の少い(B)にはベース電圧V2で出力電圧V3が電
圧VOUTを出力し、(曲線H)これらは曲線F,H
により示される。また、抵抗R1の抵抗値を大き
くして設定電流I1′を少くして(レベルm・n・
l・I1′)比較すると、負荷電流の大きい時(A)に
はベース電圧V2で出力電圧VOUTを出力し(曲
線E)、負荷電流の小さい時(B)にはベース電圧
V2″で出力電圧VOUTを出力する(曲線G)。
とPNPトランジスタQ1のエミツタに供給される
電源電圧VBとの関係が、第4図の特性図に示さ
れる。第4図において、負荷電流ILの大小によつ
てベース電流が曲線A,Bのように変化する。こ
れら曲線A,Bと抵抗R1により設定された電流I1
のレベルC(m・n・l・I1)とを比較すると、
負荷電流の大きい時(A)にはベース電圧V2′で出力
電圧V3が電圧VOUTを出力し、(曲線F)、負荷電
流の少い(B)にはベース電圧V2で出力電圧V3が電
圧VOUTを出力し、(曲線H)これらは曲線F,H
により示される。また、抵抗R1の抵抗値を大き
くして設定電流I1′を少くして(レベルm・n・
l・I1′)比較すると、負荷電流の大きい時(A)に
はベース電圧V2で出力電圧VOUTを出力し(曲
線E)、負荷電流の小さい時(B)にはベース電圧
V2″で出力電圧VOUTを出力する(曲線G)。
なお、曲線J,Kは負荷電流の大きい、および
小さい時の出力電圧VOUTを示している。
小さい時の出力電圧VOUTを示している。
このように抵抗R1の値を調整してトランジス
タQ7のコレクタ電流I1が設定され、この設定電流
レベルを変えることにより低電圧検出回路の検出
レルルを調整することが出来る。
タQ7のコレクタ電流I1が設定され、この設定電流
レベルを変えることにより低電圧検出回路の検出
レルルを調整することが出来る。
本発明によれば、電圧安定化回路に3個のカレ
ントミラー回路と、出力回路となる1個のトラン
ジスタおよび1個の抵抗とを追加するだけで低電
圧検出回路が得られる。
ントミラー回路と、出力回路となる1個のトラン
ジスタおよび1個の抵抗とを追加するだけで低電
圧検出回路が得られる。
第5図は本発明の第2の実施例の部分回路図で
ある。この回路は第3図における第3のカレント
ミラー回路の抵抗R1に供給される電圧を二段階
に切換えられるようにして、低電圧の検出電圧を
二段階にしたものである。このために、第5図の
出力電圧VOUTと抵抗R1との間に、順方向に接続
したダイオードD1とこのダイオードD1の両端を
短絡できるトランジスタQ9との並列接続回路を
挿入し、このトランジスタQ9は、抵抗R5を介し
て電圧VDDの供給されるトランジスタQ10により
駆動して切換えている。すなわち、電圧VDDのハ
イ(1V以上)かロウ(0.5V以下)でトランジス
タQ9が切換えられ、順方向電圧VFの電圧差のあ
る出力電圧を得ることが出来る。なお、この電圧
VDDは入力電源電圧VB抵抗分割などをした電圧検
出回路9により抽出すればよい。
ある。この回路は第3図における第3のカレント
ミラー回路の抵抗R1に供給される電圧を二段階
に切換えられるようにして、低電圧の検出電圧を
二段階にしたものである。このために、第5図の
出力電圧VOUTと抵抗R1との間に、順方向に接続
したダイオードD1とこのダイオードD1の両端を
短絡できるトランジスタQ9との並列接続回路を
挿入し、このトランジスタQ9は、抵抗R5を介し
て電圧VDDの供給されるトランジスタQ10により
駆動して切換えている。すなわち、電圧VDDのハ
イ(1V以上)かロウ(0.5V以下)でトランジス
タQ9が切換えられ、順方向電圧VFの電圧差のあ
る出力電圧を得ることが出来る。なお、この電圧
VDDは入力電源電圧VB抵抗分割などをした電圧検
出回路9により抽出すればよい。
このように検出電圧を二段階に検出できること
は、例えば第1段階の検出電圧で警報信号を出力
し、第2段階の検出電圧で強制切換を行うような
制御が可能となる。このような回路は、簡単な論
理回路で容易に構成することができる。また、例
えばスタンドバイ時と正常動作時のように、負荷
電流が2段階の動作状態にある装置や、あるいは
送受信機のあるシステムで、受信機のみ動作の状
態と、送受信機両者が動作状態とのある装置にお
いては、2段階の検出電圧の電圧差を大きく出来
る。これらの装置を構成する場合に同一の電圧検
出回路で対応できるという利点がある。
は、例えば第1段階の検出電圧で警報信号を出力
し、第2段階の検出電圧で強制切換を行うような
制御が可能となる。このような回路は、簡単な論
理回路で容易に構成することができる。また、例
えばスタンドバイ時と正常動作時のように、負荷
電流が2段階の動作状態にある装置や、あるいは
送受信機のあるシステムで、受信機のみ動作の状
態と、送受信機両者が動作状態とのある装置にお
いては、2段階の検出電圧の電圧差を大きく出来
る。これらの装置を構成する場合に同一の電圧検
出回路で対応できるという利点がある。
さらに、低電圧検出回路の検出電圧は電源電圧
安定化回路の出力電圧と、出力の負荷電流と、前
記抵抗値で決定されるので、2段階以上の電圧検
出を行う場合でも各検出電圧の電圧値の大小が逆
転することがないように設定出来、従つて各検出
電圧を別々に設定する必要がなく、調整部品と調
整工数も省くことが出来る。また、3組のカレン
トミラー回路の構成により、低電圧検出回路部の
駆動回路電流も小さく出来、しかも回路も簡単で
あるなどの利点が大きい。
安定化回路の出力電圧と、出力の負荷電流と、前
記抵抗値で決定されるので、2段階以上の電圧検
出を行う場合でも各検出電圧の電圧値の大小が逆
転することがないように設定出来、従つて各検出
電圧を別々に設定する必要がなく、調整部品と調
整工数も省くことが出来る。また、3組のカレン
トミラー回路の構成により、低電圧検出回路部の
駆動回路電流も小さく出来、しかも回路も簡単で
あるなどの利点が大きい。
第1図は従来の低電圧検出回路と電源電圧安定
化回路の回路図、第2図は第1図の動作を説明す
る入力電圧VBに対するベース電流IBおよび出力電
圧VOUTの特性図、第3図は本発明の第1の実施
例の回路図、第4図は第3図の動作を説明する入
力電圧VBに対するベース電流IBおよび出力電圧
VOUTの特性図、第5図は本発明の第2の実施例
の部分回路図である。図において、1……誤差電
圧増幅器、2……スタートアツプ回路、3,4…
…基準電圧発生器、5……コンパレータ、6……
電池、7……負荷、8……出力端子、9……電圧
検出回路、Q1,Q4,Q5,Q9……NPNトランジス
タ、Q2,Q3,Q6,Q7,Q10……PNPトランジス
タ、R1,R2,R3,R4,R5……抵抗である。
化回路の回路図、第2図は第1図の動作を説明す
る入力電圧VBに対するベース電流IBおよび出力電
圧VOUTの特性図、第3図は本発明の第1の実施
例の回路図、第4図は第3図の動作を説明する入
力電圧VBに対するベース電流IBおよび出力電圧
VOUTの特性図、第5図は本発明の第2の実施例
の部分回路図である。図において、1……誤差電
圧増幅器、2……スタートアツプ回路、3,4…
…基準電圧発生器、5……コンパレータ、6……
電池、7……負荷、8……出力端子、9……電圧
検出回路、Q1,Q4,Q5,Q9……NPNトランジス
タ、Q2,Q3,Q6,Q7,Q10……PNPトランジス
タ、R1,R2,R3,R4,R5……抵抗である。
Claims (1)
- 1 ベース電流が制御されることにより入力電圧
から安定化した出力電圧を得る第1のトランジス
タと、前記入力電圧から基準電圧を得る基準電圧
回路と、前記基準電圧と前記出力電圧の分圧電圧
との差電圧を増幅する誤差増幅回路と、この誤差
増幅回路の出力により前記第1のトランジスタの
ベース電流を制御する第2のトランジスタと、こ
の第2のトランジスタとベースが共通接続されて
第1のカレントミラー回路を形成する第3のトラ
ンジスタと、この第3のトランジスタのコレクタ
と接続されこの第3のトランジスタと逆の導電型
の一対のトランジスタからなる第2のカレントミ
ラー回路と、この第2のカレントミラー回路と接
続され前記第1のカレントミラー回路と同じ導電
型の一対のトランジスタからなる第3のカレント
ミラー回路と、これら第2、第3のカレントミラ
ー回路の接続点に接続され前記入力電圧のレベル
低下を検出した検出出力を出力する出力回路と、
この出力回路の接続点とならない側の前記第3の
カレントミラー回路のトランジスタのコレクタに
接続されて該トランジスタにコレクタ電流を供給
する抵抗とを備え、該コレクタ電流の電流値によ
り、前記検出出力のレベルを設定することを特徴
とする低電圧検出回路つき電圧安定化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21731783A JPS60110021A (ja) | 1983-11-18 | 1983-11-18 | 低電圧検出回路つき電圧安定化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21731783A JPS60110021A (ja) | 1983-11-18 | 1983-11-18 | 低電圧検出回路つき電圧安定化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60110021A JPS60110021A (ja) | 1985-06-15 |
JPH0576044B2 true JPH0576044B2 (ja) | 1993-10-21 |
Family
ID=16702269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21731783A Granted JPS60110021A (ja) | 1983-11-18 | 1983-11-18 | 低電圧検出回路つき電圧安定化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60110021A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105223412A (zh) * | 2014-05-30 | 2016-01-06 | 展讯通信(上海)有限公司 | 一种电流检测电路以及电源管理芯片 |
CN105223518B (zh) * | 2014-05-30 | 2018-12-21 | 展讯通信(上海)有限公司 | 一种基于Buck电路的电源检测***以及电源管理芯片 |
CN106300248B (zh) * | 2016-08-31 | 2019-04-16 | 电子科技大学 | 一种电流控制方式的欠压保护电路 |
-
1983
- 1983-11-18 JP JP21731783A patent/JPS60110021A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60110021A (ja) | 1985-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2689708B2 (ja) | バイアス電流制御回路 | |
US4779037A (en) | Dual input low dropout voltage regulator | |
US5493253A (en) | IC having an output signal amplitude kept constant against temperature variation | |
US4227127A (en) | Motor speed control circuit having improved starting characteristics | |
US5059921A (en) | Amplifier having two operating modes | |
US4636709A (en) | Regulated DC power supply | |
US6515462B2 (en) | Power supply device | |
JPS6332038B2 (ja) | ||
JPH0576044B2 (ja) | ||
JP2003216251A (ja) | 直流安定化電源装置 | |
JP3323998B2 (ja) | 電源装置 | |
JP2953226B2 (ja) | 基準電圧発生回路 | |
US3448372A (en) | Apparatus for reducing the switching time of a dual voltage power supply | |
US4942347A (en) | Motor drive circuit | |
JPH0628013B2 (ja) | レギュレ−タ回路 | |
US20030201828A1 (en) | Operational amplifier | |
JPS6139880A (ja) | 直流モ−タの速度制御装置 | |
JPH0413692Y2 (ja) | ||
JP2001296930A (ja) | 電源装置 | |
JPH0744248A (ja) | 定電圧回路 | |
JP3258383B2 (ja) | 増幅回路 | |
JP2900684B2 (ja) | 定電圧発生回路 | |
JP3243947B2 (ja) | 演算増幅器 | |
JP2890545B2 (ja) | 直流定電圧回路 | |
JP4411756B2 (ja) | 飽和検出回路およびこれを用いた出力制御回路 |