JP2616010B2 - パケットネットワーク - Google Patents
パケットネットワークInfo
- Publication number
- JP2616010B2 JP2616010B2 JP14433689A JP14433689A JP2616010B2 JP 2616010 B2 JP2616010 B2 JP 2616010B2 JP 14433689 A JP14433689 A JP 14433689A JP 14433689 A JP14433689 A JP 14433689A JP 2616010 B2 JP2616010 B2 JP 2616010B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- output
- signal line
- data
- packet format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータとその転送先を示す転送先情報とを含
むパケット形式データを転送するパケットネットワーク
に関する。
むパケット形式データを転送するパケットネットワーク
に関する。
データと転送先情報とを含むパケット形式データを転
送する従来のパケットネットワークに於いては、パケッ
ト形式データに含まれている転送先情報に基づいて交換
制御を行なう交換制御部と各処理装置とを送信用のデー
タ信号線，受信用のデータ信号線，入力タイミング信号
線及び出力タイミング信号線を介して接続するようにし
ており、各処理装置はパケット形式データを送信する場
合、入力タイミング信号線に入力タイミング信号を出力
すると共に送信用のデータ信号線にパケット形式データ
を送出し、交換制御部は処理装置からパケット形式デー
タが加えられることにより、それに含まれている転送先
情報によって示される処理装置に出力タイミング信号線
を介して出力タイミング信号を出力すると共に受信用の
データ信号線を介してパケット形式データを送信するよ
うにしている。
送する従来のパケットネットワークに於いては、パケッ
ト形式データに含まれている転送先情報に基づいて交換
制御を行なう交換制御部と各処理装置とを送信用のデー
タ信号線，受信用のデータ信号線，入力タイミング信号
線及び出力タイミング信号線を介して接続するようにし
ており、各処理装置はパケット形式データを送信する場
合、入力タイミング信号線に入力タイミング信号を出力
すると共に送信用のデータ信号線にパケット形式データ
を送出し、交換制御部は処理装置からパケット形式デー
タが加えられることにより、それに含まれている転送先
情報によって示される処理装置に出力タイミング信号線
を介して出力タイミング信号を出力すると共に受信用の
データ信号線を介してパケット形式データを送信するよ
うにしている。
従来は上述したように、各処理装置と交換制御部とを
送信用のデータ信号線及び受信用のデータ信号線を介し
て接続し、パケット形式データの転送を単方向で行なっ
ていたため、データ信号線の本数が多くなるという問題
があった。
送信用のデータ信号線及び受信用のデータ信号線を介し
て接続し、パケット形式データの転送を単方向で行なっ
ていたため、データ信号線の本数が多くなるという問題
があった。
本発明の目的はデータ信号線の本数を減少させること
にある。
にある。
本発明は上記目的を達成するため、 交換制御部と、該交換制御部に接続された複数の処理
装置とから構成され、前記各処理装置が互いに前記交換
制御部を介して転送先情報を含むパケット形式データを
送受信するパケットネットワークに於いて、 前記交換制御部と前記各処理装置とを接続する、パケ
ット形式データの双方向転送が可能な前記処理装置毎の
データ信号線と、 前記交換制御部と前記処理装置とを接続する、前記処
理装置毎の入力タイミング信号線と、 前記交換制御部と前記処理装置とを接続する、前記処
理装置毎の出力タイミング信号線とを備えると共に、 前記各処理装置は、パケット形式データの送信時、自
処理装置に対応する出力タイミング信号線の状態が、デ
ータ信号線がパケット形式データを出力するために使用
されていないことを示している場合は、自処理装置に対
応するデータ信号線にパケット形式データを出力すると
共に自処理装置に対応する入力タイミング信号線の状態
をデータ信号線がパケット形式データを入力するために
使用されていることを示すものにする構成を備え、 前記交換制御部は、 前記各処理装置毎の入力バッファであって、対応する
処理装置から前記データ信号線を介して送られてきたパ
ケット形式データを保持する入力バッファと、 前記各処理装置毎の入力バッファであって、対応する
処理装置へ前記データ信号線を介して送るパケット形式
データを保持する出力バッファと、 前記各処理装置毎の転送許可回路であって、転送信号
に応答して自転送許可回路と対応する入力タイミング信
号線の状態が、データ信号線がパケット形式データの入
力に使用されていないことを示し、且つ自転送許可回路
と対応する出力タイミング信号線の状態が、出力バッフ
ァが空であることを示していることによりパケット形式
データの転送を許可する転送許可回路と、 前記各入力バッファにパケット形式データが保持され
ることにより、パケット形式データの転送先の処理装置
に対応した転送許可回路に転送信号を加え、該転送許可
回路によりパケット形式データの転送が許可されること
によりパケット形式データを転送先の処理装置対応の出
力バッファに転送して保持させる転送回路と、 前記各処理装置毎の出力要求回路であって、自出力要
求回路と対応する転送許可回路でパケット形式データの
転送が許可されることにより、自出力要求回路と対応す
る出力タイミング信号線に出力タイミング信号を出力す
る出力要求回路と、 前記各処理装置毎の方向制御回路であって、自方向制
御回路に対応する出力要求回路から出力される出力タイ
ミング信号に基づいて自方向制御回路に対応するデータ
信号線のデータ転送方向を、処理装置から入力バッファ
への方向とするか、出力バッファから処理装置への方向
とするかを制御する方向制御回路とを備えている。
装置とから構成され、前記各処理装置が互いに前記交換
制御部を介して転送先情報を含むパケット形式データを
送受信するパケットネットワークに於いて、 前記交換制御部と前記各処理装置とを接続する、パケ
ット形式データの双方向転送が可能な前記処理装置毎の
データ信号線と、 前記交換制御部と前記処理装置とを接続する、前記処
理装置毎の入力タイミング信号線と、 前記交換制御部と前記処理装置とを接続する、前記処
理装置毎の出力タイミング信号線とを備えると共に、 前記各処理装置は、パケット形式データの送信時、自
処理装置に対応する出力タイミング信号線の状態が、デ
ータ信号線がパケット形式データを出力するために使用
されていないことを示している場合は、自処理装置に対
応するデータ信号線にパケット形式データを出力すると
共に自処理装置に対応する入力タイミング信号線の状態
をデータ信号線がパケット形式データを入力するために
使用されていることを示すものにする構成を備え、 前記交換制御部は、 前記各処理装置毎の入力バッファであって、対応する
処理装置から前記データ信号線を介して送られてきたパ
ケット形式データを保持する入力バッファと、 前記各処理装置毎の入力バッファであって、対応する
処理装置へ前記データ信号線を介して送るパケット形式
データを保持する出力バッファと、 前記各処理装置毎の転送許可回路であって、転送信号
に応答して自転送許可回路と対応する入力タイミング信
号線の状態が、データ信号線がパケット形式データの入
力に使用されていないことを示し、且つ自転送許可回路
と対応する出力タイミング信号線の状態が、出力バッフ
ァが空であることを示していることによりパケット形式
データの転送を許可する転送許可回路と、 前記各入力バッファにパケット形式データが保持され
ることにより、パケット形式データの転送先の処理装置
に対応した転送許可回路に転送信号を加え、該転送許可
回路によりパケット形式データの転送が許可されること
によりパケット形式データを転送先の処理装置対応の出
力バッファに転送して保持させる転送回路と、 前記各処理装置毎の出力要求回路であって、自出力要
求回路と対応する転送許可回路でパケット形式データの
転送が許可されることにより、自出力要求回路と対応す
る出力タイミング信号線に出力タイミング信号を出力す
る出力要求回路と、 前記各処理装置毎の方向制御回路であって、自方向制
御回路に対応する出力要求回路から出力される出力タイ
ミング信号に基づいて自方向制御回路に対応するデータ
信号線のデータ転送方向を、処理装置から入力バッファ
への方向とするか、出力バッファから処理装置への方向
とするかを制御する方向制御回路とを備えている。
データ信号線を介して送られてきたパケット形式デー
タは入力バッファに保持される。この時、入力タイミン
グ信号線には入力タイミング信号が出力されている。入
力バッファにパケット形式データが保持されると、転送
回路はパケット形式データの転送先の処理装置に対応し
た転送許可回路に対して転送信号を加える。転送許可回
路は転送信号が加えられることにより、入力タイミング
信号線及び出力タイミング信号線の状態に基づいてパケ
ット形式データの転送を許可するか否かを判断する。転
送許可回路でパケット形式データの転送が許可されるこ
とにより、転送回路は転送先の処理装置に対応した出力
バッファにパケット形式データを転送し、出力要求回路
は出力タイミング信号を出力タイミング信号線に出力す
る。出力タイミング信号が出力されることにより、方向
制御回路はデータ信号線のデータ転送方向を出力方向に
し、これにより出力バッファに保持されているパケット
形式データがデータ信号線を介して転送される。
タは入力バッファに保持される。この時、入力タイミン
グ信号線には入力タイミング信号が出力されている。入
力バッファにパケット形式データが保持されると、転送
回路はパケット形式データの転送先の処理装置に対応し
た転送許可回路に対して転送信号を加える。転送許可回
路は転送信号が加えられることにより、入力タイミング
信号線及び出力タイミング信号線の状態に基づいてパケ
ット形式データの転送を許可するか否かを判断する。転
送許可回路でパケット形式データの転送が許可されるこ
とにより、転送回路は転送先の処理装置に対応した出力
バッファにパケット形式データを転送し、出力要求回路
は出力タイミング信号を出力タイミング信号線に出力す
る。出力タイミング信号が出力されることにより、方向
制御回路はデータ信号線のデータ転送方向を出力方向に
し、これにより出力バッファに保持されているパケット
形式データがデータ信号線を介して転送される。
次に本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明の実施例のブロック図であり、複数の
処理装置１〜４と、交換制御部５とから構成され、両者
はデータ信号線10,20,30,40と、入力タイミング信号線1
1,21,31,41と、出力タイミング信号線12,22,32,42とに
より接続されている。また、交換制御部５は出力タイミ
ング信号線12,22,32,42上の出力タイミング信号がアク
ティブの時はデータの転送方向を出力バッファ15,25,3
5,45から処理装置１〜４方向とし、アクティブでない時
は処理装置１〜４から入力バッファ14,24,34,44方向と
する方向制御回路13,23,33,43と、各処理装置１〜４か
ら入力されたパケット形式データを保持する入力バッフ
ァ14,24,34,44と、各処理装置１〜４へ出力するパケッ
ト形式データを保持する出力バッファ15,25,35,45と、
入力バッファ14,24,34,44を介してパケット形式データ
が加えられることによりパケット形式データ中の転送先
情報によって示される転送先対応の転送許可回路16,26,
36,46に転送信号18,28,38,48を出力し、転送許可回路1
6,26,36,46から許可信号19,29,39,49が出力されること
により転送先対応の出力バッファ15,25,35,45にパケッ
ト形式データを転送する転送回路６と、転送許可回路1
6,26,36,46から許可信号19,29,39,49が出力されること
により出力タイミング信号線12,22,32,42へ出力する出
力タイミング信号をアクティブにしてパケット形式デー
タの出力タイミングであることを示す出力要求回路17,2
7,37,47と、転送回路６から転送信号18,28,38,48が加え
られることにより入力タイミング信号線11,21,31,41及
び出力タイミング信号線12,22,32,42を調べ、データ信
号線10,20,30,40がデータの入力に使用されておらず、
且つ出力バッファ15,25,35,45が空であると判断するこ
とにより許可信号19,29,39,49を出力する転送許可回路1
6,26,36,46とを含んでいる。
処理装置１〜４と、交換制御部５とから構成され、両者
はデータ信号線10,20,30,40と、入力タイミング信号線1
1,21,31,41と、出力タイミング信号線12,22,32,42とに
より接続されている。また、交換制御部５は出力タイミ
ング信号線12,22,32,42上の出力タイミング信号がアク
ティブの時はデータの転送方向を出力バッファ15,25,3
5,45から処理装置１〜４方向とし、アクティブでない時
は処理装置１〜４から入力バッファ14,24,34,44方向と
する方向制御回路13,23,33,43と、各処理装置１〜４か
ら入力されたパケット形式データを保持する入力バッフ
ァ14,24,34,44と、各処理装置１〜４へ出力するパケッ
ト形式データを保持する出力バッファ15,25,35,45と、
入力バッファ14,24,34,44を介してパケット形式データ
が加えられることによりパケット形式データ中の転送先
情報によって示される転送先対応の転送許可回路16,26,
36,46に転送信号18,28,38,48を出力し、転送許可回路1
6,26,36,46から許可信号19,29,39,49が出力されること
により転送先対応の出力バッファ15,25,35,45にパケッ
ト形式データを転送する転送回路６と、転送許可回路1
6,26,36,46から許可信号19,29,39,49が出力されること
により出力タイミング信号線12,22,32,42へ出力する出
力タイミング信号をアクティブにしてパケット形式デー
タの出力タイミングであることを示す出力要求回路17,2
7,37,47と、転送回路６から転送信号18,28,38,48が加え
られることにより入力タイミング信号線11,21,31,41及
び出力タイミング信号線12,22,32,42を調べ、データ信
号線10,20,30,40がデータの入力に使用されておらず、
且つ出力バッファ15,25,35,45が空であると判断するこ
とにより許可信号19,29,39,49を出力する転送許可回路1
6,26,36,46とを含んでいる。
第２図は処理装置１が処理装置３に対してパケット形
式データを転送する場合のタイムチャートであり、以下
各図を参照して動作を説明する。
式データを転送する場合のタイムチャートであり、以下
各図を参照して動作を説明する。
処理装置１はパケット形式データを処理装置３へ転送
する場合、出力タイミング信号12がアクティブになって
いないことを確認した後、データと転送先の処理装置３
を示す転送先情報とを含むパケット形式データをデータ
信号線10に出力すると共に入力タイミング信号線11に出
力する入力タイミング信号をアクティブにする。これに
より、データ信号線10に出力されたパケット形式データ
は方向制御回路13を介して入力バッファ14にセットさ
れ、転送回路６に加えられる。転送回路６は入力バッフ
ァ14を介して加えられたパケット形式データ中の転送先
情報を調べ、転送先情報によって示される転送先対応の
転送許可回路に対して転送信号を出力する。この場合、
転送先情報は処理装置３を示しているので、転送回路６
は処理装置３対応の転送許可回路36に転送信号38を出力
することになる。
する場合、出力タイミング信号12がアクティブになって
いないことを確認した後、データと転送先の処理装置３
を示す転送先情報とを含むパケット形式データをデータ
信号線10に出力すると共に入力タイミング信号線11に出
力する入力タイミング信号をアクティブにする。これに
より、データ信号線10に出力されたパケット形式データ
は方向制御回路13を介して入力バッファ14にセットさ
れ、転送回路６に加えられる。転送回路６は入力バッフ
ァ14を介して加えられたパケット形式データ中の転送先
情報を調べ、転送先情報によって示される転送先対応の
転送許可回路に対して転送信号を出力する。この場合、
転送先情報は処理装置３を示しているので、転送回路６
は処理装置３対応の転送許可回路36に転送信号38を出力
することになる。
転送許可回路36は転送信号38が加えられることによ
り、入力タイミング信号線31上の入力タイミング信号及
び出力要求回路37から出力される出力タイミング信号を
調べ、データ信号線30がパケット形式データの入力に使
用されておらず、且つ他のパケット形式データを出力中
でないこと（出力バッファ35が空であること）を確認す
ることにより許可信号39をアクティブにする。これによ
り、転送回路６はパケット形式データを転送先である処
理装置３対応の出力バッファ35に出力し、主力バッファ
35は転送回路６から出力されたパケット形式データを保
持し、出力要求回路37は出力タイミング信号線32に出力
する出力タイミング信号をアクティブにする。
り、入力タイミング信号線31上の入力タイミング信号及
び出力要求回路37から出力される出力タイミング信号を
調べ、データ信号線30がパケット形式データの入力に使
用されておらず、且つ他のパケット形式データを出力中
でないこと（出力バッファ35が空であること）を確認す
ることにより許可信号39をアクティブにする。これによ
り、転送回路６はパケット形式データを転送先である処
理装置３対応の出力バッファ35に出力し、主力バッファ
35は転送回路６から出力されたパケット形式データを保
持し、出力要求回路37は出力タイミング信号線32に出力
する出力タイミング信号をアクティブにする。
出力タイミング信号線32上の出力タイミング信号がア
クティブにされることにより、方向制御回路33のデータ
転送方向は出力バッファ35から処理装置３の方向となる
ので、出力バッファ35にセットされているパケット形式
データは方向制御回路33及びデータ信号線30を介して処
理装置３へ転送される。また、出力要求回路37の出力信
号である出力タイミング信号がアクティブにされること
により、転送回路６は転送信号38をリセットして転送許
可回路36をリセットする。
クティブにされることにより、方向制御回路33のデータ
転送方向は出力バッファ35から処理装置３の方向となる
ので、出力バッファ35にセットされているパケット形式
データは方向制御回路33及びデータ信号線30を介して処
理装置３へ転送される。また、出力要求回路37の出力信
号である出力タイミング信号がアクティブにされること
により、転送回路６は転送信号38をリセットして転送許
可回路36をリセットする。
尚、上述した実施例はパケット形式データを処理装置
１から処理装置３へ転送する場合を例にとって説明した
が、他の処理装置間のパケット形式データの転送も同様
にして行なわれる。
１から処理装置３へ転送する場合を例にとって説明した
が、他の処理装置間のパケット形式データの転送も同様
にして行なわれる。
以上説明したように、本発明はパケット形式データを
同一のデータ信号線を用いて双方向に転送するようにし
たものであるので、データ信号線の本数を少ないものと
することができる効果がある。
同一のデータ信号線を用いて双方向に転送するようにし
たものであるので、データ信号線の本数を少ないものと
することができる効果がある。
第１図は本発明の実施例のブロック図及び、 第２図は第１図のタイムチャートである。 図に於いて、１〜４……処理装置、５……交換制御部、
６……転送回路、10,20,30,40……データ信号線、11,2
1,31,41……入力タイミング信号線、12,22,32,42……出
力タイミング信号線、13,23,33,43……方向制御回路、1
4,24,34,44……入力バッファ、15,25,35,45……出力バ
ッファ、16,26,36,46……転送許可回路、17,27,37,47…
…出力要求回路、18,28,38,48……転送信号、19,29,39,
49……許可信号。
６……転送回路、10,20,30,40……データ信号線、11,2
1,31,41……入力タイミング信号線、12,22,32,42……出
力タイミング信号線、13,23,33,43……方向制御回路、1
4,24,34,44……入力バッファ、15,25,35,45……出力バ
ッファ、16,26,36,46……転送許可回路、17,27,37,47…
…出力要求回路、18,28,38,48……転送信号、19,29,39,
49……許可信号。
Claims (1)
- 【請求項１】交換制御部と、該交換制御部に接続された
複数の処理装置とから構成され、前記各処理装置が互い
に前記交換制御部を介して転送先情報を含むパケット形
式データを送受信するパケットネットワークに於いて、 前記交換制御部と前記各処理装置とを接続する、パケッ
ト形式データの双方向転送が可能な前記処理装置毎のデ
ータ信号線と、 前記交換制御部と前記処理装置とを接続する、前記処理
装置毎の入力タイミング信号線と、 前記交換制御部と前記処理装置とを接続する、前記処理
装置毎の出力タイミング信号線とを備えると共に、 前記各処理装置は、パケット形式データの送信時、自処
理装置に対応する出力タイミング信号線の状態が、デー
タ信号線がパケット形式データを出力するために使用さ
れていないことを示している場合は、自処理装置に対応
するデータ信号線にパケット形式データを出力すると共
に自処理装置に対応する入力タイミング信号線の状態を
データ信号線がパケット形式データを入力するために使
用されていることを示すものにする構成を備え、 前記交換制御部は、 前記各処理装置毎の入力バッファであって、対応する処
理装置から前記データ信号線を介して送られてきたパケ
ット形式データを保持する入力バッファと、 前記各処理装置毎の出力バッファであって、対応する処
理装置へ前記データ信号線を介して送るパケット形式デ
ータを保持する出力バッファと、 前記各処理装置毎の転送許可回路であって、転送信号に
応答して自転送許可回路と対応する入力タイミング信号
線の状態が、データ信号線がパケット形式データの入力
に使用されていないことを示し、且つ自転送許可回路と
対応する出力タイミング信号線の状態が、出力バッファ
が空であることを示していることによりパケット形式デ
ータの転送を許可する転送許可回路と、 前記各入力バッファにパケット形式データが保持される
ことにより、パケット形式データの転送先の処理装置に
対応した転送許可回路に転送信号を加え、該転送許可回
路によりパケット形式データの転送が許可されることに
よりパケット形式データを転送先の処理装置対応の出力
バッファに転送して保持させる転送回路と、 前記各処理装置毎の出力要求回路であって、自出力要求
回路と対応する転送許可回路でパケット形式データの転
送が許可されることにより、自出力要求回路と対応する
出力タイミング信号線に出力タイミング信号を出力する
出力要求回路と、 前記各処理装置毎の方向制御回路であって、自方向制御
回路に対応する出力要求回路から出力される出力タイミ
ング信号に基づいて自方向制御回路に対応するデータ信
号線のデータ転送方向を、処理装置から入力バッファへ
の方向とするか、出力バッファから処理装置への方向と
するかを制御する方向制御回路とを含むことを特徴とす
るパケットネットワーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14433689A JP2616010B2 (ja) | 1989-06-07 | 1989-06-07 | パケットネットワーク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14433689A JP2616010B2 (ja) | 1989-06-07 | 1989-06-07 | パケットネットワーク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0310438A JPH0310438A (ja) | 1991-01-18 |
| JP2616010B2 true JP2616010B2 (ja) | 1997-06-04 |
Family
ID=15359743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14433689A Expired - Lifetime JP2616010B2 (ja) | 1989-06-07 | 1989-06-07 | パケットネットワーク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616010B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60237743A (ja) * | 1984-05-11 | 1985-11-26 | Nec Corp | 大容量デ−タ交換機 |
| JPS63184434A (ja) * | 1987-01-26 | 1988-07-29 | Fujitsu Ltd | 端末間相互通信方式 |
-
1989
- 1989-06-07 JP JP14433689A patent/JP2616010B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0310438A (ja) | 1991-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616010B2 (ja) | パケットネットワーク | |
| JPS636893B2 (ja) | ||
| JP3799741B2 (ja) | バスコントローラ | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JP3067159B2 (ja) | パケット交換装置の信号方向制御方法及び装置 | |
| JPS6146550A (ja) | バス間結合装置 | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPS62286152A (ja) | 入出力装置の制御装置 | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JP3606163B2 (ja) | プライベートデバイス用ｆｃ−ａｌスイッチの実現方法 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPH0247953A (ja) | データ転送方式 | |
| JPH01131945A (ja) | 通信制御装置 | |
| JPH0612418A (ja) | 文書作成装置への外字データの登録システム及び方法 | |
| JPH0437459B2 (ja) | ||
| JPS6295654A (ja) | 非同期デ−タ伝送方式 | |
| JPH0658655B2 (ja) | シリアルｉ／ｏ方式 | |
| JPS62145456A (ja) | 双方向バスのデ−タ転送制御方式 | |
| JPS6184946A (ja) | 簡易マルチブロツク伝送装置 | |
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPH04205365A (ja) | データ通信装置 | |
| JPS6249742A (ja) | デ−タ送受信方式 | |
| JPH04278732A (ja) | 装置切り替え方式 | |
| JPH04175032A (ja) | コンピュータ通信ネットワーク | |
| JPH0734190B2 (ja) | デ−タ伝送システムにおける通信制御装置 |