JP2605566B2 - 適応型等化器 - Google Patents
適応型等化器Info
- Publication number
- JP2605566B2 JP2605566B2 JP4347220A JP34722092A JP2605566B2 JP 2605566 B2 JP2605566 B2 JP 2605566B2 JP 4347220 A JP4347220 A JP 4347220A JP 34722092 A JP34722092 A JP 34722092A JP 2605566 B2 JP2605566 B2 JP 2605566B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impulse response
- channel impulse
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、同一チャネル干渉波が
存在しかつ符号間干渉が生じる通信路を介してデータ伝
送を行なう場合、受信信号レベルが落ち込んだ際に生じ
得る適応型投下器の同一チャネル干渉波へのフォールス
ロックを回避し、データ伝送特性を向上するようにした
適応型等化器に関する。
存在しかつ符号間干渉が生じる通信路を介してデータ伝
送を行なう場合、受信信号レベルが落ち込んだ際に生じ
得る適応型投下器の同一チャネル干渉波へのフォールス
ロックを回避し、データ伝送特性を向上するようにした
適応型等化器に関する。
【０００２】
【従来の技術】従来から符号間干渉と同一チャネル干渉
波とが存在する場合、空間ダイバーチチと等化器とを用
いて受信特性を向上する方式が知られている（例えば、
吉野仁，鈴木博，“移動無線におけるダイバーシチ等化
方式の同一チャネル干渉特性”，１９９２年電子情報通
信学会秋季大会，Ｂ−２６０）。この方式は、図５に示
すように、複数のアンテナ５００，５０１から得られる
複数の受信信号を受信し、これらの複数の受信信号を等
化器５０２にて等化し合成して復調するものである。
波とが存在する場合、空間ダイバーチチと等化器とを用
いて受信特性を向上する方式が知られている（例えば、
吉野仁，鈴木博，“移動無線におけるダイバーシチ等化
方式の同一チャネル干渉特性”，１９９２年電子情報通
信学会秋季大会，Ｂ−２６０）。この方式は、図５に示
すように、複数のアンテナ５００，５０１から得られる
複数の受信信号を受信し、これらの複数の受信信号を等
化器５０２にて等化し合成して復調するものである。
【０００３】
【発明が解決しようとする課題】しかしながらこのよう
な従来の技術では、同一チャネル干渉波に対する特性の
向上は、主に空間ダイバーシチにより得られるものであ
る。このため、同一チャネル干渉が大きい場合には、ダ
イバーシチが必須となり、受信機の構成が複雑になって
しまうという問題点がある。
な従来の技術では、同一チャネル干渉波に対する特性の
向上は、主に空間ダイバーシチにより得られるものであ
る。このため、同一チャネル干渉が大きい場合には、ダ
イバーシチが必須となり、受信機の構成が複雑になって
しまうという問題点がある。
【０００４】
【課題を解決するための手段】本願の発明は、受信信号
とその等化判定結果とに応じて、各時刻ｋでの通信路イ
ンパルスレスポンスベクトルｈ（ｋ）を推定して出力す
る通信路インパルスレスポンス推定回路と、前記通信路
インパルスレスポンスベクトルｈ（ｋ）を入力し、前記
通信路インパルスレスポンスベクトルｈ（ｋ）の最大応
答成分と他の応答成分との比に基づいて、該他の応答成
分を抑圧する変換を施し、変換された通信路インパルス
レスポンスベクトルｈ’（ｋ）を得る通信路インパルス
レスポンスベクトル変換回路と、前記受信信号と前記変
換された通信路インパルスレスポンスベクトルｈ’
（ｋ）に基づいて受信信号を等化して前記等化判定結果
を出力する等化器と、を備えている。
とその等化判定結果とに応じて、各時刻ｋでの通信路イ
ンパルスレスポンスベクトルｈ（ｋ）を推定して出力す
る通信路インパルスレスポンス推定回路と、前記通信路
インパルスレスポンスベクトルｈ（ｋ）を入力し、前記
通信路インパルスレスポンスベクトルｈ（ｋ）の最大応
答成分と他の応答成分との比に基づいて、該他の応答成
分を抑圧する変換を施し、変換された通信路インパルス
レスポンスベクトルｈ’（ｋ）を得る通信路インパルス
レスポンスベクトル変換回路と、前記受信信号と前記変
換された通信路インパルスレスポンスベクトルｈ’
（ｋ）に基づいて受信信号を等化して前記等化判定結果
を出力する等化器と、を備えている。
【０００５】
【作用】通信路からの希望波の受信信号レベルが低下し
てくると、受信信号に含まれる雑音成分や同一チャネル
干渉波成分が相対的に増加してくる。このような場合、
通信路インパルスレスポンス推定回路は、同一チャネル
干渉波成分が存在しない場合、ランダムな雑音のために
動作は非常に不安定になってしまうが、再び希望波のレ
ベルガ復旧すると安定に動作する。これに対し、同一チ
ャネル干渉波が存在すると、通信路インパルスレスポン
ス推定回路は干渉波に対してロックしてしまい、見かけ
上は安定に動作しているが、実際の推定ベクトルは全く
異なるものになってしまう。このような実際とは異なる
通信路インパルスレスポンス推定ベクトルが等化回路に
供給されると、受信特性は大きく劣化してしまう。
てくると、受信信号に含まれる雑音成分や同一チャネル
干渉波成分が相対的に増加してくる。このような場合、
通信路インパルスレスポンス推定回路は、同一チャネル
干渉波成分が存在しない場合、ランダムな雑音のために
動作は非常に不安定になってしまうが、再び希望波のレ
ベルガ復旧すると安定に動作する。これに対し、同一チ
ャネル干渉波が存在すると、通信路インパルスレスポン
ス推定回路は干渉波に対してロックしてしまい、見かけ
上は安定に動作しているが、実際の推定ベクトルは全く
異なるものになってしまう。このような実際とは異なる
通信路インパルスレスポンス推定ベクトルが等化回路に
供給されると、受信特性は大きく劣化してしまう。
【０００６】本発明では、通信路インパルスレスポンス
変換回路において、通信路インパルスレスポンス推定回
路で推定された通信路インパルスレスポンス推定ベクト
ルのうち、干渉波成分と推定させる成分のゲインを下げ
た後に、等化回路に供給する。これにより、同一チャネ
ル干渉波による受信特性の劣化を抑圧することができ
る。
変換回路において、通信路インパルスレスポンス推定回
路で推定された通信路インパルスレスポンス推定ベクト
ルのうち、干渉波成分と推定させる成分のゲインを下げ
た後に、等化回路に供給する。これにより、同一チャネ
ル干渉波による受信特性の劣化を抑圧することができ
る。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の一実施例を示す系統図で
ある。同図において、参照符号１００は入力端子、１０
１は等化回路、１０２は通信路インパルスレスポンス推
定回路、１０３は通信路インパルスレスポンス変換回
路、１０４は出力端子をそれぞれ示す。
ある。同図において、参照符号１００は入力端子、１０
１は等化回路、１０２は通信路インパルスレスポンス推
定回路、１０３は通信路インパルスレスポンス変換回
路、１０４は出力端子をそれぞれ示す。
【０００９】入力端子１００から入力された受信信号
は、通信路インパルスレスポンス推定回路１０２と等化
回路１０１とに入力される。通信路インパルスレスポン
ス推定回路１０２は、入力端子１００からの受信信号と
投下回路１０１から得られる判定結果とを入力して、通
信路インパルスレスポンスベクトルｈ（ｋ）を出力す
る。
は、通信路インパルスレスポンス推定回路１０２と等化
回路１０１とに入力される。通信路インパルスレスポン
ス推定回路１０２は、入力端子１００からの受信信号と
投下回路１０１から得られる判定結果とを入力して、通
信路インパルスレスポンスベクトルｈ（ｋ）を出力す
る。
【００１０】通信路インパルスレスポンス推定回路１０
２は、例えば、Ｊ．Ｇ．Ｐｒｏａｋｉｓ，“Ｄｉｇｉｔ
ａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，１９８３，Ｍ
ｃＧｒｏｗ−Ｈｉｌｌ，Ｆｉｇ．６．７．５に示される
ようなトランスバーサル型フィルタによて構成すること
ができる。ここで判定結果として、トレーニング信号を
受信している間には予め定められた系列を、またトレー
ニング信号以外の信号を受信している間には等化器の判
定結果をそれぞれ入力しても良い。また、通信路インパ
ルスレスポンスベクトルの推定手段としては、例えば、
古谷，後川，伊佐，佐藤，“ブラインドビタビ等化方式
の一提案”，１９９１年電子情報通信学会春季全国大
会，Ａ−１４１に示されるような受信信号のみから推定
する方法や、判定結果としてトレーニング信号を受信し
ている間には予め定められた系列を、トレーニング信号
以外の信号を受信している間には等化機の判定結果をそ
れぞれリファレンスとして入力する方法が知られてい
る。
２は、例えば、Ｊ．Ｇ．Ｐｒｏａｋｉｓ，“Ｄｉｇｉｔ
ａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，１９８３，Ｍ
ｃＧｒｏｗ−Ｈｉｌｌ，Ｆｉｇ．６．７．５に示される
ようなトランスバーサル型フィルタによて構成すること
ができる。ここで判定結果として、トレーニング信号を
受信している間には予め定められた系列を、またトレー
ニング信号以外の信号を受信している間には等化器の判
定結果をそれぞれ入力しても良い。また、通信路インパ
ルスレスポンスベクトルの推定手段としては、例えば、
古谷，後川，伊佐，佐藤，“ブラインドビタビ等化方式
の一提案”，１９９１年電子情報通信学会春季全国大
会，Ａ−１４１に示されるような受信信号のみから推定
する方法や、判定結果としてトレーニング信号を受信し
ている間には予め定められた系列を、トレーニング信号
以外の信号を受信している間には等化機の判定結果をそ
れぞれリファレンスとして入力する方法が知られてい
る。
【００１１】このようにして得られた通信路インパルス
レスポンスベクトルｈ（ｋ）は、通信路インパルスレス
ポンス変換回路１０３に入力される。通信路インパルス
レスＢンス変換回路は、入力された通信路インパルスレ
スポンスベクトルｈ（ｋ）を所望の通信路インパルスレ
スポンスベクトルｈ′（ｋ）に変換して出力する。
レスポンスベクトルｈ（ｋ）は、通信路インパルスレス
ポンス変換回路１０３に入力される。通信路インパルス
レスＢンス変換回路は、入力された通信路インパルスレ
スポンスベクトルｈ（ｋ）を所望の通信路インパルスレ
スポンスベクトルｈ′（ｋ）に変換して出力する。
【００１２】図２は本実施例中の通信路インパルスレス
ポンス変換回路１０３の構成例を示す。同図において、
参照符号２００（０）〜２００（Ｎ−１）は入力端子、
２０１（０）〜２０１（Ｎ−１）は絶対値演算回路（Ａ
ＢＳ）、２０２（０）〜２０２（Ｎ−１）は出力端子、
２０３（０）〜２０３（Ｎ−１）は乗算回路、２０４は
ゲート回路（ＧＡＴＥ）、２０５及び２０６は最大値検
出回路（ＭＡＸ）、２０７は除算回路（ｈMAX ／
ｈNEXT）、２０８は重み係数発生回路（ＷｅｉｇｈｔＣ
ｏｎｔｒｏｌｌｅｒ）をそれぞれ示す。同図において通
信路インパルスレスポンスベクトルｈ（ｋ）は、Ｎ個の
要素を有するベクトルである。入力端子２００（０）〜
２００（Ｎ−１）には、通信路インパルスレスポンス推
定回路１０２から得られる通信路インパルスレスポンス
ベクトルｈ（ｋ）のＮ個の要素がそれぞれ入力される。
絶対値演算回路２０１（０）〜２０１（Ｎ−１）は、入
力端子２００（０）〜２００（Ｎ−１）からの入力信号
の絶対値を求めて、最大値検出回路２０５とゲート回路
２０４とに出力する。ここで、絶対値演算回路の代わり
に電力検出路を用いても良い。最大値検出回路２０５
は、Ｎ個の入力信号のうち最大となる値（ｈMAX ）を除
算回路２０７に出力するとともに、絶対値演算回路２０
１（０）〜２０１（Ｎ−１）の中で最大値を与えるもの
を表示する制御信号をゲート回路２０４及び重み係数発
生回路２０８に出力する。ゲート回路２０４は、最大値
検出回路２０５から与えられる制御信号と絶対値演算回
路２０１（０）〜２０１（Ｎ−１）からの信号とを入力
して、最大値を与える絶対値演算回路からの出力だけを
ゲートし、残りのＮ−１個の絶対値演算回路からの信号
を最大値検出回路出力２０６に出力する。最大値検出回
路２０６は、ゲート回路２０４から入力されるＮ−１個
の入力信号の中から最大値（ｈNEXT）を検出して、除算
回路２０７に出力する。このとき、最大値検出回路２０
６の出力は、絶対値演算回路群２０１（０）〜２０１
（Ｎ−１）の出力のうち、２番目に大きい値を出力する
ことになる。除算回路２０７は、最大値検出回路２０６
及び２０６からの信号の比（ｈMAX ／ｈNEXT）を求めて
重み係数発生回路２０８に出力する。ここで、ｈNEXTは
希望波成分（ｈMAX ）に対する最大の干渉成分と表わす
と考えられるから、除算回路２０７の出力の値が大きい
ほど干渉成分が小さいことになる。重み係数発生回路２
０８は、除算回路２０７の出力と最大値検出回路２０５
からの最大値を与える絶対値演算回路を示す制御信号を
入力し、これらの信号に基づいて通信路インパルスレス
ポンスベクトルｈ（ｋ）の各要素に対する重み係数を求
め、乗算回路２０３（０）〜２０３（Ｎ−１）に出力す
る。乗算回路２０３（０）〜２０３（Ｎ−１）は、重み
係数発生回路２０８から得られる通信路インパルスレス
ポンスベクトルｈ（ｋ）の各要素に対する重み係数と入
力端子２００（０）〜２００（Ｎ−１）から得られる通
信路インパルスレスポンス推定ベクトルｈ（ｋ）の各要
素とを乗算し、得られた信号を変換された通信路インパ
ルスレスポンスベクトルｈ（ｋ）として出力端子２０２
（０）〜２０２（Ｎ−１）に出力する。
ポンス変換回路１０３の構成例を示す。同図において、
参照符号２００（０）〜２００（Ｎ−１）は入力端子、
２０１（０）〜２０１（Ｎ−１）は絶対値演算回路（Ａ
ＢＳ）、２０２（０）〜２０２（Ｎ−１）は出力端子、
２０３（０）〜２０３（Ｎ−１）は乗算回路、２０４は
ゲート回路（ＧＡＴＥ）、２０５及び２０６は最大値検
出回路（ＭＡＸ）、２０７は除算回路（ｈMAX ／
ｈNEXT）、２０８は重み係数発生回路（ＷｅｉｇｈｔＣ
ｏｎｔｒｏｌｌｅｒ）をそれぞれ示す。同図において通
信路インパルスレスポンスベクトルｈ（ｋ）は、Ｎ個の
要素を有するベクトルである。入力端子２００（０）〜
２００（Ｎ−１）には、通信路インパルスレスポンス推
定回路１０２から得られる通信路インパルスレスポンス
ベクトルｈ（ｋ）のＮ個の要素がそれぞれ入力される。
絶対値演算回路２０１（０）〜２０１（Ｎ−１）は、入
力端子２００（０）〜２００（Ｎ−１）からの入力信号
の絶対値を求めて、最大値検出回路２０５とゲート回路
２０４とに出力する。ここで、絶対値演算回路の代わり
に電力検出路を用いても良い。最大値検出回路２０５
は、Ｎ個の入力信号のうち最大となる値（ｈMAX ）を除
算回路２０７に出力するとともに、絶対値演算回路２０
１（０）〜２０１（Ｎ−１）の中で最大値を与えるもの
を表示する制御信号をゲート回路２０４及び重み係数発
生回路２０８に出力する。ゲート回路２０４は、最大値
検出回路２０５から与えられる制御信号と絶対値演算回
路２０１（０）〜２０１（Ｎ−１）からの信号とを入力
して、最大値を与える絶対値演算回路からの出力だけを
ゲートし、残りのＮ−１個の絶対値演算回路からの信号
を最大値検出回路出力２０６に出力する。最大値検出回
路２０６は、ゲート回路２０４から入力されるＮ−１個
の入力信号の中から最大値（ｈNEXT）を検出して、除算
回路２０７に出力する。このとき、最大値検出回路２０
６の出力は、絶対値演算回路群２０１（０）〜２０１
（Ｎ−１）の出力のうち、２番目に大きい値を出力する
ことになる。除算回路２０７は、最大値検出回路２０６
及び２０６からの信号の比（ｈMAX ／ｈNEXT）を求めて
重み係数発生回路２０８に出力する。ここで、ｈNEXTは
希望波成分（ｈMAX ）に対する最大の干渉成分と表わす
と考えられるから、除算回路２０７の出力の値が大きい
ほど干渉成分が小さいことになる。重み係数発生回路２
０８は、除算回路２０７の出力と最大値検出回路２０５
からの最大値を与える絶対値演算回路を示す制御信号を
入力し、これらの信号に基づいて通信路インパルスレス
ポンスベクトルｈ（ｋ）の各要素に対する重み係数を求
め、乗算回路２０３（０）〜２０３（Ｎ−１）に出力す
る。乗算回路２０３（０）〜２０３（Ｎ−１）は、重み
係数発生回路２０８から得られる通信路インパルスレス
ポンスベクトルｈ（ｋ）の各要素に対する重み係数と入
力端子２００（０）〜２００（Ｎ−１）から得られる通
信路インパルスレスポンス推定ベクトルｈ（ｋ）の各要
素とを乗算し、得られた信号を変換された通信路インパ
ルスレスポンスベクトルｈ（ｋ）として出力端子２０２
（０）〜２０２（Ｎ−１）に出力する。
【００１３】図２中の重み係数発生回路２０８は例えば
図３のように構成することができる。同図において、参
照符号３００，３０１は入力端子、３０４は制御回路、
３０５は重み係数候補記憶メモリ、３０６（０）〜３０
６（Ｎ−１）はセレクタ、３０７（０）〜３０７（Ｎ−
１）は出力端子をそれぞれ示す。除算回路２０７の出力
と最大値検出回路２０５からの得られる最大値を与える
絶対値演算回路（２０１（０）〜２０１（Ｎ−１）のう
ちの１つ）を示す制御信号とは、入力端子３００及び３
０１を介して制御回路３０４に入力される。ここで、除
算回路２０７からの出力は干渉成分の大きさを示すもの
であるから、制御回路３０４は入力端子３００からの信
号の大小に基づいて干渉成分を推定する。一方、最大値
検出回路２０５からの最大値を与える絶対値演算回路を
示す制御信号から、希望波成分が最大となる通信路イン
パルスレスポンスベクトルｈ（ｋ）の中の要素を検出す
る。制御回路３０４は、セレクタ３０６（０）〜３０６
（Ｎ−１）のうち、希望波成分が最大となる通信路イン
パルスレスポンスベクトルｈ（ｋ）の中の要素に対応す
るセレクタに対して、重み係数候補記憶メモリ３０５の
中から最大の値を選択して出力するように制御する。ま
た、他のセレクタに対しは、干渉成分の推定に基づい
て、干渉成分が大きい場合には重み係数候補記憶メモリ
３０５のうちの小さい値、干渉成分が小さい場合には重
み係数候補記憶メモリ３０５のうちの大きい値を選択し
て出力するように制御する。このようにして、通信路イ
ンパルスレスポンスベクトルｈ（ｋ）の各要素に対する
重み係数はセレクタ３０６（０）〜３０６（Ｎ−１）の
出力として得られ、出力端子３０７（０）〜３０７（Ｎ
−１）を介して乗算回路２０１（０）〜２０１（Ｎ−
１）に出力される。 図４は、図２中の重み係数発生回
路２０８の他の構成例を示す系統図である。同図におい
て、参照符号４００，４０１は入力端子、４０２はスレ
ッショルド記憶メモリ、４０３は比較回路、４０４は制
御回路、４０５は重み係数候補記憶メモリ、４０６
（０）〜４０６（Ｎ−１）はセレクタ、４０７（０）〜
４０７（Ｎ−１）出力端子をそれぞれ示す。除算回路２
０７の出力は、入力端子４００を介して比較回路４０３
に入力される。比較回路４０３では、除算回路２０７の
出力とスレッショルド記憶メモリ４０２に記憶されたス
レッショルド値とを入力し、除算回路２０７の出力があ
らかじめ定められてスレッショルドよりも大きいか小さ
いかを制御回路４０４に通知する。ここで、除算回路２
０７からの出力は干渉成分の大きさを示すものであり、
前述のように、この値が大きいほど干渉成分が小さくな
ることを示す。一方、最大値検出回路２０５から得られ
る最大値を与える絶対値演算回路（２０１（０）〜２０
１（Ｎ−１）のうちの１つ）を示す制御信号は、入力端
子４０１を介して制御回路４０４に入力される。制御回
路４０４は比較回路４０３からの信号に基づいてセレク
タ４０６（０）〜４０６（Ｎ−１）を次のように制御す
る。まず、除算回路２０７の出力がスレッショルド記憶
メモリ４０２に記憶されたスレッショルドよりも大きい
場合には、参照成分が小さいと判断し、全てのセレクタ
４０６（０）〜４０６（Ｎ−１）に対して、通信路イン
パルスレスポンスベクトルｈ（ｋ）を変換しない重み係
数、１．０を重み係数候補記憶メモリ４０２に記憶され
たスレッショルドよりも小さい場合には、干渉成分は大
きいと判断する。このとき、制御回路は、最大値検出回
路２０５から得られる最大値を与える絶対値演算回路
（２０１（０）〜２０１（Ｎ−１））を示す制御信号に
基づいて、セレクタ４０６（０）〜４０６（Ｎ−１）の
うち、最大値を与える絶対値演算回路（２０１（０）〜
２０１（Ｎ−１）のうちの一つ）に入力される通信路イ
ンパルスレスポンスベクトルｈ（ｋ）の要素に対する重
み係数を選択するセレクタは１．０を、その外の全ての
セレクタは０．０を選択するようにセレクタ４０６
（０）〜４０６（Ｎ−１）を制御する。このようにし
て、通信路インパルスレスポンスベクトルｈ（ｋ）の各
要素に対する重み係数はセレクタ４０６（０）〜４０６
（Ｎ−１）の出力として得られ、出力端子４０７（０）
〜４０７（Ｎ−１）を介して乗算回路２０１（０）〜２
０１（Ｎ−１）に出力される。
図３のように構成することができる。同図において、参
照符号３００，３０１は入力端子、３０４は制御回路、
３０５は重み係数候補記憶メモリ、３０６（０）〜３０
６（Ｎ−１）はセレクタ、３０７（０）〜３０７（Ｎ−
１）は出力端子をそれぞれ示す。除算回路２０７の出力
と最大値検出回路２０５からの得られる最大値を与える
絶対値演算回路（２０１（０）〜２０１（Ｎ−１）のう
ちの１つ）を示す制御信号とは、入力端子３００及び３
０１を介して制御回路３０４に入力される。ここで、除
算回路２０７からの出力は干渉成分の大きさを示すもの
であるから、制御回路３０４は入力端子３００からの信
号の大小に基づいて干渉成分を推定する。一方、最大値
検出回路２０５からの最大値を与える絶対値演算回路を
示す制御信号から、希望波成分が最大となる通信路イン
パルスレスポンスベクトルｈ（ｋ）の中の要素を検出す
る。制御回路３０４は、セレクタ３０６（０）〜３０６
（Ｎ−１）のうち、希望波成分が最大となる通信路イン
パルスレスポンスベクトルｈ（ｋ）の中の要素に対応す
るセレクタに対して、重み係数候補記憶メモリ３０５の
中から最大の値を選択して出力するように制御する。ま
た、他のセレクタに対しは、干渉成分の推定に基づい
て、干渉成分が大きい場合には重み係数候補記憶メモリ
３０５のうちの小さい値、干渉成分が小さい場合には重
み係数候補記憶メモリ３０５のうちの大きい値を選択し
て出力するように制御する。このようにして、通信路イ
ンパルスレスポンスベクトルｈ（ｋ）の各要素に対する
重み係数はセレクタ３０６（０）〜３０６（Ｎ−１）の
出力として得られ、出力端子３０７（０）〜３０７（Ｎ
−１）を介して乗算回路２０１（０）〜２０１（Ｎ−
１）に出力される。 図４は、図２中の重み係数発生回
路２０８の他の構成例を示す系統図である。同図におい
て、参照符号４００，４０１は入力端子、４０２はスレ
ッショルド記憶メモリ、４０３は比較回路、４０４は制
御回路、４０５は重み係数候補記憶メモリ、４０６
（０）〜４０６（Ｎ−１）はセレクタ、４０７（０）〜
４０７（Ｎ−１）出力端子をそれぞれ示す。除算回路２
０７の出力は、入力端子４００を介して比較回路４０３
に入力される。比較回路４０３では、除算回路２０７の
出力とスレッショルド記憶メモリ４０２に記憶されたス
レッショルド値とを入力し、除算回路２０７の出力があ
らかじめ定められてスレッショルドよりも大きいか小さ
いかを制御回路４０４に通知する。ここで、除算回路２
０７からの出力は干渉成分の大きさを示すものであり、
前述のように、この値が大きいほど干渉成分が小さくな
ることを示す。一方、最大値検出回路２０５から得られ
る最大値を与える絶対値演算回路（２０１（０）〜２０
１（Ｎ−１）のうちの１つ）を示す制御信号は、入力端
子４０１を介して制御回路４０４に入力される。制御回
路４０４は比較回路４０３からの信号に基づいてセレク
タ４０６（０）〜４０６（Ｎ−１）を次のように制御す
る。まず、除算回路２０７の出力がスレッショルド記憶
メモリ４０２に記憶されたスレッショルドよりも大きい
場合には、参照成分が小さいと判断し、全てのセレクタ
４０６（０）〜４０６（Ｎ−１）に対して、通信路イン
パルスレスポンスベクトルｈ（ｋ）を変換しない重み係
数、１．０を重み係数候補記憶メモリ４０２に記憶され
たスレッショルドよりも小さい場合には、干渉成分は大
きいと判断する。このとき、制御回路は、最大値検出回
路２０５から得られる最大値を与える絶対値演算回路
（２０１（０）〜２０１（Ｎ−１））を示す制御信号に
基づいて、セレクタ４０６（０）〜４０６（Ｎ−１）の
うち、最大値を与える絶対値演算回路（２０１（０）〜
２０１（Ｎ−１）のうちの一つ）に入力される通信路イ
ンパルスレスポンスベクトルｈ（ｋ）の要素に対する重
み係数を選択するセレクタは１．０を、その外の全ての
セレクタは０．０を選択するようにセレクタ４０６
（０）〜４０６（Ｎ−１）を制御する。このようにし
て、通信路インパルスレスポンスベクトルｈ（ｋ）の各
要素に対する重み係数はセレクタ４０６（０）〜４０６
（Ｎ−１）の出力として得られ、出力端子４０７（０）
〜４０７（Ｎ−１）を介して乗算回路２０１（０）〜２
０１（Ｎ−１）に出力される。
【００１４】以上のようにして得られる変換された通信
路インパルスレスポンスベクトルｈ′（ｋ）は、図１中
の等化器１０１に供給される。等化器１０１は、変換さ
れた通信路インパルスレスポンスベクトルｈ′（ｋ）と
入力端子１０１からの受信信号を入力して、等化結果を
出力端子１０４に出力する。等化器１０１としては、例
えば、Ｊ．Ｇ．Ｐｒｏａｋｉｓ，“Ｄｉｇｉｔａｌ Ｃ
ｏｍｍｕｎｉｃａｔｉｏｎｓ”，１９８３，ＭｃＧｒｏ
ｗ−Ｈｉｌｌに示される最尤系列推定回路を用いること
により、実現することができる。
路インパルスレスポンスベクトルｈ′（ｋ）は、図１中
の等化器１０１に供給される。等化器１０１は、変換さ
れた通信路インパルスレスポンスベクトルｈ′（ｋ）と
入力端子１０１からの受信信号を入力して、等化結果を
出力端子１０４に出力する。等化器１０１としては、例
えば、Ｊ．Ｇ．Ｐｒｏａｋｉｓ，“Ｄｉｇｉｔａｌ Ｃ
ｏｍｍｕｎｉｃａｔｉｏｎｓ”，１９８３，ＭｃＧｒｏ
ｗ−Ｈｉｌｌに示される最尤系列推定回路を用いること
により、実現することができる。
【００１５】また、本実施例の各回路は、ディジタルシ
グナルプロセッサ等用いて、ソフトウェア制御を用いて
も実現することが可能である。
グナルプロセッサ等用いて、ソフトウェア制御を用いて
も実現することが可能である。
【００１６】
【発明の効果】以上説明したように本発明によれば、同
一チャネル干渉波が存在しかつ符号間干渉が生じる通信
路を介してデータ伝送を行なう場合、受信信号レベルが
落ち込んだ際に生じ得る適応型等化器の同一チャネル干
渉波へのフォールスロックを回避し、データ伝送特性を
向上することができる。
一チャネル干渉波が存在しかつ符号間干渉が生じる通信
路を介してデータ伝送を行なう場合、受信信号レベルが
落ち込んだ際に生じ得る適応型等化器の同一チャネル干
渉波へのフォールスロックを回避し、データ伝送特性を
向上することができる。
【図１】本発明の一実施例を示す系統図である。
【図２】図１における通信路インパルスレスポンス変換
回路（１０３）の構成例を示す系統図である。
回路（１０３）の構成例を示す系統図である。
【図３】図２における重み係数発生回路（２０８）の構
成例を示す系統図である。
成例を示す系統図である。
【図４】図２における重み係数発生回路（２０８）の他
の構成例を示す系統図である。
の構成例を示す系統図である。
【図５】従来の技術の例を説明するための系統図であ
る。
る。
１００ 入力端子 １０１ 等化回路 １０２ 通信路インパルスレスポンス推定回路 １０３ 通信路インパルスレスポンス変換回路 １０４ 出力端子 ２００（０）〜２００（Ｎ−１） 入力端子 ２０１（０）〜２０１（Ｎ−１） 絶対値演算回路
（ＡＢＳ） ２０２（０）〜２０２（Ｎ−１） 出力端子 ２０３（０）〜２０３（Ｎ−１） 除算回路 ２０４ ゲート回路（ＧＡＴＥ） ２０５，２０６ 最大値検出回路（ＭＡＸ） ２０７ 除算回路 ２０８ 重み係数発生回路（Ｗｅｉｇｈｔ Ｃｏｎｔ
ｒｏｌｌｅｒ） ３００，３０１ 入力端子 ３０４ 制御回路 ３０５ 重み係数候補記憶メモリ ３０６（０）〜３０６（Ｎ−１） セレクタ ３０７（０）〜３０７（Ｎ−１） 出力端子 ４００，４０１ 入力端子 ４０２ スレッショルド記憶メモリ ４０３ 比較回路 ４０４ 制御回路 ４０５ 重み係数候補記憶メモリ ４０６（０）〜４０６（Ｎ−１） セレクタ ４０７（０）〜４０７（Ｎ−１） 出力端子
（ＡＢＳ） ２０２（０）〜２０２（Ｎ−１） 出力端子 ２０３（０）〜２０３（Ｎ−１） 除算回路 ２０４ ゲート回路（ＧＡＴＥ） ２０５，２０６ 最大値検出回路（ＭＡＸ） ２０７ 除算回路 ２０８ 重み係数発生回路（Ｗｅｉｇｈｔ Ｃｏｎｔ
ｒｏｌｌｅｒ） ３００，３０１ 入力端子 ３０４ 制御回路 ３０５ 重み係数候補記憶メモリ ３０６（０）〜３０６（Ｎ−１） セレクタ ３０７（０）〜３０７（Ｎ−１） 出力端子 ４００，４０１ 入力端子 ４０２ スレッショルド記憶メモリ ４０３ 比較回路 ４０４ 制御回路 ４０５ 重み係数候補記憶メモリ ４０６（０）〜４０６（Ｎ−１） セレクタ ４０７（０）〜４０７（Ｎ−１） 出力端子
Claims (4)
- 【請求項１】受信信号とその等化判定結果とに応じて、
各時刻ｋでの通信路インパルスレスポンスベクトルｈ
（ｋ）を推定して出力する通信路インパルスレスポンス
推定回路と、 前記通信路インパルスレスポンスベクトルｈ（ｋ）を入
力し、前記通信路インパルスレスポンスベクトルｈ
（ｋ）の最大応答成分と他の応答成分との比に基づい
て、該他の応答成分を抑圧する変換を施し、変換された
通信路インパルスレスポンスベクトルｈ’（ｋ）を得る
通信路インパルスレスポンスベクトル変換回路と、前記受信信号と前記変換された通信路インパルスレスポ
ンスベクトルｈ’（ｋ）に基づいて受信信号を等化して
前記等化判定結果を出力する等化器と、 を備えているこ
とを特徴とする適応型等化器。 - 【請求項２】 前記通信路インパルスレスポンス変換回
路は、前記通信路インパルスレスポンスベクトルｈ
（ｋ）の各要素を入力してその各要素の絶対値を求める
絶対値演算回路群と、 前記絶対値演算回路群のうちで出力が最大値を与える第
１の絶対値演算回路を示す第１の制御パルスとその最大
値とを出力する第１の最大値検出回路と、 前記絶対値演算回路群の出力と前記制御パルス１とを入
力し、前記第１の制御パルスに基づいて、前記最大値を
与える前記第１の絶対値演算回路からの信号を通過させ
ないゲート回路と、 前記ゲート回路の出力を入力とし、その入力信号の中の
最大値を求めて出力する第２の最大値検出回路と、 前記第１及び第２の最大値検出回路が出力する最大値の
比を求めて通信情報信号として出力する除算回路と、 前記第１の制御パルスと前記除算回路の出力とを入力
し、入力信号に基づいて重み係数を発生する重み係数発
生回路と、 前記通信路インパルスレスポンスベクトルｈ（ｋ）の各
要素と前記重み係数とを乗算する乗算回路群とを有する
請求項１記載の適応型等化器。 - 【請求項３】 前記重み係数発生回路は、前記第１の制
御パルスと前記通信路情報信号とを入力として、セレク
タ制御信号を出力する制御回路と、 前記重み係数の候補となる値を記憶するメモリ群と、 前記セレクタ制御信号と前記メモリ群から入力される値
を選択して出力するセレクタ回路群とを有する請求項２
記載の適応型等化器。 - 【請求項４】 前記重み係数発生回路は、予め定められ
たスレッショルド値を記憶するスレッショルド記憶メモ
リと、 前記通信路情報信号と前記スレッショルド記憶メモリに
記憶された値と比較し、その結果を出力する比較回路
と、 前記比較回路の出力と前記第１の制御パルスとを入力
て、セレクタ制御信号を出力する制御回路と、 前記重み係数の候補として２つの異なる値を記憶するメ
モリ群と、 前記セレクタ制御信号と前記メモリ群に記憶された値と
を入力して、前記セレクタ制御信号に応じて、前記メモ
リ群から入力される値を選択して出力するセレクタ回路
群とを有する請求項２記載の適応型等化器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4347220A JP2605566B2 (ja) | 1992-12-25 | 1992-12-25 | 適応型等化器 |
| CA002112020A CA2112020C (en) | 1992-12-25 | 1993-12-21 | Adaptive equalizer |
| US08/171,093 US5519727A (en) | 1992-12-25 | 1993-12-21 | Adaptive equalizer |
| DE69328413T DE69328413T2 (de) | 1992-12-25 | 1993-12-22 | Adaptiver Entzerrer |
| EP93310408A EP0604208B1 (en) | 1992-12-25 | 1993-12-22 | Adaptive equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4347220A JP2605566B2 (ja) | 1992-12-25 | 1992-12-25 | 適応型等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06197032A JPH06197032A (ja) | 1994-07-15 |
| JP2605566B2 true JP2605566B2 (ja) | 1997-04-30 |
Family
ID=18388740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4347220A Expired - Lifetime JP2605566B2 (ja) | 1992-12-25 | 1992-12-25 | 適応型等化器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5519727A (ja) |
| EP (1) | EP0604208B1 (ja) |
| JP (1) | JP2605566B2 (ja) |
| CA (1) | CA2112020C (ja) |
| DE (1) | DE69328413T2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2708162B1 (fr) * | 1993-07-20 | 1995-09-01 | Alcatel Mobile Comm France | Procédé pour déterminer la longueur optimale d'un bloc de données dans un système de communication à accès multiple à répartition dans le temps (AMRT). |
| JP2571008B2 (ja) * | 1993-12-24 | 1997-01-16 | 日本電気株式会社 | 適応型最尤系列推定器 |
| GB2287620B (en) * | 1994-03-10 | 1998-12-16 | Roke Manor Research | A digital cellular mobile radio receiver |
| FI105514B (fi) * | 1994-09-12 | 2000-08-31 | Nokia Mobile Phones Ltd | Vastaanottomenetelmä ja vastaanotin |
| FI102797B (fi) * | 1994-10-07 | 1999-02-15 | Nokia Mobile Phones Ltd | Signaalin ilmaisumenetelmä TDMA-matkaviestinjärjestelmän vastaanottime ssa sekä menetelmän toteuttava vastaanotin |
| US5805638A (en) * | 1995-12-04 | 1998-09-08 | Lucent Technologies Inc. | Systems and methods of digital wireless communication using equalization |
| DE19614543C1 (de) * | 1996-04-12 | 1997-08-28 | Philips Patentverwaltung | Entzerrer mit erweiterter Kanalschätzung für einen Empfänger in einem digitalen Übertragungssystem |
| FI103539B (fi) * | 1996-07-03 | 1999-07-15 | Nokia Telecommunications Oy | Menetelmä samankanavasignaalien voimakkuuden määrittämiseksi ja vastaa notin |
| FI101845B1 (fi) * | 1996-08-09 | 1998-08-31 | Nokia Telecommunications Oy | Menetelmä yhteyden laadun määrittämiseksi sekä vastaanotin |
| KR100241890B1 (ko) | 1997-01-10 | 2000-03-02 | 윤종용 | 디지털 통신 시스템에서 간섭 제거 회로 |
| US5933768A (en) * | 1997-02-28 | 1999-08-03 | Telefonaktiebolaget L/M Ericsson | Receiver apparatus, and associated method, for receiving a receive signal transmitted upon a channel susceptible to interference |
| US6047024A (en) * | 1997-08-22 | 2000-04-04 | Alcatel Internetworking, Inc. | Device for equalizing channel-distorted signals |
| US6891887B1 (en) | 1998-05-27 | 2005-05-10 | 3Com Corporation | Multi-carrier LAN adapter device using interpolative equalizer |
| US6704317B1 (en) | 1998-05-27 | 2004-03-09 | 3Com Corporation | Multi-carrier LAN modem server |
| US6507585B1 (en) | 1998-05-27 | 2003-01-14 | 3Com Corporation | Multi-carrier LAN adapter device using frequency domain equalizer |
| US6377683B1 (en) | 1998-05-29 | 2002-04-23 | 3Com Corporation | Low complexity frequency domain echo canceller for DMT transceivers |
| US6603811B1 (en) | 1998-05-29 | 2003-08-05 | 3Com Corporation | Low complexity frequency domain equalizer having fast re-lock |
| AT407933B (de) * | 1998-06-09 | 2001-07-25 | Juha Dipl Ing Laurila | Verfahren zur trennung und zur detektion von gleichkanal-signalen |
| AU1339499A (en) * | 1998-11-18 | 2000-06-05 | Nokia Networks Oy | A method for modifying the channel impulse response in tdma systems |
| US6658047B1 (en) * | 1999-03-10 | 2003-12-02 | Nokia Corporation | Adaptive channel equalizer |
| KR100299767B1 (ko) * | 1999-04-20 | 2001-10-29 | 김춘호 | 채널 단축 등화기 |
| US6751202B1 (en) | 1999-04-30 | 2004-06-15 | 3Com Corporation | Filtered transmit cancellation in a full-duplex modem data access arrangement (DAA) |
| US6643271B1 (en) | 1999-04-30 | 2003-11-04 | 3Com Corporation | Adjustable gain transmit cancellation in a full-duplex modem data access arrangement (DAA) |
| US6256486B1 (en) * | 1999-09-09 | 2001-07-03 | Nortel Networks Limited | Method and apparatus for measuring co-channel interference |
| MY133723A (en) | 1999-09-17 | 2007-11-30 | Ericsson Telefon Ab L M | "apparatus and method for substantially eliminating a near-channel interfering amplitude modulated signal" |
| US6912250B1 (en) * | 1999-11-12 | 2005-06-28 | Cornell Research Foundation Inc. | System and methods for precursor cancellation of intersymbol interference in a receiver |
| EP1117219B1 (en) * | 2000-01-11 | 2005-09-07 | Lucent Technologies Inc. | Frequency offset correction in the presence of intersymbol interference |
| US6782043B1 (en) * | 2000-01-18 | 2004-08-24 | Lsi Logic Corporation | Method and apparatus for estimating the length of a transmission line |
| KR20030005700A (ko) * | 2001-07-10 | 2003-01-23 | 한기열 | 채널등화 전처리 시스템 |
| GB0209792D0 (en) * | 2002-04-29 | 2002-06-05 | Thales Plc | Channel estimation |
| US7194025B2 (en) * | 2003-06-16 | 2007-03-20 | Harris Corporation | Updating adaptive equalizer coefficients using known or predictable bit patterns distributed among unknown data |
| US7440497B2 (en) * | 2004-11-01 | 2008-10-21 | Lsi Corporation | Serial data link using decision feedback equalization |
| KR20130049978A (ko) * | 2011-11-07 | 2013-05-15 | 한국전자통신연구원 | 채널 추정 장치 및 방법 |
| TWI773966B (zh) * | 2020-02-20 | 2022-08-11 | 瑞昱半導體股份有限公司 | 運作方法以及接收裝置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2482809B1 (fr) * | 1980-05-14 | 1986-11-14 | Labo Electronique Physique | Systeme adaptatif de reception de donnees numeriques a compensation des distorsions d'amplitude et de phase introduites par le canal de transmission des donnees |
| US4430743A (en) * | 1980-11-17 | 1984-02-07 | Nippon Electric Co., Ltd. | Fast start-up system for transversal equalizers |
| EP0396101B1 (en) * | 1989-05-02 | 1996-01-03 | Nec Corporation | Space diversity TDMA receiver |
| US5020078A (en) * | 1989-08-11 | 1991-05-28 | Bell Communications Research, Inc. | Baudrate timing recovery technique |
| JP2508298B2 (ja) * | 1989-10-18 | 1996-06-19 | 日本電気株式会社 | ディジタル信号受信方式及び受信装置 |
| JP2795935B2 (ja) * | 1989-11-24 | 1998-09-10 | 三菱電機株式会社 | 最尤系列推定装置 |
| JPH03195129A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 最尤系列推定装置 |
| JP3060480B2 (ja) * | 1990-03-28 | 2000-07-10 | 松下電器産業株式会社 | データ受信装置 |
| JP2560896B2 (ja) * | 1990-07-31 | 1996-12-04 | 日本電気株式会社 | 最尤受信器 |
| GB2247812B (en) * | 1990-09-06 | 1994-08-31 | Motorola Inc | Equalizer for linear modulated signal |
| DE4135495A1 (de) * | 1990-11-02 | 1992-05-07 | Telefunken Systemtechnik | Verfahren zur entzerrung digitaler nachrichtensignale sowie entzerrer zum durchfuehren des verfahrens |
| DE4039245A1 (de) * | 1990-12-08 | 1992-06-11 | Philips Patentverwaltung | Empfaenger mit mindestens zwei empfangszweigen |
| US5251233A (en) * | 1990-12-20 | 1993-10-05 | Motorola, Inc. | Apparatus and method for equalizing a corrupted signal in a receiver |
| US5231648A (en) * | 1991-03-21 | 1993-07-27 | Northern Telecom Limited | Adaptive equalizer for digital cellular radio |
| JP2621685B2 (ja) * | 1991-05-29 | 1997-06-18 | 日本電気株式会社 | 適応型最尤系列推定装置 |
| FR2679721B1 (fr) * | 1991-07-22 | 1993-09-24 | Alcatel Radiotelephone | Procede d'egalisation adaptative reduisant l'interference intersymbole, et dispositif de reception et application correspondants. |
-
1992
- 1992-12-25 JP JP4347220A patent/JP2605566B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-21 CA CA002112020A patent/CA2112020C/en not_active Expired - Fee Related
- 1993-12-21 US US08/171,093 patent/US5519727A/en not_active Expired - Fee Related
- 1993-12-22 DE DE69328413T patent/DE69328413T2/de not_active Expired - Fee Related
- 1993-12-22 EP EP93310408A patent/EP0604208B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2112020A1 (en) | 1994-06-26 |
| EP0604208A2 (en) | 1994-06-29 |
| DE69328413T2 (de) | 2000-12-21 |
| CA2112020C (en) | 1997-12-09 |
| EP0604208A3 (en) | 1995-01-18 |
| DE69328413D1 (de) | 2000-05-25 |
| EP0604208B1 (en) | 2000-04-19 |
| JPH06197032A (ja) | 1994-07-15 |
| US5519727A (en) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605566B2 (ja) | 適応型等化器 | |
| US5530725A (en) | Diversity receiver for dispersive channels, combining reliability-weighed signals | |
| US5787118A (en) | Adaptive equalizer and adaptive diversity equalizer | |
| US6862316B2 (en) | Spatial and temporal equalizer and equalization method | |
| US5202903A (en) | Noise-immune space diversity receiver | |
| JP2649766B2 (ja) | 等化後選択合成ダイバーシチ受信方式 | |
| WO1995012926A1 (fr) | Procede de demodulation adaptative produisant des repliques et demodulateur l'utilisant | |
| JP3061108B2 (ja) | 受信装置および受信方法 | |
| JP3424723B2 (ja) | 適応等化器 | |
| JP3808311B2 (ja) | 受信方法及び受信機 | |
| JP3304035B2 (ja) | ダイバーシチ受信装置 | |
| JP3866049B2 (ja) | 時間空間等化装置及び等化方法 | |
| JP2000341183A (ja) | 受信装置 | |
| JP3499768B2 (ja) | 波形等化器及びこれを用いた移動無線装置、基地局無線装置並びに移動通信システム | |
| JP3739597B2 (ja) | 無線受信装置及び等化処理方法 | |
| JP3138586B2 (ja) | 適応等化器および適応ダイバーシチ等化器 | |
| JP3436647B2 (ja) | ダイバーシチ受信器およびダイバーシチ受信方法 | |
| JP2862082B1 (ja) | 受信方法および受信装置 | |
| JP2591241B2 (ja) | 適応型ダイバーシティ受信装置 | |
| EP1156634A1 (en) | Sequence estimator and equaliser | |
| JP3171041B2 (ja) | ダイバーシチ受信機 | |
| JP2600970B2 (ja) | ダイバーシティ受信装置 | |
| JP2002280945A (ja) | 無線基地システムおよび指向性制御方法 | |
| JP2591240B2 (ja) | ダイバーシティ受信装置 | |
| JP3075219B2 (ja) | 自動等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961203 |