JP2594585B2 - 演算増幅回路 - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 プッシュプル出力段を有する演算増幅回路に関し、 電源電圧変動による動作点の変動を防止した演算増幅
回路を提供することを目的とし、 ２入力の差に応じた出力電圧を発生する差動増幅回路
と、差動増幅回路の出力電圧を所定電圧だけシフトして
出力電圧を発生するレベルシフト回路と、レベルシフト
回路の出力電圧および差動増幅回路の出力電圧に応じて
動作するプッシュプル出力回路と、電源電圧の変動に応
じたバイアス電圧を発生してレベルシフト回路を制御
し、電源電圧の変動があってもレベルシフト回路の出力
電圧を変化させないバイアス回路とを具備するように構
成する。

〔産業上の利用分野〕

本発明はプッシュプル出力段を有する演算増幅回路に
関する。

〔従来の技術〕

従来のプッシュプル出力段を有する演算増幅回路の一
例は第８図に示され、その詳細は第９図に示される。す
なわち、１は入力信号＋IN,−INの差に応じた出力V₂を
発生する差動増幅回路であって、Ｐチャネルトランジタ
T₁,T₂、ＮチャネルトランジスタT₃,T₄、および定電流源
I₁を具備する。たとえば、＋IN＞−Ｉであれば、電圧V₁
がハイレベル、電圧V₂がローレベルとなり、逆に、＋IN
＜−INであれば、電圧V₁がローレベル、電圧V₂がハイレ
ベルとなる。この場合、＋IN,−INの振幅中心は２つの
電源電圧V_DD,V_SSの中間電圧になるようにする。２は差
動増幅回路１の出力電圧V₂を所定電圧だけシフトダウン
させるレベルシフト回路であって、定電圧回路としての
ＮチャネルトランジスタT₅および定電流源I₂を具備す
る。この場合、差動増幅回路１の出力電圧V₂とレベルシ
フト回路２の出力電圧V₃との差はトランジスタT₅のスレ
ッシュホールド電圧、トランジスタT₅の特性（Ｂ）、電
流I₂によって決まる大きさである。３はプッシュプル出
力回路であって、ＰチャネルトランジスタT₆およびＮチ
ャネルトランジスタT₇の直列回路で構成される。C_Cは負
帰還の発振防止用の位相補償キャパシタである。

〔発明が解決しようとする問題点〕

第８図、第９図の回路において、プッシュプル出力回
路３のトランジスタT₆に流れる電流は、V_DD−V₂により
決定され、トランジスタT₇に流れる電流は、V₃−V_SSに
より決定される。この場合、電流I₂が一定であるので、
V₂−V₃は一定である。ところで、 V_DD−V_SS＝（V_DD−V₂） ＋（V₂−V₃） ＋（V₃−V_SS） と表わせるので、V_DD−V_SSが大きく変動すると、第２項
は一定であるので、第１項（V_DD−V₂）、第３項（V₃−V
_SS）が変動してプッシュプル出力回路３の動作点は大き
く変動する。なお、実際には、差動増幅回路１におい
て、電源電圧V_DDの変動に電圧V₂,V₃の変動は追随するの
で、第３項（V₃−V_SS）が主に変動する。

従って、本発明の目的は、電源電圧変動による動作点
の変動を防止した演算増幅回路を提供することにある。

〔問題点を解決するための手段〕

上述の問題点を解決するための手段は第1A図、第1B図
に示される。本発明の演算増幅回路は、第1A図に概略的
に示すように、各々入力信号＋IN、−INを受ける一対の
差動形のトランジスタ、および、この差動形のトランジ
スタの共通接続点に接続された定電流源とを含む差動増
幅回路１と、この差動増幅回路１の出力電圧V₂を受ける
第１のトランジスタT₅、および、この第１のトランジス
タT₅に接続され可変の定電流源として機能するトランジ
スタT₈を含み、これらの両トランジスタT₅、T₈の接続点
から出力電圧V₂を所定電圧だけシフトした出力電圧V₃を
出力するレベルシフト回路２と、上記差動増幅回路１の
出力電圧V₂を受ける第２のトランジスタT₆、および、上
記レベルシフト回路２の出力電圧V₃を受ける第３のトラ
ンジスたT₇を直列に接続してなるプッシュプル出力回路
３と、電源電圧V_DDの変動に応じて変化するバイアス電
圧V_Bを発生するバイアス回路４とを備える。

ここで、可変の定電流源であるトランジスT₈は、上記
定電流源I₁とは独立してバイアス電圧V_Bによってその定
電流値が制御される。さらに、上記バイアス回路４は、
電源電圧変動に基づくレベルシフト回路２の出力電圧V₃
の変化を抑制するようにトランジスタT₈の定電流値を変
化させるために、上記の電源電圧変動に応答してバイア
ス電圧V_Bを変化させるように構成される。

好ましくは、上記レベルシフト回路２は、さらに、ト
ランジスタT₈に並列接続された定電流源を備える。

また、本発明の演算増幅回路は、第1B図に概略的に示
すように、各々入力信号＋IN、−INを受ける一対の差動
形のトランジスタ、および、この差動形のトランジスタ
の共通接続点に接続された定電流源とを含む差動増幅回
路１（第1A図と同様の構成）と、この差動増幅回路１の
出力電圧V₂を受ける第１のトランジスタT₅、および、こ
の第１のトラジスタT₅に接続された定電流源I₂を含み、
これらのトランジスタT₅および定電流源I₈の接続点から
出力電圧V₂を所定電圧だけシフトとした出力電圧V₃を出
力するレベルシフト回路２と、上記差動増幅回路１の出
力電圧V₂を受ける第２のトランジスタT₆、および、上記
レベルシフト回路２の出力電圧V₃を受ける第３のトラン
ジスタT₇を直列に接続してなるプッシュプル出力回路３
（第1A図と同様の構成）と、電源電圧V_DDの変動に応じ
て変化するバイアス電圧V_Bを発生するバイアス回路４と
を備える。

ここで、上記バイアス回路４は、電源電圧変動に基づ
くレベルシフト回路２の出力電圧V₃の変化を抑制するよ
うに、上記の電源電圧変動に応答してトランジスタT₅の
基板電位の変動を制御するように構成される。

〔作 用〕

上述の手段によれば、電源電圧V_DDの変動はプッシュ
プル出力回路３のトランジスタT₇のゲース−ソース（V₃
−V_SS）に影響せず、従って、電源電圧V_DDが変動して
も、トランジスタT₇に流れる電流は変動しない。なお、
差動増幅回路１の出力電圧V₂が電源電圧V_DDに追従して
いるので、電源電圧V_DDが変動しても、V_DD−V₂は変動せ
ず、従って、トランジスタT₆に流れる電流は変動しな
い。このように、プッシュプル出力回路３の動作点は電
源電圧V_DDの変動によっては変動しない。

〔実施例〕

第２図は本発明に係る演算増幅回路の第１の実施例を
示す回路図である。第２図においては、第９図のレベル
シフト回路２の定電流源I₂を可変電流源としてのＮチャ
ンネルトランジスタT₈に置換し、このトランジスタT₈の
ゲート電位をバイアス回路４によって制御する。

バイアス回路４の構成要素のパラメータは差動増幅回
路１およびレベルシフト回路２のパラメータと同様に構
成してある。すなわち、バイアス回路４は、差動増幅回
路１のＰチャネルトランジスタT₁,T₂に相当するＰチャ
ネルトランジスタT₁′、定電流源I₁の相当する定電流源
I₁′、レベルシフト回路２のＮチャンネルトランジスタ
T₅に相当するＮチャンネルトランジスタT₅′、Ｎチャン
ネルトランジスタT₈に相当するＮチャネルトランジスタ
T₈′および定電流源I₈′により構成されている。

バイアス回路４の各構成要素は、電源電圧V_DDがΔV_DD
だけ変動してもレベルシフト回路２の出力電圧V₃の変動
ΔV₃が０となるように、決定される。ここで、トランジ
スタT_Xの相互コンダクタンスおよび電流増幅率をg_mX,β
_Ｘを表わし、電源電圧V_DDの変動ΔV_DDに対し、各電圧
V₂,V₃,V₂′,V_Bの変動をΔV₂,V₃,ΔV₂′，ΔV_Bとする
と、レベルシフト回路２のトランジスタT₈電流変化はg
_m8・ΔV_Bであり、従って、トランジスタT₅,T₈につい
て、 となる。同様に、バイアス回路４のトランジスタT₅′,T
₈′について、 他方、トランジスタT₃,T₄は飽和状態で動作し、ま
た、定電流源I₁の存在のために、 ΔV₂＝ΔV_DD （３） であり、定電流源I₁′の存在のために、 ΔV₂′＝ΔV_DD （４） である。従って、（１）〜（４）式により、 ここで、電源電圧V_DDの変動ΔV_DDがあっても、トラン
ジスタT₇のゲース−ソース間電圧V₃−V_SSの変動ΔV₃（V
_SSは接地電位とすれば変動なし）が生じないようにする
には、（５）式から とすればよい。ところで、バイアス回路４の構成要素
は、差動増幅回路１、レベルシフト回路２の構成要素と
平衡している。従って、 I₁′:I₁/2＝β_１′：β_２ ＝β_５′：β_５ ＝（I₈′＋I_T8′）:I_T8 ただし、I_T8′,I_T8はトランジスタT₈′,T₈に流れるド
レイン−ソース間電流である。従って、（６）式は、 よって、（６）式は、 ところで、MOSトランジスタにおいては、一般に、 ただし、I_Dはドレイン−ソース電流 V_GSはゲート−ソース間電圧 V_thはスレッシュホールド電圧 の関係がある。ここで、トランジスタT₅,T₈は、ドレイ
ン−ソース電流I_Dが同一、トランジスタT₈,T₈′はV_GSが
同一であるので、（７）式は、 となる。従って、たとえば、トランジスタT_Xのゲート
長、幅をL_X,W_Xとすれば、L₂＝L₂′,L₅＝L₅′,L₈＝L₈′
としたときに、 とすることによりΔV₃＝０とすることができる。以上を
まとめると、第３図に示すごとく、各電圧はΔV_DDに対
して変化することになる。

第４図は本発明に係る演算増幅回路の第２の実施例を
示す回路図である。第４図においては、第２図のバイア
ス回路４のトランジスタT₈′を削除し、定電流源I₈を付
加してある。第４図においても、第２図の実施例と同様
に、ΔV_DDに対し、ΔV₃＝０となるように、レベルシフ
ト回路２の各素子T₅,T₈,I₈を決定する。すなわち、この
場合、バイアス回路４においては、出力電圧V_Bの変動Δ
V₈は電源電圧V_DDの変動ΔV_DDに追随する。従って、 ΔV_B＝ΔV_DD である。従って、トランジスタT₅,T₈においては、 となる。従って、ΔV₃＝０とするには、 g_m5＝g_m8 よって、レベルシフト回路２において、 β_５・I_T5＝β_８・I_T8＝β_８（I_T5−I₈） （９）式の条件と、トランジスタT₅に電流I_T5を流した
ときの電圧V₂−V₃の電位シフトが行われる条件からトラ
ンジスタT₅,T₈および定電流源I₈を決定できる。以上の
場合、第４図の各部の電圧は第５図に示すごとく変化す
る。

第６図は本発明に係る演算増幅回路の第３の実施例を
示す回路図である。第６図においては、定電圧素子とし
てのＮチャンネルトランジスタT₅の基板電位を可変とし
てトランジスタT₅のスレッシュホールド電圧をバックバ
イアス効果により可変とする。つまり、通常、CMOS回路
であればＮチャネルトランジスタはＰウエル内に形成さ
れているので、当該Ｐウエルの電位を可変とすることに
よりＮチャネルトランジスタT₅のスレッシュホールド電
圧を可変とすることができ、従って、電圧V₂−V₃を可変
とすることができる。

トランジスタT₅の基板電位はバイアス回路４の出力電
圧V_Bによって制御される。トランジスタT₁′、定電流源
I₁′は差動増幅回路１のトランジスタT₁,T₂および定電
流源I₁に相当する。従って、 I₁′:I₁/2＝T₁′:T₂ とされている。また、トランジスタT₅′、定電流源I₂′
はレベルシフト回路２のトランジスタT₅、定電流源I₂に
相当する。従って、 T₅′:T₅＝I₂′:I₂ さらに、トランジスタT₇の動作点は、 となる。第６図において、電源電圧V_DDがΔV_DDだけ変動
すると、電圧V₂,V₂′も追随してΔV_DDだけ変動する。ま
た、電圧V₃,V₃′も同様に変化しようとする。このと
き、ΔV_DD＞０であれば、トランジスタT₇′,T₇の電流が
増加しようとする結果、トランジスタT₅′,T₅のバック
バイアス電位V_Bが低下し、従って、トランジスタT₅′,T
₅のスレッシュホールド電圧が大きくなり、従って、電
圧V₃,V₃′の上昇が抑えられる。同様に、ΔV_DD＜０であ
れば、トランジスタT₇′,T₇の電流が減少しようとする
結果、トランジスタT₅′,T₅のバックバイアス電位V_Bが
上昇し、従って、トランジスタT₅′,T₅のスレッシュホ
ールド電圧が小さくなり、従って、電圧V₃,V₃′の下降
が抑えられる。このようにして、電源電圧V_DDの変動ΔV
_DDがあっても、電圧V₃の変動ΔV₃を０にすることが可能
である。以上の場合、各電圧はΔV_DDに対して第７図に
示すごとく変化することになる。

上述の実施例においては、バイアス回路のトランジス
タ、定電流源は演算増幅回路の本体である差動増幅回
路、レベルシフト回路、プッシュプル出力回路と類似構
成で、バイアス条件が等しくなるように構成してあるの
で、トランジスタのパラメータ変動に対しても動作点の
安定化が図れる。

〔発明の効果〕

以上説明したように本発明によれば、電源電圧が変動
しても動作点の安定化が図れる。

【図面の簡単な説明】

第1A図、第1B図は本発明の基本構成を示す図、 第２図、第４図、第６図は本発明に係る演算増幅回路の
実施例を示す回路図、 第３図、第５図、第７図は、それぞれ第２図、第４図、
第６図の回路内の電圧波形の傾向を示す図、 第８図は従来の演算増幅回路を示す回路図、 第９図は第８図の詳細回路図である。 １……差動増幅回路、 ２……レベルシフト回路、 ３……プッシュプル出力回路、 ４……バイアス回路。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】各々入力信号（＋IN、−IN）を受ける一対
   の差動形のトランジスタ（T₃、T₄）と、該差動形のトラ
   ンジスタ（T₃、T₄）の共通接続点に接続された定電流源
   （I₁）とを含む差動増幅回路（１）と、 該差動増幅回路（１）の出力電圧（V₂）を受ける第１の
   トランジスタ（T₅）と、該第１のトランジスタ（T₅）に
   接続され、かつ、可変の定電流源として機能するトラン
   ジスタ（T₈）とを含み、前記の両トランジスタ（T₅、
   T₈）の接続点から、前記出力電圧（V₂）を所定電圧だけ
   シフトした出力電圧（V₃）を出力するレベルシフト回路
   （２）と、 前記差動増幅回路（１）の出力電圧（V₂）を受ける第２
   のトランジスタ（T₆）と、前記レベルシフト回路（２）
   の出力電圧（V₃）を受ける第３のトランジスタ（T₇）と
   を直列に接続してなるプッシュプル出力回路（３）と、 電源電圧（V_DD）の変動に応じて変化するバイアス電圧
   （V_B）を発生するバイアス回路（４）とを具備し、 前記の可変の定電流源であるトランジスタ（T₈）は、前
   記定電流源（I₁）とは独立して前記バイアス電圧（V_B）
   によってその定電流値が制御され、 前記バイアス回路（４）は、前記の電源電圧変動に基づ
   く前記レベルシフト回路（２）の出力電圧（V₃）の変化
   を抑制するように前記トランジスタ（T₈）の定電流値を
   変化させるために、前記の電源電圧変動に応答して前記
   バイアス電圧（V_B）を変化させることを特徴とする演算
   増幅回路。
2. 【請求項２】前記レベルシフト回路（２）は、さらに、
   前記トランジスタ（T₈）に並列接続された定電流源
   （I₈）、 を具備する特許請求の範囲第１項に記載の演算増幅回
   路。
3. 【請求項３】各々入力信号（＋IN、−IN）を受ける一対
   の差動形のトランジスタ（T₃、T₄）と、該差動形のトラ
   ンジスタ（T₃、T₄）の共通接続点に接続された定電流源
   （I₁）とを含む差動増幅回路（１）と、 該差動増幅回路（１）の出力電圧（V₂）を受ける第１の
   トランジスタ（T₅）と、該第１のトランジスタ（T₅）に
   接続された定電流源（I₂）とを含み、該トランジスタ
   （T₅）および該定電流源（I₈）の接続点から、前記出力
   電圧（V₂）を所定電圧だけシフトした出力電圧（V₃）を
   出力するレベルシフト回路（２）と、 前記差動増幅回路（１）の出力電圧（V₂）を受ける第２
   のトランジスタ（T₆）と、前記レベルシフト回路（２）
   の出力電圧（V₃）を受ける第３のトランジスタ（T₇）と
   を直列に接続してなるプッシュプル出力回路（３）と、 電源電圧（V_DD）の変動に応じて変化するバイアス電圧
   （V_B）を発生するバイアス回路（４）とを具備し、 該バイアス回路（４）は、前記の電源電圧変動に基づく
   前記レベルシフト回路（２）の出力電圧（V₃）の変化を
   抑制するように、前記の電源電圧変動に応答して前記ト
   ランジスタ（T₅）の基板電位の変動を制御することを特
   徴とする演算増幅回路。