DE10128772B4

DE10128772B4 - Verfahren und Vorrichtung zur Einschaltstrombegrenzung in Gegentaktverstärkerendstufen

Info

Publication number: DE10128772B4
Application number: DE10128772A
Authority: DE
Inventors: Holger Wenske
Original assignee: Infineon Technologies AG
Current assignee: Intel Germany Holding GmbH
Priority date: 2001-06-13
Filing date: 2001-06-13
Publication date: 2009-10-15
Anticipated expiration: 2021-06-14
Also published as: US20040174217A1; US6911866B2; WO2003005572A1; DE10128772A1

Abstract

Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100), die einen ersten Endstufentransistor (102a) und einen zweiten Endstufentransistor (102b) aufweist, mit den Schritten:
a) Anlegen eines ersten analogen Gegentaktsignals (101a) an den ersten Endstufentransistor (102a) und einen ersten Steuertransistor (103a), mit welchem ein erster Steuerstrom (104a) gesteuert wird;
b) Anlegen eines zweiten analogen Gegentaktsignals (101b) an den zweiten Endstufentransistor (102b) und einen zweiten Steuertransistor (103b), mit welchem ein zweiter Steuerstrom (104b) gesteuert wird;
c) Erzeugen eines ersten Referenzstroms mittels einer ersten Referenzstromeinrichtung (109a), wobei
c1) ein erster Referenzspannungspegel (107a) an einem ersten Referenzspannungsanschluss (108a) von einem niedrigen Pegel (logischen L-Pegel) zu einem hohen Pegel (logischen H-Pegel) wechselt, wenn der erste Steuerstrom (104a) größer als der erste Referenzstrom wird;
d) Erzeugen eines zweiten Referenzstroms mittels einer zweiten Referenzstromeinrichtung (109b), wobei
d1) ein zweiter Referenzspannungspegel (107b) an einem zweiten Referenzspannungsanschluss (108b) von einem...

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Verstärken von analogen Gegentaktsignalen mit einer Gegentaktverstärkerendstufe, und betrifft insbesondere ein Verfahren zur Einschaltstrombegrenzung in Gegentaktendstufen.
In drahtgebundenen Übertragungssystemen wie beispielsweise bei ISDN und xDSL werden Leitungstreiber eingesetzt, um analoge Signale mit der benötigten Sendeleistung in eine Leitung einzuspeisen. Die analogen Signale liegen häufig in der Form von analogen Gegentaktsignalen vor, wobei die genutzten Leistungsoperationsverstärker eine Leistungsendstufe aufweisen, um die erforderlichen Ausgangsströme bereitzustellen. Im allgemeinen werden aus technologischen Gründen niedrige Versorgungsspannungen für eine zur Verstärkung von analogen Gegentaktsignalen bereitgestellte Gegentaktverstärkerstufe eingesetzt, wodurch eine Endstufe bei gleichbleibender Ausgangsleistung entsprechend höhere Ausgangsströme bereitstellen muss.
2 zeigt eine Prinzip-Schaltungsanordnung einer herkömmlichen Gegentaktverstärkerendstufe, die aus zwei Endstufentransistoren ausgebildet ist. Die komplementär angeordneten Endstufentransistoren sind in dem in 2 gezeigten Beispiel ein p-Kanal(pMOS)-Endstufentransistor und ein n-Kanal(nMOS)-Endstufentransistor (MOS = Metall-Oxid-Silizium). Zur Veranschaulichung der prinzipiellen Nachteile und Probleme herkömmlicher Gegentaktverstärkerendstufen sind in 2 aus Gründen der Übersichtlichkeit die elektronischen Schaltkreise der Vorstufeneinrichtungen sowie der Verstärkerausgangsstufen (Ausgangsanschluss) weggelassen.
Von den Vorstufeneinrichtungen (Pfeile in der 2) werden die Gate-Anschlüsse der beiden Endstufentransistoren angesteuert. Eine Versorgungsspannung wird über einen Messfühler MF an den Source-Anschluss des pMOS-Endstufentransistors angelegt, während Masse über einen zweiten Messfühler MF an den Source-Anschluss des nMOS-Endstufentransistors MN angelegt ist. Entsprechend einer korrekten Ansteuerung der Gate-Anschlüsse in der Gegentaktverstärkerendstufe fließen wechselseitig die Ströme I_MP und I_MN zu dem Ausgangsanschluss. Aufgrund der erwähnten, aus technologischen Gründen niedrig gehaltenen Versorgungsspannung sind die Ströme I_MP und I_MN entsprechend erhöht.
Im normalen Verstärkerbetrieb liefert die Gegentaktverstärkerendstufe abwechselnd Ströme zur Last bzw. nimmt Ströme von der Last auf. Im Moment eines Einschaltens der Schaltungsanordnung sind die elektrischen Verhältnisse nicht definiert. Bis zu einem Einstellen eines vorgegebenen Arbeitspunktes kann die Schaltung unterschiedliche Zustände einnehmen, die von inneren und äußeren Faktoren abhängig sind. Insbesondere ist es ein Nachteil herkömmlicher Schaltungsanordnungen, dass beide Endstufentransistoren im Einschaltmoment gleichzeitig durchschalten können, wodurch sehr große Einschaltströme auftreten. Unzweckmäßigerweise können die hohen Einschaltströme eine Stromtragfähigkeit der Transistoren überschreiten, bzw. es können durch sehr hohe Einschaltströme elektronische Komponenten der Gegentaktverstärkerendstufe zerstört werden.
Es ist weiterhin nachteilig, dass auch elektronische Komponenten einer Einrichtung zur Bereitstellung der Versorgungsspannung und des Versorgungsstroms durch einen zu hohen Einschaltstrom zerstört werden können. Unzweckmäßigerweise kann eine Elektromigration auftreten, welche eine Lebensdauer elektronischer Komponenten beträchtlich verringert.
Wie in 2 gezeigt, sind die Drain-Anschlüsse der beiden Endstufentransistoren untereinander und mit einem Ausgangsanschluss verbunden. Um zu gewährleisten, dass zu hohe Einschaltströme erfasst werden, sind in der herkömmlichen Schaltungsanordnung zwei Messfühler MF eingebracht, die durch ohmsche Widerstände ausgebildet sein können. Durch eine Erfassung eines über den Messfühlern MF auftretenden Spannungsabfalls, der durch die Ströme I_MP bzw. I_MN verursacht wird, kann mittels einer Steuerelektronik (nicht gezeigt) eine Abschaltung der Gegentaktverstärkerendstufe (oder eine andere geeignete Massnahme bei zu hohen Einschaltströmen herbeigeführt werden.
Ein Nachteil eines Einsatzes von Messfühlern MF zur Stromüberwachung besteht darin, dass bei hohen Strömen auch in den Messfühlern selbst erhebliche Leistungen umgesetzt werden können, die einen Wirkungsgrad der Gegentaktverstärkerendstufe verringern.
In herkömmlichen Schaltungsanordnungen werden vielfach Steuerspannungen der Endstufentransistoren auf einen Maximalwert begrenzt, was in nachteiliger Weise zur Folge hat, dass auch ein maximaler Ausgangsstrom in einem Normalbetrieb begrenzt ist.
Aus der DE 4329865 C2 ist eine Schaltungsanordnung zum Einstellen eines Querstroms einer Gegentaktendstufe bekannt. Dabei wird eine steuerbare Last eingesetzt, die über eine Auswerteeinrichtung angesteuert wird. Die steuerbare Last wird so eingestellt, dass ein Querstrom gleich einem durch eine Stromquelle erzeugten Referenzstrom ist.
Aus der EP 0427557 A1 ist eine Verstärkerschaltung mit einer Gegentakt-Anordnung bekannt. Dabei steuert eine Rückführschaltung eine erste Verstärkerstufe. Ziel ist es, einen „Cutoff” eines Ausgangstransistors auch dann zu verhindern, wenn ein übermäßiges Eingangssignal angelegt wird, um einen Hochgeschwindigkeitsbetrieb zu ermöglichen.
Die US 4,857,861 offenbart eine hohe Stromsteuerung in einer aus einem ersten und einem zweiten Ausgangstransistor bestehenden Verstärkeranordnung. Ein Ziel dieser Anordnung besteht darin, den harmonischen Mittelwert der Ströme, die durch die beiden Transistoren fließen, gleich einem Referenzwert zu halten.
Die EP 0479704 A2 offenbart einen Linearverstärker, der eine Schutzschaltung gegenüber einem Spannungsdurchbruch aufweist. Dabei wird eine Treiberschaltung ohne Modifikation verwendet, um den Spannungsdurchbruch zu verhindern.
Aus der EP 0772273 A1 ist eine Messeinrichtung zum Erfassen einer dissipierten Leistung in einem Leistungstransistor bekannt. Mit Hilfe einer Messung dieser Messeinrichtung ist es möglich, den Leistungstransistor zu schützen.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Schaltungsanordnung zum Verstärken von analogen Gegentaktsignalen mit einer Gegentaktverstärkerendstufe bereitzustellen, bei dem ein Einschaltstrom sicher begrenzt wird. Hierbei wird sichergestellt, dass jeweils nur einer der beiden Endstufentransistoren durchschaltet.
Diese Aufgabe wird erfindungsgemäß durch das im Patentanspruch 1 angegebene Verfahren sowie durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 16 gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Ein wesentlicher Gedanke der Erfindung besteht darin, bei einem gleichzeitigen Durchschalten der beiden Endstufentransistoren ein Fehlersignal bereitzustellen, welches zu einem Begrenzertransistor derart zurückgeführt wird, dass ein Einschaltstrom begrenzt wird.
Es ist somit ein Vorteil der vorliegenden Erfindung, dass auf resistive, durch ohmsche Widerstände ausgebildete Messfühler verzichtet werden kann, die einen Wirkungsgrad der Gegentaktverstärkerendstufe verringern.
Ein weiterer Vorteil der Schaltungsanordnung gemäß der vorliegenden Erfindung besteht darin, dass sehr niedrige Versorgungsspannungen und damit verbunden sehr hohe Ströme in der Gegentaktverstärkerendstufe genutzt werden können, da ein gleichzeitiges Durchschalten der beiden Endstufentransistoren verhindert wird.
Das erfindungsgemäße Verfahren zum Verstärken von analogen Gegentaktsignalen mit einer Gegentaktverstärkerendstufe, die einen ersten Endstufentransistor und einen zweiten Endstufentransistor aufweist, umfasst im Wesentlichen die folgenden Schritte:

a) Anlegen eines ersten analogen Gegentaktsignals an den ersten Endstufentransistor und einen ersten Steuertransistor, mit welchem ein erster Steuerstrom gesteuert wird;
b) Anlegen eines zweiten analogen Gegentaktsignals an den zweiten Endstufentransistor und einen zweiten Steuertransistor, mit welchem ein zweiter Steuerstrom gesteuert wird;
c) Erzeugen eines ersten Referenzstroms mittels einer ersten Referenzstromeinrichtung, wobei
c1) ein erster Referenzspannungspegel an einem ersten Referenzspannungsanschluss von einem niedrigen Pegel (logischen L-Pegel) zu einem hohen Pegel (logischen H-Pegel) wechselt, wenn der erste Steuerstrom größer als der erste Referenzstrom wird;
d) Erzeugen eines zweiten Referenzstroms mittels einer zweiten Referenzstromeinrichtung, wobei
d1) ein zweiter Referenzspannungspegel an einem zweiten Referenzspannungsanschluss von einem niedrigen Pegel (logischen L-Pegel) zu einem hohen Pegel (logischen H-Pegel) wechselt, wenn der zweite Steuerstrom größer als der zweite Referenzstrom wird;
e) Ausgeben eines Fehlersignals, wobei das Fehlersignal bereitgestellt wird durch:
e1) Verknüpfen des ersten Referenzspannungspegels und des zweiten Referenzspannungspegels in einer logischen Schaltungseinheit mittels einer UND-Verknüpfung derart, dass das Fehlersignal ausgegeben wird, wenn sowohl der erste Referenzspannungspegel als auch der zweite Referenzspannungspegel einem hohen Pegel (logischen H-Pegel) entspricht;
f) Rückführen des Fehlersignals derart, dass ein Einschaltstrom dadurch begrenzt wird, dass mindestens eine Steuerspannung mindestens eines Endstufentransistors begrenzt wird; und
g) Ausgeben der verstärkten analogen Gegentaktsignale als Ausgangsströme über einen Ausgangsanschluss.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung wird das erste analoge Gegentaktsignal komplementär zu dem zweiten analogen Gegentaktsignal eingegeben.
Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird der zweite Steuerstrom mit einer Strom spiegeleinrichtung in einen gespiegelten zweiten Steuerstrom gespiegelt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird anstelle des zweiten Steuerstroms der erste Steuerstrom in der Stromspiegeleinrichtung gespiegelt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird das von einem Ausgangsanschluss des UND-Gatters ausgegebene Fehlersignal für Diagnose- und Prüfzwecke verwendet, indem es an einen Fehlerausgabeanschluss weitergeleitet wird.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung entspricht das Verhältnis des ersten Steuerstroms zu dem gespiegelten zweiten Steuerstrom einem Verhältnis des ersten Ausgangsstroms zu dem zweiten Ausgangsstrom.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird das Verhältnis des ersten Steuerstroms zu dem ersten Ausgangsstrom bzw. ein Verhältnis des gespiegelten zweiten Steuerstroms zu dem zweiten Ausgangsstrom derart eingestellt, dass ein durch die beiden Steuerströme verursachter Energieverbrauch vernachlässigbar ist und den Wirkungsgrad der Gegentaktverstärkerendstufe nicht verringert, so dass das Fehlersignal mit einem vernachlässigbaren Energieverbrauch bereitgestellt wird.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird durch das dem Gate-Anschluss des Begrenzertransistors zugeführte Fehlersignal eine Steuerspannung des zweiten Endstufenstransistors begrenzt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird durch das dem Gate-Anschluss des Begrenzertransistors zugeführte Fehlersignal eine Steuerspannung des ersten Endstufentransistors begrenzt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird das von einem Ausgangsanschluss des UND-Gatters ausgegebene Fehlersignal einem externen Prozessor zugeführt, wodurch eine Weiterverarbeitung des Fehlersignals beispielsweise für Test- und Analyse-Zwecke bereitgestellt werden kann.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird ein Querstrom über die Gegentaktverstärkerendstufe, d. h. ein Durchschalten beider Endstufentransistoren bei einem Einschalten verhindert.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden digitale Schaltungselemente bzw. logische Schaltungseinrichtungen, wie beispielsweise das UND-Gatter, und analoge Schaltungselemente kombiniert.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird ein Gate-Anschluß des Begrenzertransistors mit dem Fehlersignal beaufschlagt, um den Einschaltstrom durch mindestens einen Endstufentransistor zu begrenzen.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung das Fehlersignal zu elektronischen Schaltkreisen von Vorstufeneinrichtungen derart zurückgeführt, dass ein Einschaltstrom dadurch begrenzt wird, dass mindestens eine Steuerspannung mindestens eines Endstufentransistors begrenzt wird.
Die erfindungsgemäße Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen weist weiterhin auf:

a) einen ersten Endstufentransistor;
b) einen zweiten Endstufentransistor;
c) einen ersten Steuertransistor, mit welchem ein erster Steuerstrom gesteuert wird;
d) einen zweiten Steuertransistor, mit welchem ein zweiter Steuerstrom gesteuert wird;
e) eine erste Referenzstromeinrichtung zur Erzeugung eines ersten Referenzstroms, an welcher ein erster Referenzspannungspegel anliegt, der von einem niedrigen Pegel (L) zu einem hohen Pegel (H) wechselt, wenn der erste Steuerstrom größer als der erste Referenzstrom wird;
f) eine zweite Referenzstromeinrichtung zur Erzeugung eines zweiten Referenzstroms, an welcher ein zweiter Referenzspannungspegel anliegt, der von einem niedrigen Pegel (L) zu einem hohen Pegel (H) wechselt, wenn der zweite Steuerstrom größer als der zweite Referenzstrom wird;
f1) eine logische Schaltungseinheit zur logischen UND-Verknüpfung eines ersten Referenzspannungspegels und eines zweiten Referenzspannungspegels;
g) eine Begrenzereinrichtung zur Ansteuerung des mindestens einen Endstufentransistors derart, dass ein Einschaltstrom dann begrenzt wird, wenn sowohl der erste Referenzspannungspegel als auch der zweite Referenzspannungspegel einen hohen Pegel (H) aufweisen; und
h) einen Ausgangsanschluss zur Ausgabe der verstärkten analogen Gegentaktsignale als Ausgangsströme, wobei durch die Begrenzereinrichtung ein Einschaltstrom dann begrenzt wird, wenn sowohl der erste Referenzspannungspegel als auch der zweite Referenzspannungspegel einen hohen Pegel (H) aufweisen.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
In den Zeichnungen zeigen:
1 eine Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen mit einer Gegentaktverstärkerendstufe, wobei ein Einschaltstrom begrenzt ist, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
2 ein Prinzipschaltbild einer herkömmlichen Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
Ausführungsbeispiel
In der in 1 gezeigten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung werden einer Gegentaktverstärkerendstufe 100 ein erstes analoges Gegentaktsignal 101a und ein zweites analoges Gegentaktsignal 101b zugeführt, wobei jeweils die Gate-Anschlüsse eines ersten Endstufentransistors 102a und eines zweiten Endstufentransistors 102b, die beide die Gegentaktverstärkerendstufe 100 ausbilden, mit den ersten und zweiten analogen Gegentaktsignalen beaufschlagt werden.
Im Normalbetrieb ist wechselseitig nur einer der beiden Endstufentransistoren 102a bzw. 102b durchgeschaltet, so dass jeweils entweder ein erster Ausgangsstrom 113a einer an einen Ausgangsanschluss 114 angeschlossenen Last zugeführt wird, oder ein zweiter Ausgangsstrom 113b von der an dem Ausgangsanschluss 114 angeschlossenen Last (nicht gezeigt) aufgenommen wird. Der erste Endstufentransistor 102a ist als ein p-Kanal-MOS-Feldeffekttransistor ausgebildet, während der zweite Endstufentransistor 102b als ein n-Kanal-MOS-Feldeffekttransistor ausgebildet ist.
Der Source-Anschluss des ersten Endstufentransistors 102a ist mit einer Versorgungsspannung 116 verbunden, während der Source-Anschluss des zweiten Endstufentransistors 102b mit einer Masse 115 verbunden ist.
Die beiden Drain-Anschlüsse des ersten Endstufentransistors 102a und des zweiten Endstufentransistors 102b sind untereinander und mit dem Ausgangsanschluss 114 verbunden. Um zu verhindern, dass beide Endstufentransistoren 102a, 102b gleichzeitig, beispielsweise bei einem Einschalten, in einen leitenden Zustand übergehen, werden die Ausgangsströme 113a, 113b in Steuerströme 104a, 104c abgebildet, wie untenstehend detaillierter beschrieben werden wird.
Das erste analoge Gegentaktsignal 101a wird weiterhin dem Gate-Anschluss des ersten Steuertransistors 103a zugeführt, während das zweite analoge Gegentaktsignal 101b dem Gate-Anschluss eines zweiten Steuertransistors 103b zugeführt wird. Der Source-Anschluss des ersten Steuertransistors 103a (p-Kanal-Feldeffekttransistor) ist mit der Versorgungsspannung verbunden, während der Source-Anschluss des zweiten Steuertransistors 103b (n-Kanal-Feldeffekttransistor) mit Masse verbunden ist. Die durch die Ansteuerung der Steuertransistoren 103a bzw. 103b hervorgerufenen Steuerströme 104a bzw. 104b stehen in einem festen Verhältnis zu den beiden Ausgangsströmen 113a bzw. 113b derart, dass die Steuerströme gegenüber den Ausgangsströmen vernachlässigbar sind und somit ein Energieverbrauch infolge der Steuerströme vernachlässigt werden kann.
Um die beiden Steuerströme, welche ein Auftreten der Ausgangsströme widerspiegeln, logisch verknüpfen zu können, muss einer der beiden Steuerströme in einer Stromspiegeleinrichtung gespiegelt werden.
In dem hier veranschaulichten Ausführungsbeispiel der vorliegenden Erfindung wird der zweite Steuerstrom 104b in einer Stromspiegeleinrichtung 105, die aus einem ersten Stromspiegeltransistor 105a und einem zweiten Stromspiegeltransistor 105b besteht, gespiegelt, um so einen gespiegelten zweiten Steuerstrom 104c zu erzeugen. Der erste Steuerstrom 104a wird anschließend mit einem durch eine erste Referenzstromeinrichtung 109a erzeugten ersten Referenzstrom derart verglichen, dass ein erster Referenzspannungspegel 107a von einem niedrigen Pegel (L-Pegel) zu einem hohen Pegel (H-Pegel) wechselt, wenn der erste Steuerstrom 104a den ersten Referenzstrom überschreitet.
In gleicher Weise wird der gespiegelte zweite Steuerstrom 104c in einer zweiten Referenzstromeinrichtung 109b mit einem zweiten Referenzstrom verglichen. Überschreitet der gespiegelte zweite Steuerstrom 104c den zweiten Referenzstrom, so wechselt ein zweiter Referenzspannungspegel 107b von einem niedrigen Pegel zu einem hohen Pegel.
Der erste Referenzspannungspegel 107a wird an einem ersten Referenzspannungsanschluss 108a abgegriffen und einem ersten Eingangsanschluss einer logischen Schaltungseinheit 110 (in diesem Ausführungsbeispiel der Erfindung ist die logische Schaltungseinheit 110 als ein UND-Gatter ausgebildet, sie ist aber nicht darauf beschränkt) zugeführt, während der zweite Referenzspannungspegel 107b von einem zweiten Referenzspan nungsanschluss 108b einem zweiten Eingangsanschluss des UND-Gatters 110 zugeführt wird. In dem UND-Gatter 110 wird eine logische Verknüpfung des ersten Referenzspannungspegels 107a mit dem zweiten Referenzspannungspegel 107b durchgeführt.
Im Folgenden wird die Erzeugung eines Fehlersignals 111 beschrieben werden. Durch die Verknüpfung der beiden Referenzspannungspegel 107a, 107b in dem UND-Gatter 110 wird ein hoher Pegel (logischer H-Pegel) dann erhalten, wenn sowohl der erste Referenzspannungspegel 107a als auch der zweite Referenzspannungspegel 107b ein H-Pegel ist. Dies entspricht genau dem Fehlerfall, dass ein zu hoher Einschaltstrom fließt, wenn beide Endstufenstransistoren 102a und 102b in einem leitfähigen Zustand sind, da die beiden Steuerströme 104a, 104c exakt die Verhältnisse der Ausgangsströme 113a, 113b wiederspiegeln. Ist hingegen nur einer der beiden Referenzspannungspegel 107a, 107b ein H-Pegel oder sind beide ein L-Pegel, so wird die Endstufe durch einen zu hohen Einschaltstrom nicht überlastet, so dass das Fehlersignal 111 ein logischer L-Pegel ist. Im Fehlerfall, wenn das Fehlersignal 111 ein logischer H-Pegel ist, wird eine Fehlerbedingung über einen Fehlersignalausgabeanschluss 117 bereitgestellt.
Diese Fehlerbedingung kann für Diagnose- und Testzwecke verwendet werden, wobei gemäß der Schaltungsanordnung des Ausführungsbeispiels der vorliegenden Erfindung das Fehlersignal 111 zurückgeführt wird, um einen Fehlerfall aktiv zu verhindern. Das Fehlersignal 111 wird dem Gate-Anschluss des Begrenzertransistors 112 zugeführt, dessen Drain-Anschluss mit dem Gate-Anschluss des ersten Endstufentransistors 102a verbunden ist, und dessen Source-Anschluss mit Masse verbunden ist.
Im Falle eines Auftretens eines Fehlersignals wird der Begrenzertransistor 112 durchschalten und eine Steuerspannung des zweiten Endstufentransistors 102b verringern bzw. auf ein Massepotential legen. Dadurch wird erreicht, dass nur einer der beiden Endstufentransistoren, in diesem Fall der erste Endstufentransistor 102a, in einem leitfähigen Zustand ist, wodurch ein Einschaltstrom begrenzt wird.
In der erfindungsgemäßen Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen 101a, 101b mit einer Gegentaktverstärkerendstufe 100 können die ersten und zweiten Endstufentransistoren 102a, 102b sowie die ersten und zweiten Steuertransistoren 103a, 103b als Feldeffekttransistoren (FET) oder als Bipolartransistoren ausgebildet sein.
Die Stromspiegeleinrichtung ist aus mindestens einem ersten Stromspiegeltransistor 105a und mindestens einem zweiten Stromspiegeltransistor 105b gebildet.
Weiterhin sind der erste Stromspiegeltransistor 105a und der zweite Stromspiegeltransistor 105b der Stromspiegeleinrichtung 105 als Feldeffekttransistoren (FET) oder als Bipolartransistoren ausgebildet.
Die ersten und zweiten Referenzstromeinrichtungen 109a, 109b sind ebenfalls als Feldeffekttransistoren (FET) oder als Bipolartransistoren ausgebildet.
Es sei darauf hingewiesen, dass das Fehlersignal 111 in gleicher Weise dazu verwendet werden kann, die Steuerspannung des ersten Endstufentransistors 102a zu begrenzen, so dass ein definierter Zustand dadurch entsteht, dass nur der zweite Endstufentransistor 102b in einen leitfähigen bzw. einen durchgeschalteten Zustand versetzt werden kann. Durch das erfindungsgemäße Verfahren und die erfindungsgemäße Schaltungsanordnung ist es somit möglich, ein Fehlersignal bei Überschreitung eines gewählten Maximalstroms in einem oder beiden Endstufentransistoren zu erzeugen, wodurch eine niedrige Einschaltstromschwelle bereitgestellt wird.
Weiterhin ermöglicht die erfindungsgemäße Schaltungsanordnung einen Einsatz bei niedrigen Versorgungsspannungen und hohen Ausgangsströmen. Es sei darauf hingewiesen, dass die ersten und zweiten Endstufentransistoren 102a, 102b als Feldeffekttransistoren (FET) oder als Bipolartransistoren ausgebildet sein können. Weiterhin können die beiden Referenzstromeinrichtungen 109a, 109b als Feldeffekttransistoren (FET) ausgeführt sein.
Bezüglich der in 2 dargestellten, herkömmlichen Schaltungsanordnung wird auf die Beschreibungseinleitung verwiesen.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.

100: Gegentaktverstärkerendstufe
101a: Erstes analoges Gegentaktsignal
101b: Zweites analoges Gegentaktsignal
102a: Erster Endstufentransistor
102b: Zweiter Endstufentransistor
103a: Erster Steuertransistor
103b: Zweiter Steuertransistor
104a: Erster Steuerstrom
104b: Zweiter Steuerstrom
104c: Gespiegelter zweiter Steuerstrom
105: Stromspiegeleinrichtung
105a: Erster Stromspiegeltransistor
105b: Zweiter Stromspiegeltransistor
107a: Erster Referenzspannungspegel
107b: Zweiter Referenzspannungspegel
108a: Erster Referenzspannungsanschluss
108b: Zweiter Referenzspannungsanschluss
109a: Erste Referenzstromeinrichtung
109b: Zweite Referenzstromeinrichtung
110: Logische Schaltungseinheit
111: Fehlersignal
112: Begrenzertransistor
113a: Erster Ausgangsstrom
113b: Zweiter Ausgangsstrom
114: Ausgangsanschluss
115: Masse
116: Versorgungsspannung
117: Fehlersignalausgabeanschluss

Claims

Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100), die einen ersten Endstufentransistor (102a) und einen zweiten Endstufentransistor (102b) aufweist, mit den Schritten: a) Anlegen eines ersten analogen Gegentaktsignals (101a) an den ersten Endstufentransistor (102a) und einen ersten Steuertransistor (103a), mit welchem ein erster Steuerstrom (104a) gesteuert wird; b) Anlegen eines zweiten analogen Gegentaktsignals (101b) an den zweiten Endstufentransistor (102b) und einen zweiten Steuertransistor (103b), mit welchem ein zweiter Steuerstrom (104b) gesteuert wird; c) Erzeugen eines ersten Referenzstroms mittels einer ersten Referenzstromeinrichtung (109a), wobei c1) ein erster Referenzspannungspegel (107a) an einem ersten Referenzspannungsanschluss (108a) von einem niedrigen Pegel (logischen L-Pegel) zu einem hohen Pegel (logischen H-Pegel) wechselt, wenn der erste Steuerstrom (104a) größer als der erste Referenzstrom wird; d) Erzeugen eines zweiten Referenzstroms mittels einer zweiten Referenzstromeinrichtung (109b), wobei d1) ein zweiter Referenzspannungspegel (107b) an einem zweiten Referenzspannungsanschluss (108b) von einem niedrigen Pegel (logischen L-Pegel) zu einem hohen Pegel (logischen H-Pegel) wechselt, wenn der zweite Steuerstrom (104c) größer als der zweite Referenzstrom wird; e) Ausgeben eines Fehlersignals (111), wobei das Fehlersignal (111) bereitgestellt wird durch: e1) Verknüpfen des ersten Referenzspannungspegels (107a) und des zweiten Referenzspannungspegels (107b) in einer logischen Schaltungseinheit (110) mittels einer UND-Verknüpfung derart, dass das Fehlersignal (111) ausgegeben wird, wenn sowohl der erste Referenzspannungspegel (107a) als auch der zweite Referenzspannungspegel (107b) einem hohen Pegel (logischen H-Pegel) entspricht; f) Rückführen des Fehlersignals (111) derart, dass ein Einschaltstrom dadurch begrenzt wird, dass mindestens eine Steuerspannung mindestens eines Endstufentransistors (102a, 102b) begrenzt wird; und g) Ausgeben der verstärkten analogen Gegentaktsignale (101a, 101b) als Ausgangsströme (113a, 113b) über einen Ausgangsanschluss (114).
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach Anspruch 1, dadurch gekennzeichnet, dass das erste analoge Gegentaktsignal (101a) komplementär zu dem zweiten analogen Gegentaktsignal (101b) eingegeben wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, dass der von dem zweiten Steuertransistor (103b) gesteuerte zweite Steuerstrom (104b) mit einer Stromspiegeleinrichtung (105) in einen gespiegelten zweiten Steuerstrom (104c) gespiegelt wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass anstelle des zweiten Steuerstroms (104b) der erste Steuerstrom (104a) in der Stromspiegeleinrichtung (105) gespiegelt wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das von einem Ausgangsanschluss der logischen Schaltungseinheit (110) ausgegebene Fehlersignal (111) für Diagnose- und Prüfzwecke über einen Fehlerausgabeanschluss (117) bereitgestellt wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Verhältnis des ersten Steuerstroms (104a) zu dem gespiegelten zweiten Steuerstrom (104c) derart eingestellt wird, dass es dem Verhältnis des ersten Ausgangsstroms (113a) zu dem zweiten Ausgangsstrom (113b) entspricht.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass ein Verhältnis des ersten Steuerstroms (104a) zu dem ersten Ausgangsstrom (113a) bzw. ein Verhältnis des gespiegelten zweiten Steuerstroms (104c) zu dem zweiten Ausgangsstrom (113b) derart eingestellt wird, dass ein Energieverbrauch zur Bereitstellung des Fehlersignals (111) vernachlässigbar ist.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass durch das dem Gate-Anschluss eines Begrenzertransistors (112) zugeführte Fehlersignal (111) eine Steuerspannung des zweiten Endstufentransistors (102b) begrenzt wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass durch das dem Gate-Anschluss eines Begrenzertransistors (112) zugeführte Fehlersignal (111) eine Steuerspannung des ersten Endstufentransistors (102a) begrenzt wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das von einem Fehlersignalausgabeanschluß (117) der logischen Schaltungseinheit (110) ausgegebene Fehlersignal (111) einem externen Prozessor zugeführt wird, in welchem eine Weiterverarbeitung des Fehlersignals (111) durchgeführt wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass ein Querstrom über die Gegentaktverstärkerendstufe (100) bei einem Einschalten verhindert wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die logische Schaltungseinheit (110) mit analoger Schaltungstechnik kombiniert wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass eine logische Verknüpfung in der logischen Schaltungseinheit (110) durch mindestens ein logisches Gatter bzw. eine logische Funktion bereitgestellt wird.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass ein Gate-Anschluß des Begrenzertransistors (112) mit dem Fehlersignal (111) beaufschlagt wird, um den Einschaltstrom durch mindestens einen Endstufentransistor (102a, 102b) zu begrenzen.
Verfahren zum Verstärken von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Fehlersignal (111) zu elektronischen Schaltkreisen von Vorstufeneinrichtungen derart zurückgeführt wird, dass ein Einschaltstrom dadurch begrenzt wird, dass mindestens eine Steuerspannung mindestens eines Endstufentransistors (102a, 102b) begrenzt wird.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100), mit: a) einem ersten Endstufentransistor (102a); b) einem zweiten Endstufentransistor (102b); c) einem ersten Steuertransistor (103a), mit welchem ein erster Steuerstrom (104a) gesteuert wird; d) einem zweiten Steuertransistor (103b), mit welchem ein zweiter Steuerstrom (104b) gesteuert wird; e) einer ersten Referenzstromeinrichtung (109a) zur Erzeugung eines ersten Referenzstroms, an welcher ein erster Referenzspannungspegel (107a) anliegt, der von einem niedrigen Pegel (L) zu einem hohen Pegel (H) wechselt, wenn der erste Steuerstrom (104a) größer als der erste Referenzstrom wird; f) einer zweiten Referenzstromeinrichtung (109b) zur Erzeugung eines zweiten Referenzstroms, an welcher ein zweiter Referenzspannungspegel (107b) anliegt, der von einem niedrigen Pegel (L) zu einem hohen Pegel (H) wechselt, wenn der zweite Steuerstrom (104c) größer als der zweite Referenzstrom wird; f1) einer logischen Schaltungseinheit (110) zur logischen UND-Verknüpfung eines ersten Referenzspannungspegels (107a) und eines zweiten Referenzspannungspegels (107b); g) einer Begrenzereinrichtung zur Ansteuerung des mindestens einen Endstufentransistors (102a, 102b) derart, dass ein Einschaltstrom dann begrenzt wird, wenn sowohl der erste Referenzspannungspegel (107a) als auch der zweite Referenzspannungspegel (107b) einen hohen Pegel (H) aufweisen und h) einem Ausgangsanschluss (114) zur Ausgabe der verstärkten analogen Gegentaktsignale (101a, 101b) als Ausgangsströme (113a, 113b), wobei durch die Begrenzereinrichtung ein Einschaltstrom dann begrenzt wird, wenn sowohl der erste Referenzspannungspegel (107a) als auch der zweite Referenzspannungspegel (107b) einen hohen Pegel (H) aufweisen.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach Anspruch 16, dadurch gekennzeichnet, dass die ersten und zweiten Endstufentransistoren (102a, 102b) sowie die ersten und zweiten Steuertransistoren (103a, 103b) als Feldeffekttransistoren (FET) ausgebildet sind.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder beiden der Ansprüche 16 und 17, dadurch gekennzeichnet, dass die ersten und zweiten Endstufentransistoren (102a, 102b) sowie die ersten und zweiten Steuertransistoren (103a, 103b) als Bipolartransistoren ausgebildet sind.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass eine Stromspiegeleinrichtung (105) zur Spiegelung des von dem zweiten Steuertransistor (103b) gesteuerten zweiten Steuerstroms (104b) in einen gespiegelten zweiten Steuerstrom (104c) bereitgestellt ist.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass die Stromspiegeleinrichtung (105) aus einem ersten Stromspiegeltransistor (105a) und einem zweiten Stromspiegeltransistor (105b) gebildet ist.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 20, dadurch gekennzeichnet, dass der erste Stromspiegeltransistor (105a) und der zweite Stromspiegeltransistor (105b) der Stromspiegeleinrichtung (105) als Feldeffekttransistoren (FET) ausgebildet sind.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 21, dadurch gekennzeichnet, dass der erste Stromspiegeltransistor (105a) und der zweite Stromspiegeltransistor (105b) der Stromspiegeleinrichtung (105) als Bipolartransistoren ausgebildet sind.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 22, dadurch gekennzeichnet, dass die Schaltungsanordnung durch eine Kombination von analogen und logischen bzw. digitalen (110) Schaltungseinheiten ausgebildet ist.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 23, dadurch gekennzeichnet, dass der erste Endstufentransistor (102a) als ein p-Kanal-Feldeffekttransistor (pMOS) ausgebildet ist.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 24, dadurch gekennzeichnet, dass der zweite Endstufentransistor (102b) als ein n-Kanal-Feldeffekttransistor (nMOS) ausgebildet ist.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 25, dadurch gekennzeichnet, dass die ersten und zweiten Referenzstromeinrichtungen (109a, 109b) als Feldeffekttransistoren (FET) ausgebildet sind.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 26, dadurch gekennzeichnet, dass die ersten und zweiten Referenzstromeinrichtungen (109a, 109b) als Bipolartransistoren ausgebildet sind.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 27, dadurch gekennzeichnet, dass eine Begrenzereinrichtung zur Ansteuerung des ersten oder zweiten Endstufentransistors (102a, 102b) zur Begrenzung des Einschaltstroms in Abhängigkeit von dem Fehlersignal (111) bereitgestellt ist.
Schaltungsanordnung zur Verstärkung von analogen Gegentaktsignalen (101a, 101b) mit einer Gegentaktverstärkerendstufe (100) nach einem oder mehreren der Ansprüche 16 bis 28, dadurch gekennzeichnet, dass die Begrenzereinrichtung zur Ansteuerung des mindestens einen Endstufentransistors (102a, 102b) als ein Begrenzertransistor (112) bereitgestellt ist.