JP2590574B2 - 高電圧スイッチング回路 - Google Patents
高電圧スイッチング回路Info
- Publication number
- JP2590574B2 JP2590574B2 JP31684889A JP31684889A JP2590574B2 JP 2590574 B2 JP2590574 B2 JP 2590574B2 JP 31684889 A JP31684889 A JP 31684889A JP 31684889 A JP31684889 A JP 31684889A JP 2590574 B2 JP2590574 B2 JP 2590574B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- low
- transistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は低電圧の電源電圧で高電圧をスイッチング
することが可能な回路に関するものである。
することが可能な回路に関するものである。
従来の技術 従来の高電圧スイッチング回路は、第３図のように、
しきい値電圧がほぼ0vの低しきい値MOSトランジスタ
と、ドレインに高圧電源を持つエンハスメント形のMOS
トランジスタとを使用して回路を形成している。
しきい値電圧がほぼ0vの低しきい値MOSトランジスタ
と、ドレインに高圧電源を持つエンハスメント形のMOS
トランジスタとを使用して回路を形成している。
発明が解決しようとする課題 従来の高電圧スイッチング回路は、第３図のような構
成でできた回路で、クロック信号ｆの電圧が低い場合、
エンハンスメント形のMOSトランジスタＡがオンできず
に動作しない。また、第４図のように、低しきい値電圧
のMOSトランジスタを使用した場合、図に示すように、
入力信号としてIN−０がハイレベル、IN−１がロウレベ
ルを入力したとき、ラインN1はロウレベルに、ラインN2
は高圧レベルになる。しかし、高圧電源VPPの電流供給
能力に制限がある場合、高圧電源VPPからグランドへの
電流パスにより高圧電源の電圧がさがり、ラインN2が十
分に高圧レベルにあがらない。本発明は、かかる点に鑑
みてなされたもので、第３図のエンハンスメント形のMO
SトランジスタＡを低電圧でオンさせるために、低しき
い値電圧のMOSトランジスタを使用し、高圧電源からの
電流をおさえるためにドレインに高圧電源をもつ低しき
い値電圧のMOSトランジスタのソースにプルアップトラ
ンジスタを接続して解決する低電圧用の高電圧スイッチ
ング回路を提供するものである。
成でできた回路で、クロック信号ｆの電圧が低い場合、
エンハンスメント形のMOSトランジスタＡがオンできず
に動作しない。また、第４図のように、低しきい値電圧
のMOSトランジスタを使用した場合、図に示すように、
入力信号としてIN−０がハイレベル、IN−１がロウレベ
ルを入力したとき、ラインN1はロウレベルに、ラインN2
は高圧レベルになる。しかし、高圧電源VPPの電流供給
能力に制限がある場合、高圧電源VPPからグランドへの
電流パスにより高圧電源の電圧がさがり、ラインN2が十
分に高圧レベルにあがらない。本発明は、かかる点に鑑
みてなされたもので、第３図のエンハンスメント形のMO
SトランジスタＡを低電圧でオンさせるために、低しき
い値電圧のMOSトランジスタを使用し、高圧電源からの
電流をおさえるためにドレインに高圧電源をもつ低しき
い値電圧のMOSトランジスタのソースにプルアップトラ
ンジスタを接続して解決する低電圧用の高電圧スイッチ
ング回路を提供するものである。
課題を解決するための手段 本発明は、低電圧用の高電圧スイッチング回路を実現
するために、低しきい値電圧のMOSトランジスタのドレ
イン側に高圧電源を接続し、そのソース側にプルアップ
トランジスタと、低しきい値電圧のMOSトランジスタの
ドレインを接続した構成により、低電圧でもトランジス
タをオンでき昇圧能力を向上させ、高電圧を反転できる
スイッチング回路である。
するために、低しきい値電圧のMOSトランジスタのドレ
イン側に高圧電源を接続し、そのソース側にプルアップ
トランジスタと、低しきい値電圧のMOSトランジスタの
ドレインを接続した構成により、低電圧でもトランジス
タをオンでき昇圧能力を向上させ、高電圧を反転できる
スイッチング回路である。
作用 本発明により、低しきい値電圧のMOSトランジスタを
使用することで、低電圧でトランジスタをオンすること
ができ、高圧電源からの電流を押さえるために、プルア
ップトランジスタを低しきい値電圧のMOSトランジスタ
のソース側に接続して、この低しきい値電圧のMOSトラ
ンジスタに対して基板電圧にかけることにより、この低
しきい値電圧のMOSトランジスタのゲート入力電圧がほ
ぼ0vのときカットオフできる。またプルアップトランジ
スタを通して流れる通常電源の電流をカットできるよう
に、低しきい値電圧のMOSトランジスタをプルアップト
ランジスタのソース側に接続する。これらの各トランジ
スタにより、低電圧で昇圧し高電圧を反転でき、しかも
高圧電源からの消費電流を押さえることができる。
使用することで、低電圧でトランジスタをオンすること
ができ、高圧電源からの電流を押さえるために、プルア
ップトランジスタを低しきい値電圧のMOSトランジスタ
のソース側に接続して、この低しきい値電圧のMOSトラ
ンジスタに対して基板電圧にかけることにより、この低
しきい値電圧のMOSトランジスタのゲート入力電圧がほ
ぼ0vのときカットオフできる。またプルアップトランジ
スタを通して流れる通常電源の電流をカットできるよう
に、低しきい値電圧のMOSトランジスタをプルアップト
ランジスタのソース側に接続する。これらの各トランジ
スタにより、低電圧で昇圧し高電圧を反転でき、しかも
高圧電源からの消費電流を押さえることができる。
実施例 第１図は本発明の実施例で、高圧電源の電流供給能力
が低い場合の低電圧用高電圧スイッチング回路の回路図
である。第２図は実施例回路のタイミング図である。高
圧電源VPPの電流供給能力が低い場合、第２図に示すよ
うに、通常電源VCCに接続されたエンハンスメント形高
耐圧MOSトランジスタＢをしきい値電圧がほぼ0vの高耐
圧MOSトランジスタＡのソース側に接続して高耐圧MOSト
ランジスタＡに対して基板電圧が働くようにする。これ
は、第２図に示すタイミング図のイ，ハの区間の入力信
号がハイレベルの時、高圧電源VPPからの電流をカット
するためである。しきい値電圧がほぼ0vの高耐圧MOSト
ランジスタＣは第２図のタイミング図のイ，ハの区間の
入力信号がハイレベルの時，エンハンスメント形の高耐
圧MOSトランジスタＢを通して電源VCCからの電流が漏れ
ることをカットするものである。また素子Ｄは容量で任
意の周波数をもつクロック信号ｆにしたがい、しきい値
電圧がほぼ0vの高耐圧MOSトランジスタA,C,Eの各ゲート
を開閉するために必要な電圧を供給する素子である。エ
ンハンスメントMOSトランジスタＧは入力信号にしたが
い、インバータａの容量を押すクロックを止める働きを
するものである。これは、第２図のタイミングに示すよ
うにイ，ハの区間で入力信号がハイレベルのときノード
ｎをハイレベル固定にして、容量のチャージアップをと
め、しきい値電圧がほぼ0vの高耐圧MOSトランジスタA,
C,Eの各ゲート電圧のレベルを十分にロウレベルに固定
し、さらに、これらのサイズを小さくできる。また、第
２図のタイミングのロの区間では、トランジスタＧのゲ
ートをオンすることで，インバータａはクロック信号ｆ
の反転クロックを容量にかけ、出力をチャージアップで
きる。Ｆはしきい値電圧がほぼ0vの高耐圧MOSトランジ
スタであり、インバータｂに高電圧をかけないための制
御ゲートであり、この制御ゲートの信号ｗをロウレベル
にすることで、電源VCCからの漏れ電流を防ぐ役割をす
る。この第１図の回路構成により低電圧での高電圧スイ
ッチング回路を実現できる。
が低い場合の低電圧用高電圧スイッチング回路の回路図
である。第２図は実施例回路のタイミング図である。高
圧電源VPPの電流供給能力が低い場合、第２図に示すよ
うに、通常電源VCCに接続されたエンハンスメント形高
耐圧MOSトランジスタＢをしきい値電圧がほぼ0vの高耐
圧MOSトランジスタＡのソース側に接続して高耐圧MOSト
ランジスタＡに対して基板電圧が働くようにする。これ
は、第２図に示すタイミング図のイ，ハの区間の入力信
号がハイレベルの時、高圧電源VPPからの電流をカット
するためである。しきい値電圧がほぼ0vの高耐圧MOSト
ランジスタＣは第２図のタイミング図のイ，ハの区間の
入力信号がハイレベルの時，エンハンスメント形の高耐
圧MOSトランジスタＢを通して電源VCCからの電流が漏れ
ることをカットするものである。また素子Ｄは容量で任
意の周波数をもつクロック信号ｆにしたがい、しきい値
電圧がほぼ0vの高耐圧MOSトランジスタA,C,Eの各ゲート
を開閉するために必要な電圧を供給する素子である。エ
ンハンスメントMOSトランジスタＧは入力信号にしたが
い、インバータａの容量を押すクロックを止める働きを
するものである。これは、第２図のタイミングに示すよ
うにイ，ハの区間で入力信号がハイレベルのときノード
ｎをハイレベル固定にして、容量のチャージアップをと
め、しきい値電圧がほぼ0vの高耐圧MOSトランジスタA,
C,Eの各ゲート電圧のレベルを十分にロウレベルに固定
し、さらに、これらのサイズを小さくできる。また、第
２図のタイミングのロの区間では、トランジスタＧのゲ
ートをオンすることで，インバータａはクロック信号ｆ
の反転クロックを容量にかけ、出力をチャージアップで
きる。Ｆはしきい値電圧がほぼ0vの高耐圧MOSトランジ
スタであり、インバータｂに高電圧をかけないための制
御ゲートであり、この制御ゲートの信号ｗをロウレベル
にすることで、電源VCCからの漏れ電流を防ぐ役割をす
る。この第１図の回路構成により低電圧での高電圧スイ
ッチング回路を実現できる。
なお、本実施例ではしきい値電圧がほぼ0vのMOSトラ
ンジスタを使用したが、しきい値電圧が−0.2〜＋0.2V
の範囲の低しきい値電圧のものであれば、本発明の効果
は達成される。
ンジスタを使用したが、しきい値電圧が−0.2〜＋0.2V
の範囲の低しきい値電圧のものであれば、本発明の効果
は達成される。
発明の効果 本発明によれば、低電圧での昇圧が可能であり、特に
不揮発性メモリで使用する高電圧スイッチング回路の低
電圧化に対して極めて有用である。
不揮発性メモリで使用する高電圧スイッチング回路の低
電圧化に対して極めて有用である。
第１図は本発明実施例の低電圧用高電圧スイッチング回
路の回路図、第２図は同実施例高電圧スイッチング回路
のタイミング図、第３図は従来の高電圧スイッチング回
路の回路図、第４図はしきい値電圧がほぼ0vのMOSトラ
ンジスタを使用した従来の高電圧スイッチング回路の回
路図である。 A,C,E,F……しきい値電圧が0vの高耐圧MOSトランジス
タ、Ｂ……エンハンスメント形の高耐圧MOSトランジス
タ、Ｄ……容量素子、a,b……インバータ。
路の回路図、第２図は同実施例高電圧スイッチング回路
のタイミング図、第３図は従来の高電圧スイッチング回
路の回路図、第４図はしきい値電圧がほぼ0vのMOSトラ
ンジスタを使用した従来の高電圧スイッチング回路の回
路図である。 A,C,E,F……しきい値電圧が0vの高耐圧MOSトランジス
タ、Ｂ……エンハンスメント形の高耐圧MOSトランジス
タ、Ｄ……容量素子、a,b……インバータ。
Claims (1)
- 【請求項１】高圧電源に接続されたドレインを持ち、低
しきい値電圧の第１のMOSトランジスタ、この第１のMOS
トランジスタのソース側に前記高圧電源からの電流を遮
断するために設けたプルアップトランジスタと、このプ
ルアップトランジスタからの電流を遮断するために設け
た低しきい値電圧の第２のMOSトランジスタ、電圧を昇
圧するための容量および昇圧された電荷を制御する低し
きい値電圧の第３のMOSトランジスタで構成された高電
圧スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31684889A JP2590574B2 (ja) | 1989-12-06 | 1989-12-06 | 高電圧スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31684889A JP2590574B2 (ja) | 1989-12-06 | 1989-12-06 | 高電圧スイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03177111A JPH03177111A (ja) | 1991-08-01 |
| JP2590574B2 true JP2590574B2 (ja) | 1997-03-12 |
Family
ID=18081593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31684889A Expired - Fee Related JP2590574B2 (ja) | 1989-12-06 | 1989-12-06 | 高電圧スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590574B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708333B2 (ja) * | 1992-09-02 | 1998-02-04 | 株式会社東芝 | レベルシフタ回路 |
| DE69529367T2 (de) * | 1994-08-19 | 2004-01-22 | Kabushiki Kaisha Toshiba, Kawasaki | Halbleiterspeicheranordnung und hochspannungsschaltende Schaltung |
-
1989
- 1989-12-06 JP JP31684889A patent/JP2590574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03177111A (ja) | 1991-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404254B2 (en) | Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude | |
| US5184030A (en) | Back bias generating circuit | |
| TWI421664B (zh) | Voltage switching circuit | |
| EP0646924A1 (en) | Voltage booster circuit for generating both positive and negative boosted voltages | |
| US4638182A (en) | High-level CMOS driver circuit | |
| JPH10322192A (ja) | レベル変換回路 | |
| US6266276B1 (en) | Non-volatile semiconductor memory device and internal operation method for said non-volatile semiconductor memory device | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| US4451748A (en) | MOS High voltage switching circuit | |
| KR910003387B1 (ko) | 주승압회로의 출력전압승압용 부승압회로 | |
| US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
| JP3299032B2 (ja) | 初期値設定回路 | |
| US4352996A (en) | IGFET Clock generator circuit employing MOS boatstrap capacitive drive | |
| US6147923A (en) | Voltage boosting circuit | |
| JPH0786917A (ja) | インバータ回路 | |
| JP2590574B2 (ja) | 高電圧スイッチング回路 | |
| JP3379601B2 (ja) | 半導体集積回路装置 | |
| JP2690624B2 (ja) | バッファ回路 | |
| JPH07101556B2 (ja) | メモリバスのプリチャージ回路 | |
| JPS61198813A (ja) | クロツクジエネレ−タ回路 | |
| JPH06197001A (ja) | レベル変換回路 | |
| JPH0795046A (ja) | Ｃｍｏｓ型インバータ回路 | |
| JP3197161B2 (ja) | 高電圧切り換え回路 | |
| JPH097371A (ja) | 昇圧電圧供給回路 | |
| JPS61270921A (ja) | デコ−ダ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |