JPH06197001A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH06197001A JPH06197001A JP34366592A JP34366592A JPH06197001A JP H06197001 A JPH06197001 A JP H06197001A JP 34366592 A JP34366592 A JP 34366592A JP 34366592 A JP34366592 A JP 34366592A JP H06197001 A JPH06197001 A JP H06197001A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- node
- power supply
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】動作電源電圧の最低値が低いシステム(例えば
1.5V系のシステム)においても、使用するMOSト
ランジスタの閾値のマージンを十分に確保して動作可能
とし、定常的な電流の発生を防止できるレベル変換回路
を提供する。 【構成】入力ノードからの入力信号を反転するインバー
タ回路13と、電源端子15とインバータ回路の電源電
圧供給ノードAとの間にドレイン・ソース間が接続さ
れ、ゲートがインバータ回路の出力ノードに接続された
デプレッション型の第1のMOSトランジスタ14と、
第1のMOSトランジスタとドレイン同士、ソース同士
が接続され、ゲートに入力信号とは論理レベルが反転関
係にある信号が与えられるデプレッション型の第2のM
OSトランジスタ17とを具備することを特徴とする。
1.5V系のシステム)においても、使用するMOSト
ランジスタの閾値のマージンを十分に確保して動作可能
とし、定常的な電流の発生を防止できるレベル変換回路
を提供する。 【構成】入力ノードからの入力信号を反転するインバー
タ回路13と、電源端子15とインバータ回路の電源電
圧供給ノードAとの間にドレイン・ソース間が接続さ
れ、ゲートがインバータ回路の出力ノードに接続された
デプレッション型の第1のMOSトランジスタ14と、
第1のMOSトランジスタとドレイン同士、ソース同士
が接続され、ゲートに入力信号とは論理レベルが反転関
係にある信号が与えられるデプレッション型の第2のM
OSトランジスタ17とを具備することを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、不揮発性メモリなどの
半導体集積回路に用いられるレベル変換回路に係り、特
に信号の電源電圧レベルを変換するレベル変換回路に関
する。
半導体集積回路に用いられるレベル変換回路に係り、特
に信号の電源電圧レベルを変換するレベル変換回路に関
する。
【0002】
【従来の技術】例えばEPROM(紫外線消去・再書込
み可能な読み出し専用メモリ)においては、読み出しモ
ード/プログラムモードに応じて電源電圧レベルが切換
えられるレベル変換回路が用いられている。図5は、従
来のレベル変換回路の一例を示している。
み可能な読み出し専用メモリ)においては、読み出しモ
ード/プログラムモードに応じて電源電圧レベルが切換
えられるレベル変換回路が用いられている。図5は、従
来のレベル変換回路の一例を示している。
【0003】図5において、15は電源電圧Vccあるい
はこれより高い電圧(プログラム電圧)Vppが印加され
る電源端子、Vssは基準電圧(接地電位)、13はCM
OS(相補性絶縁ゲート型)インバータ、11はPMO
S(Pチャネル)トランジスタ、12はNMOS(Nチ
ャネル)トランジスタ、14はデプレッション型NMO
Sトランジスタ、Inは入力信号、Outは出力信号で
ある。次に、図5の回路の動作を説明する。 (1)電源端子15にVcc(例えば5V)が印加されて
いる場合。
はこれより高い電圧(プログラム電圧)Vppが印加され
る電源端子、Vssは基準電圧(接地電位)、13はCM
OS(相補性絶縁ゲート型)インバータ、11はPMO
S(Pチャネル)トランジスタ、12はNMOS(Nチ
ャネル)トランジスタ、14はデプレッション型NMO
Sトランジスタ、Inは入力信号、Outは出力信号で
ある。次に、図5の回路の動作を説明する。 (1)電源端子15にVcc(例えば5V)が印加されて
いる場合。
【0004】いま、入力信号Inとして5Vが印加され
ると、NMOSトランジスタ12がオンになり、出力信
号Outが0V(“0”レベル)になる。この時、デプ
レッション型トランジスタ14は、ドレインに電源端子
15から5Vが印加されており、ゲートに0Vが与えら
れているので、その閾値電圧の絶対値が5V以下である
なら、そのソース(PMOSトランジスタ11との接続
ノードA)を上記閾値電圧の絶対値まで充電した後にカ
ットオフする。そして、PMOSトランジスタ11は、
ゲートに5Vが与えられており、ソース(デプレッショ
ン型トランジスタ14との接続ノードA)がデプレッシ
ョン型トランジスタ14の閾値電圧の絶対値まで低下し
ているのでオフになる。
ると、NMOSトランジスタ12がオンになり、出力信
号Outが0V(“0”レベル)になる。この時、デプ
レッション型トランジスタ14は、ドレインに電源端子
15から5Vが印加されており、ゲートに0Vが与えら
れているので、その閾値電圧の絶対値が5V以下である
なら、そのソース(PMOSトランジスタ11との接続
ノードA)を上記閾値電圧の絶対値まで充電した後にカ
ットオフする。そして、PMOSトランジスタ11は、
ゲートに5Vが与えられており、ソース(デプレッショ
ン型トランジスタ14との接続ノードA)がデプレッシ
ョン型トランジスタ14の閾値電圧の絶対値まで低下し
ているのでオフになる。
【0005】これに対して、入力信号Inとして0Vが
印加されると、NMOSトランジスタ12がオフにな
り、PMOSトランジスタ11は、そのソース(ノード
A)が予めデプレッション型トランジスタ14の閾値電
圧の絶対値になっているのでオンになり、出力信号Ou
tはデプレッション型トランジスタ14の閾値電圧の絶
対値になる。この出力電圧がデプレッション型トランジ
スタ14のゲートに帰還されるので、そのソース(ノー
ドA)はデプレッション型トランジスタ14のゲート電
圧分だけ上昇する。そして、最終的には、電源端子15
に印加されているVcc=5Vが出力信号に現われる。 (2)電源端子にVpp(例えば20V)が印加されてい
る場合。
印加されると、NMOSトランジスタ12がオフにな
り、PMOSトランジスタ11は、そのソース(ノード
A)が予めデプレッション型トランジスタ14の閾値電
圧の絶対値になっているのでオンになり、出力信号Ou
tはデプレッション型トランジスタ14の閾値電圧の絶
対値になる。この出力電圧がデプレッション型トランジ
スタ14のゲートに帰還されるので、そのソース(ノー
ドA)はデプレッション型トランジスタ14のゲート電
圧分だけ上昇する。そして、最終的には、電源端子15
に印加されているVcc=5Vが出力信号に現われる。 (2)電源端子にVpp(例えば20V)が印加されてい
る場合。
【0006】いま、入力信号Inとして5Vが印加され
ると、NMOSトランジスタ12がオンになり、出力信
号Outが0V(“0”レベル)になる。この時、デプ
レッション型トランジスタ14は、ドレインに電源端子
15から20Vが印加されており、そのソース(ノード
A)を上記閾値電圧の絶対値まで充電した後にカットオ
フする。そして、PMOSトランジスタ11は、ゲート
に5Vが与えられており、そのソース(ノードA)がデ
プレッション型トランジスタ14の閾値電圧の絶対値ま
で低下しているのでオフになる。
ると、NMOSトランジスタ12がオンになり、出力信
号Outが0V(“0”レベル)になる。この時、デプ
レッション型トランジスタ14は、ドレインに電源端子
15から20Vが印加されており、そのソース(ノード
A)を上記閾値電圧の絶対値まで充電した後にカットオ
フする。そして、PMOSトランジスタ11は、ゲート
に5Vが与えられており、そのソース(ノードA)がデ
プレッション型トランジスタ14の閾値電圧の絶対値ま
で低下しているのでオフになる。
【0007】これに対して、入力信号Inとして0Vが
印加されると、NMOSトランジスタ12がオフにな
り、PMOSトランジスタ11は、そのソース(ノード
A)が予めデプレッション型トランジスタ14の閾値電
圧の絶対値になっているのでオンになり、出力信号Ou
tはデプレッション型トランジスタ14の閾値電圧の絶
対値になる。この出力電圧がデプレッション型トランジ
スタ14のゲートに帰還されるので、そのソース(ノー
ドA)はデプレッション型トランジスタ14のゲート電
圧分だけ上昇する。そして、最終的には、電源端子15
に印加されているVpp=20Vが出力信号に現われる。
次に、上記した図5の回路における電源電圧マージンお
よび閾値電圧のマージンについて考察する。
印加されると、NMOSトランジスタ12がオフにな
り、PMOSトランジスタ11は、そのソース(ノード
A)が予めデプレッション型トランジスタ14の閾値電
圧の絶対値になっているのでオンになり、出力信号Ou
tはデプレッション型トランジスタ14の閾値電圧の絶
対値になる。この出力電圧がデプレッション型トランジ
スタ14のゲートに帰還されるので、そのソース(ノー
ドA)はデプレッション型トランジスタ14のゲート電
圧分だけ上昇する。そして、最終的には、電源端子15
に印加されているVpp=20Vが出力信号に現われる。
次に、上記した図5の回路における電源電圧マージンお
よび閾値電圧のマージンについて考察する。
【0008】出力信号OutとしてVccまたはVppを出
力する場合には、PMOSトランジスタ11がオンする
ためには、ノードAの充電電圧、つまり、デプレッショ
ン型トランジスタ14の閾値電圧(バックゲート効果を
含めた閾値電圧)Vth14の絶対値が、PMOSトランジ
スタ11の閾値電圧(バックゲート効果を含めた閾値電
圧)Vth11の絶対値より大きくなければならない。 つまり、|Vth14| > |Vth11| …(1) の関係を満足する必要がある。
力する場合には、PMOSトランジスタ11がオンする
ためには、ノードAの充電電圧、つまり、デプレッショ
ン型トランジスタ14の閾値電圧(バックゲート効果を
含めた閾値電圧)Vth14の絶対値が、PMOSトランジ
スタ11の閾値電圧(バックゲート効果を含めた閾値電
圧)Vth11の絶対値より大きくなければならない。 つまり、|Vth14| > |Vth11| …(1) の関係を満足する必要がある。
【0009】一方、出力信号Outとして0Vを出力す
る場合には、PMOSトランジスタ11がオフし、電源
端子15からPMOSトランジスタ11を介して定常的
な電流(貫通電流、リーク電流)が流れないようにする
ためには、ノードAの電圧、つまり、デプレッション型
トランジスタ14の閾値電圧Vth14の絶対値からこの時
の入力信号電圧Vccを引いた値が、PMOSトランジス
タ11の閾値電圧Vth11の絶対値より小さくなければな
らない。 つまり、|Vth14|−Vcc < |Vth11| …(2) の関係を満足する必要がある。
る場合には、PMOSトランジスタ11がオフし、電源
端子15からPMOSトランジスタ11を介して定常的
な電流(貫通電流、リーク電流)が流れないようにする
ためには、ノードAの電圧、つまり、デプレッション型
トランジスタ14の閾値電圧Vth14の絶対値からこの時
の入力信号電圧Vccを引いた値が、PMOSトランジス
タ11の閾値電圧Vth11の絶対値より小さくなければな
らない。 つまり、|Vth14|−Vcc < |Vth11| …(2) の関係を満足する必要がある。
【0010】図6は、上式(1)、(2)に示した動作
条件を関係を満足する|Vth14|の領域および|Vth11
|の領域について、縦軸を|Vth11|、横軸を|Vth14
|として示すマップである。ここで、AはPMOSトラ
ンジスタ11のオン時のマージン電圧、BはPMOSト
ランジスタ11のオフ時のマージン電圧である。また、
上式(2)については、Vcc=1.9Vの場合を示して
いる。
条件を関係を満足する|Vth14|の領域および|Vth11
|の領域について、縦軸を|Vth11|、横軸を|Vth14
|として示すマップである。ここで、AはPMOSトラ
ンジスタ11のオン時のマージン電圧、BはPMOSト
ランジスタ11のオフ時のマージン電圧である。また、
上式(2)については、Vcc=1.9Vの場合を示して
いる。
【0011】この図6から、|Vth11|、|Vth14|の
バラツキの範囲を決めれば、動作電源電圧の最低値Vcc
min も己ずと決まることが分かる。例えば|Vth11|、
|Vth14|のバラツキの範囲がそれぞれ±0.3Vであ
るとすると、Vccmin =1.9V程度となる。
バラツキの範囲を決めれば、動作電源電圧の最低値Vcc
min も己ずと決まることが分かる。例えば|Vth11|、
|Vth14|のバラツキの範囲がそれぞれ±0.3Vであ
るとすると、Vccmin =1.9V程度となる。
【0012】即ち、上記した図5の回路は、動作電源電
圧の最低値Vccmin が1.9V程度となり、それ以下の
電源電圧では動作が不可能となり、例えば1.5V系の
システムでは使用できないことになる。図7は、従来の
レベル変換回路の他の例を示している。
圧の最低値Vccmin が1.9V程度となり、それ以下の
電源電圧では動作が不可能となり、例えば1.5V系の
システムでは使用できないことになる。図7は、従来の
レベル変換回路の他の例を示している。
【0013】図7において、23はCMOSインバータ
であり、VccノードとVssノードとの間に、PMOSト
ランジスタ21およびNMOSトランジスタ22が直列
に接続され、両者のゲートは入力ノードに共通に接続さ
れて入力信号Inが与えられる。上記PMOSトランジ
スタ21およびNMOSトランジスタ22のドレイン相
互接続ノード(CMOSインバータ23の出力ノード)
とレベル変換回路の出力ノードとの間にデプレッション
型の第1のNMOSトランジスタ24のソース・ドレイ
ン間が接続されており、この第1のNMOSトランジス
タ24のゲートには制御信号Sが与えられる。
であり、VccノードとVssノードとの間に、PMOSト
ランジスタ21およびNMOSトランジスタ22が直列
に接続され、両者のゲートは入力ノードに共通に接続さ
れて入力信号Inが与えられる。上記PMOSトランジ
スタ21およびNMOSトランジスタ22のドレイン相
互接続ノード(CMOSインバータ23の出力ノード)
とレベル変換回路の出力ノードとの間にデプレッション
型の第1のNMOSトランジスタ24のソース・ドレイ
ン間が接続されており、この第1のNMOSトランジス
タ24のゲートには制御信号Sが与えられる。
【0014】さらに、電源電圧Vccあるいは高電圧Vpp
が印加される電源端子27と上記レベル変換回路の出力
ノードとの間に、デプレッション型の第2のNMOSト
ランジスタ26およびPMOSトランジスタ25が直列
に接続されている。そして、上記第2のNMOSトラン
ジスタ26のゲートはレベル変換回路の出力ノードに接
続されて出力信号Outが与えられ、上記PMOSトラ
ンジスタ25のゲートは入力ノードに接続されて入力信
号Inが与えられる。次に、図7の回路の動作を説明す
る。
が印加される電源端子27と上記レベル変換回路の出力
ノードとの間に、デプレッション型の第2のNMOSト
ランジスタ26およびPMOSトランジスタ25が直列
に接続されている。そして、上記第2のNMOSトラン
ジスタ26のゲートはレベル変換回路の出力ノードに接
続されて出力信号Outが与えられ、上記PMOSトラ
ンジスタ25のゲートは入力ノードに接続されて入力信
号Inが与えられる。次に、図7の回路の動作を説明す
る。
【0015】この回路において、制御信号Sの論理レベ
ル“1”は電源電圧Vcc(例えば2V)、論理レベル
“0”は0Vであるものとする。また、制御信号Sが
“1”の時は電源端子27にVccが印加され、制御信号
Sが“0”の時は電源端子27にVppが印加されるもの
とする。 (1)制御信号Sが“1”、電源端子にVccが印加され
ている場合。
ル“1”は電源電圧Vcc(例えば2V)、論理レベル
“0”は0Vであるものとする。また、制御信号Sが
“1”の時は電源端子27にVccが印加され、制御信号
Sが“0”の時は電源端子27にVppが印加されるもの
とする。 (1)制御信号Sが“1”、電源端子にVccが印加され
ている場合。
【0016】いま、入力信号Inとして2Vが印加され
ると、PMOSトランジスタ21がオフ、NMOSトラ
ンジスタ22がオンになり、インバータ23の出力ノー
ドが0Vになる。このインバータ23の出力ノードに接
続されているデプレッション型の第1のトランジスタ2
4は、ゲートに制御信号Sの“1”が与えられているの
でオンになり、レベル変換回路の出力信号Outは0V
になる。
ると、PMOSトランジスタ21がオフ、NMOSトラ
ンジスタ22がオンになり、インバータ23の出力ノー
ドが0Vになる。このインバータ23の出力ノードに接
続されているデプレッション型の第1のトランジスタ2
4は、ゲートに制御信号Sの“1”が与えられているの
でオンになり、レベル変換回路の出力信号Outは0V
になる。
【0017】そして、デプレッション型の第2のトラン
ジスタ26は、ドレインに電源端子27から2Vが印加
されており、ゲートに出力信号Outの0Vが与えられ
てオン状態になるが、その閾値電圧の絶対値が2V以下
であるなら、そのソース(PMOSトランジスタ25と
の接続ノードA)を上記閾値電圧の絶対値まで充電した
後にカットオフする。
ジスタ26は、ドレインに電源端子27から2Vが印加
されており、ゲートに出力信号Outの0Vが与えられ
てオン状態になるが、その閾値電圧の絶対値が2V以下
であるなら、そのソース(PMOSトランジスタ25と
の接続ノードA)を上記閾値電圧の絶対値まで充電した
後にカットオフする。
【0018】また、PMOSトランジスタ25は、ゲー
トに入力信号の2Vが与えられており、ゲートとソース
(デプレッション型の第2のトランジスタ26との接続
ノードA)との電位差がその閾値電圧の絶対値より小さ
ければカットオフする。この結果、電源端子27からデ
プレッション型の第2のトランジスタ26およびPMO
Sトランジスタ25を介して定常的な電流が流れること
はない。
トに入力信号の2Vが与えられており、ゲートとソース
(デプレッション型の第2のトランジスタ26との接続
ノードA)との電位差がその閾値電圧の絶対値より小さ
ければカットオフする。この結果、電源端子27からデ
プレッション型の第2のトランジスタ26およびPMO
Sトランジスタ25を介して定常的な電流が流れること
はない。
【0019】これに対して、入力信号Inとして0Vが
印加されると、NMOSトランジスタ22がオフ、PM
OSトランジスタ21がオンになり、インバータ23の
出力ノードが2Vになる。このインバータ23の出力ノ
ードに接続されているデプレッション型の第1のトラン
ジスタ24は、ゲートに制御信号Sの2Vが与えられて
いるのでオンになり、レベル変換回路の出力信号Out
は2Vになる。
印加されると、NMOSトランジスタ22がオフ、PM
OSトランジスタ21がオンになり、インバータ23の
出力ノードが2Vになる。このインバータ23の出力ノ
ードに接続されているデプレッション型の第1のトラン
ジスタ24は、ゲートに制御信号Sの2Vが与えられて
いるのでオンになり、レベル変換回路の出力信号Out
は2Vになる。
【0020】そして、デプレッション型の第2のトラン
ジスタ26は、ゲートに出力信号Outの2Vが与えら
れてオン状態になっており、PMOSトランジスタ25
は、ゲートに入力信号の0Vが与えられオン状態になっ
ているので、電源端子27のVccがレベル変換回路の出
力ノードに現われる。
ジスタ26は、ゲートに出力信号Outの2Vが与えら
れてオン状態になっており、PMOSトランジスタ25
は、ゲートに入力信号の0Vが与えられオン状態になっ
ているので、電源端子27のVccがレベル変換回路の出
力ノードに現われる。
【0021】この時、前記NMOSトランジスタ22が
オフ状態になっているので、VccノードからPMOSト
ランジスタ21を介して、あるいは、電源端子27から
デプレッション型の第2のトランジスタ26およびPM
OSトランジスタ25を介してVssノードに流れる定常
電流は存在しない。 (2)制御信号Sが“0”、電源端子27にVpp(例え
ば20V)が印加されている場合。
オフ状態になっているので、VccノードからPMOSト
ランジスタ21を介して、あるいは、電源端子27から
デプレッション型の第2のトランジスタ26およびPM
OSトランジスタ25を介してVssノードに流れる定常
電流は存在しない。 (2)制御信号Sが“0”、電源端子27にVpp(例え
ば20V)が印加されている場合。
【0022】いま、入力信号Inとして2Vが印加され
ると、PMOSトランジスタ21がオフ、NMOSトラ
ンジスタ22がオンになり、インバータ23の出力ノー
ドが0Vになる。このインバータ23の出力ノードに接
続されているデプレッション型の第1のトランジスタ2
4は、ゲートに制御信号Sの0Vが与えられているので
オンになり、レベル変換回路の出力信号Outは0Vに
なる。
ると、PMOSトランジスタ21がオフ、NMOSトラ
ンジスタ22がオンになり、インバータ23の出力ノー
ドが0Vになる。このインバータ23の出力ノードに接
続されているデプレッション型の第1のトランジスタ2
4は、ゲートに制御信号Sの0Vが与えられているので
オンになり、レベル変換回路の出力信号Outは0Vに
なる。
【0023】そして、PMOSトランジスタ21は、ゲ
ートに入力信号の2Vが与えられており、オフ状態にな
っている。また、デプレッション型の第2のトランジス
タ26は、ゲートに出力信号の0Vが与えられており、
オン状態になっているが、その閾値電圧の絶対値までソ
ース(ノード)を充電した後にカットオフする。この結
果、電源端子27からデプレッション型の第2のトラン
ジスタ26およびPMOSトランジスタ25を介して流
れる定常的な電流は存在しない。
ートに入力信号の2Vが与えられており、オフ状態にな
っている。また、デプレッション型の第2のトランジス
タ26は、ゲートに出力信号の0Vが与えられており、
オン状態になっているが、その閾値電圧の絶対値までソ
ース(ノード)を充電した後にカットオフする。この結
果、電源端子27からデプレッション型の第2のトラン
ジスタ26およびPMOSトランジスタ25を介して流
れる定常的な電流は存在しない。
【0024】これに対して、入力信号Inとして0Vが
印加されると、NMOSトランジスタ22がオフ、PM
OSトランジスタ21がオンになり、インバータ23の
出力ノードが2Vになる。このインバータ23の出力ノ
ードに接続されているデプレッション型の第1のトラン
ジスタ24は、ゲートに制御信号Sの0Vが与えられて
いるのでオンになるが、その閾値電圧の絶対値までレベ
ル変換回路の出力ノードを充電した後にカットオフす
る。
印加されると、NMOSトランジスタ22がオフ、PM
OSトランジスタ21がオンになり、インバータ23の
出力ノードが2Vになる。このインバータ23の出力ノ
ードに接続されているデプレッション型の第1のトラン
ジスタ24は、ゲートに制御信号Sの0Vが与えられて
いるのでオンになるが、その閾値電圧の絶対値までレベ
ル変換回路の出力ノードを充電した後にカットオフす
る。
【0025】そして、デプレッション型の第2のトラン
ジスタ26は、ゲートに出力信号Outの2Vが与えら
れるのでオン状態になり、そのゲート電圧とその閾値電
圧の絶対値分とを加えた電圧をソース(ノードA)に出
力する。この時、PMOSトランジスタ25は、ゲート
に入力信号Inの0Vが与えられており、そのソース
(ノードA)の電圧がその閾値電圧の絶対値より高けれ
ばオン状態になっている。これにより、上記ノードAの
電圧がレベル変換回路の出力ノードに現われ、この出力
電圧がデプレッション型の第2のトランジスタ26を介
して前記ノードAに帰還される。つまり、最終的には、
電源端子27のVppがレベル変換回路の出力ノードに現
われる。
ジスタ26は、ゲートに出力信号Outの2Vが与えら
れるのでオン状態になり、そのゲート電圧とその閾値電
圧の絶対値分とを加えた電圧をソース(ノードA)に出
力する。この時、PMOSトランジスタ25は、ゲート
に入力信号Inの0Vが与えられており、そのソース
(ノードA)の電圧がその閾値電圧の絶対値より高けれ
ばオン状態になっている。これにより、上記ノードAの
電圧がレベル変換回路の出力ノードに現われ、この出力
電圧がデプレッション型の第2のトランジスタ26を介
して前記ノードAに帰還される。つまり、最終的には、
電源端子27のVppがレベル変換回路の出力ノードに現
われる。
【0026】この時、前記NMOSトランジスタ22お
よびデプレッション型の第1のトランジスタ24がそれ
ぞれオフ状態になっているので、VccノードからVssノ
ードに流れる定常電流は存在しない。次に、上記した図
7の回路における電源電圧マージンおよび閾値電圧のマ
ージンについて考察する。
よびデプレッション型の第1のトランジスタ24がそれ
ぞれオフ状態になっているので、VccノードからVssノ
ードに流れる定常電流は存在しない。次に、上記した図
7の回路における電源電圧マージンおよび閾値電圧のマ
ージンについて考察する。
【0027】出力信号OutとしてVppを出力する場合
には、PMOSトランジスタ25がオンするためには、
ノードAの充電電圧、つまり、デプレッション型の第1
のトランジスタ24の閾値電圧Vth24の絶対値とデプレ
ッション型の第2のトランジスタ26の閾値電圧Vth26
の絶対値とを加えた値が、PMOSトランジスタ25の
閾値電圧Vth25の絶対値より大きくなければならない。
ここで、Vth24とVth26とが等しいとすると、 2・|Vth26| > |Vth25| …(3) の関係を満足する必要がある。
には、PMOSトランジスタ25がオンするためには、
ノードAの充電電圧、つまり、デプレッション型の第1
のトランジスタ24の閾値電圧Vth24の絶対値とデプレ
ッション型の第2のトランジスタ26の閾値電圧Vth26
の絶対値とを加えた値が、PMOSトランジスタ25の
閾値電圧Vth25の絶対値より大きくなければならない。
ここで、Vth24とVth26とが等しいとすると、 2・|Vth26| > |Vth25| …(3) の関係を満足する必要がある。
【0028】また、デプレッション型の第1のトランジ
スタ24は、ゲート電圧(制御信号S)が0V、ソース
電圧(インバータ23の出力電圧)がVccであるので、
ドレイン(レベル変換回路の出力ノード)の電圧がソー
ス側へ向かってリークしないためには、その閾値電圧V
th24の絶対値はVccより小さくなければならない。 つまり、|Vth24|=|Vth26| < Vcc …(4) の関係を満足する必要がある。
スタ24は、ゲート電圧(制御信号S)が0V、ソース
電圧(インバータ23の出力電圧)がVccであるので、
ドレイン(レベル変換回路の出力ノード)の電圧がソー
ス側へ向かってリークしないためには、その閾値電圧V
th24の絶対値はVccより小さくなければならない。 つまり、|Vth24|=|Vth26| < Vcc …(4) の関係を満足する必要がある。
【0029】一方、出力信号Outとして0Vを出力す
る場合には、PMOSトランジスタ25がオフし、電源
端子27から貫通電流が流れないためには、ノードAの
電圧、つまり、デプレッション型の第2のトランジスタ
26の閾値電圧Vth26の絶対値からこの時の入力信号電
圧Vccを引いた値が、PMOSトランジスタ25の閾値
電圧Vth25の絶対値より小さくなければならない。 つまり、|Vth26|−Vcc < |Vth25| …(5) の関係を満足する必要がある。
る場合には、PMOSトランジスタ25がオフし、電源
端子27から貫通電流が流れないためには、ノードAの
電圧、つまり、デプレッション型の第2のトランジスタ
26の閾値電圧Vth26の絶対値からこの時の入力信号電
圧Vccを引いた値が、PMOSトランジスタ25の閾値
電圧Vth25の絶対値より小さくなければならない。 つまり、|Vth26|−Vcc < |Vth25| …(5) の関係を満足する必要がある。
【0030】図8は、上式(3)〜(5)に示した動作
条件を関係を満足する|Vth25|の領域および|Vth26
|の領域について、縦軸を|Vth25|、横軸を|Vth26
|として示すマップである。ここで、AはPMOSトラ
ンジスタ25のオン時のマージン電圧、BはPMOSト
ランジスタ25のオフ時のマージン電圧、Cはデプレッ
ション型の第2のトランジスタ26のオフ時のマージン
電圧である。また、上式(4)、(5)については、V
cc=1.3Vの場合を示している。
条件を関係を満足する|Vth25|の領域および|Vth26
|の領域について、縦軸を|Vth25|、横軸を|Vth26
|として示すマップである。ここで、AはPMOSトラ
ンジスタ25のオン時のマージン電圧、BはPMOSト
ランジスタ25のオフ時のマージン電圧、Cはデプレッ
ション型の第2のトランジスタ26のオフ時のマージン
電圧である。また、上式(4)、(5)については、V
cc=1.3Vの場合を示している。
【0031】この図8から、|Vth24|、|Vth25|、
|Vth26|のバラツキの範囲がそれぞれ±0.3Vであ
るとすると、動作電源電圧の最低値Vccmin =1.3V
程度となり、それ以下の電源電圧では動作が不可能とな
り、例えば1.5V系のシステムでは動作マージンが殆
んどない。図9は、図5の回路の従来の改良例を示して
いる。
|Vth26|のバラツキの範囲がそれぞれ±0.3Vであ
るとすると、動作電源電圧の最低値Vccmin =1.3V
程度となり、それ以下の電源電圧では動作が不可能とな
り、例えば1.5V系のシステムでは動作マージンが殆
んどない。図9は、図5の回路の従来の改良例を示して
いる。
【0032】この回路は、図5の回路に対して、Vccあ
るいはVppを出力する時の動作の高速化を図るために、
VccノードとノードAとの間にデプレッション型の第2
のNMOSトランジスタ16を付加接続し、そのゲート
に入力信号Inを与えるようにしたものである。
るいはVppを出力する時の動作の高速化を図るために、
VccノードとノードAとの間にデプレッション型の第2
のNMOSトランジスタ16を付加接続し、そのゲート
に入力信号Inを与えるようにしたものである。
【0033】図9の回路によれば、0Vを出力している
時にノードAをVccに充電しておき、VccあるいはVpp
を出力する時に、出力ノードからの帰還を高速化するこ
とが可能になる。図10は、図7の回路の従来の改良例
を示している。
時にノードAをVccに充電しておき、VccあるいはVpp
を出力する時に、出力ノードからの帰還を高速化するこ
とが可能になる。図10は、図7の回路の従来の改良例
を示している。
【0034】この回路は、図7の回路に対して、Vccあ
るいはVppを出力する時の動作の高速化を図るために、
VccノードとノードAとの間にデプレッション型の第3
のNMOSトランジスタ29およびPMOSトランジス
タ28を直列に付加接続し、上記デプレッション型の第
3のトランジスタ29のゲートに入力信号Inを与え、
上記PMOSトランジスタ28のゲートにインバータ2
3の出力信号を与えるようにしたものである。
るいはVppを出力する時の動作の高速化を図るために、
VccノードとノードAとの間にデプレッション型の第3
のNMOSトランジスタ29およびPMOSトランジス
タ28を直列に付加接続し、上記デプレッション型の第
3のトランジスタ29のゲートに入力信号Inを与え、
上記PMOSトランジスタ28のゲートにインバータ2
3の出力信号を与えるようにしたものである。
【0035】図10の回路によれば、0Vを出力してい
る時にノードAをVccに充電しておき、VccあるいはV
ppを出力する時に出力ノードからの帰還を高速化するこ
とが可能になる。
る時にノードAをVccに充電しておき、VccあるいはV
ppを出力する時に出力ノードからの帰還を高速化するこ
とが可能になる。
【0036】しかし、図9および図10の回路は、図5
および図7の回路と同様に、電源電圧が2V以下でのト
ランジスタの閾値変動のバラツキを考慮すると、例えば
1.5V系のシステムでは動作が不可能あるいは動作マ
ージンが殆んどないという問題がある。
および図7の回路と同様に、電源電圧が2V以下でのト
ランジスタの閾値変動のバラツキを考慮すると、例えば
1.5V系のシステムでは動作が不可能あるいは動作マ
ージンが殆んどないという問題がある。
【0037】
【発明が解決しようとする課題】上記したように従来の
レベル変換回路は、動作電源電圧の最低値が低いシステ
ム(例えば1.5V系のシステム)において動作が不可
能あるいは動作マージンが殆んどないという問題があっ
た。
レベル変換回路は、動作電源電圧の最低値が低いシステ
ム(例えば1.5V系のシステム)において動作が不可
能あるいは動作マージンが殆んどないという問題があっ
た。
【0038】本発明は上記の問題点を解決すべくなされ
たもので、動作電源電圧の最低値が低いシステム(例え
ば1.5V系のシステム)においても、使用するMOS
トランジスタの閾値のマージンを十分に確保して動作可
能とし、しかも、定常的な電流の発生を防止し得るレベ
ル変換回路を提供することを目的とする。
たもので、動作電源電圧の最低値が低いシステム(例え
ば1.5V系のシステム)においても、使用するMOS
トランジスタの閾値のマージンを十分に確保して動作可
能とし、しかも、定常的な電流の発生を防止し得るレベ
ル変換回路を提供することを目的とする。
【0039】
【課題を解決するための手段】本発明のレベル変換回路
は、入力ノードからの入力信号を反転するインバータ回
路と、電源端子と上記インバータ回路の電源電圧供給ノ
ードとの間にドレイン・ソース間が接続され、ゲートが
上記インバータ回路の出力ノードに接続されたデプレッ
ション型の第1のMOSトランジスタと、この第1のM
OSトランジスタとドレイン同士、ソース同士が接続さ
れ、ゲートに前記入力信号とは論理レベルが反転関係に
ある信号が与えられるデプレッション型の第2のMOS
トランジスタとを具備することを特徴とする。
は、入力ノードからの入力信号を反転するインバータ回
路と、電源端子と上記インバータ回路の電源電圧供給ノ
ードとの間にドレイン・ソース間が接続され、ゲートが
上記インバータ回路の出力ノードに接続されたデプレッ
ション型の第1のMOSトランジスタと、この第1のM
OSトランジスタとドレイン同士、ソース同士が接続さ
れ、ゲートに前記入力信号とは論理レベルが反転関係に
ある信号が与えられるデプレッション型の第2のMOS
トランジスタとを具備することを特徴とする。
【0040】
【作用】電源端子に電源電圧Vccあるいはこれより高い
電圧Vppが印加され、入力ノードに電源電圧Vccと0V
との間で反転する力信号が入力する場合、インバータ回
路の出力ノードにVccあるいはVppを出力する動作時
に、その初期に前記第2のMOSトランジスタによりC
MOSインバータ回路の電源電圧供給ノードを十分高い
電圧に充電することが可能になる。
電圧Vppが印加され、入力ノードに電源電圧Vccと0V
との間で反転する力信号が入力する場合、インバータ回
路の出力ノードにVccあるいはVppを出力する動作時
に、その初期に前記第2のMOSトランジスタによりC
MOSインバータ回路の電源電圧供給ノードを十分高い
電圧に充電することが可能になる。
【0041】これにより、動作電源電圧の最低値が低い
システム(例えば1.5V系のシステム)においても、
使用するMOSトランジスタの閾値のマージンを十分に
確保して動作可能とし、動作電圧範囲を広くし、しか
も、定常的な電流の発生を防止することが可能になる。
システム(例えば1.5V系のシステム)においても、
使用するMOSトランジスタの閾値のマージンを十分に
確保して動作可能とし、動作電圧範囲を広くし、しか
も、定常的な電流の発生を防止することが可能になる。
【0042】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は、本発明の第1実施例に係るレベル
変換回路を示している。
に説明する。図1は、本発明の第1実施例に係るレベル
変換回路を示している。
【0043】図1の回路において、15は電源電圧Vcc
あるいはこれより高い電圧(プログラム電圧)Vppが印
加される電源端子、Vssは基準電圧(接地電位)、In
は入力信号、13は上記入力信号Inを反転するCMO
Sインバータ、OutはCMOSインバータの出力信号
(レベル変換信号の出力信号)である。
あるいはこれより高い電圧(プログラム電圧)Vppが印
加される電源端子、Vssは基準電圧(接地電位)、In
は入力信号、13は上記入力信号Inを反転するCMO
Sインバータ、OutはCMOSインバータの出力信号
(レベル変換信号の出力信号)である。
【0044】上記CMOSインバータ13は、電源電圧
供給ノードAとVssノードとの間に、PMOSトランジ
スタ11およびNMOSトランジスタ12が直列に接続
され、両者のゲートは入力ノードに共通に接続されて入
力信号Inが与えられ、上記PMOSトランジスタ11
およびNMOSトランジスタ12のドレイン相互接続ノ
ードが出力ノードになっていいる。
供給ノードAとVssノードとの間に、PMOSトランジ
スタ11およびNMOSトランジスタ12が直列に接続
され、両者のゲートは入力ノードに共通に接続されて入
力信号Inが与えられ、上記PMOSトランジスタ11
およびNMOSトランジスタ12のドレイン相互接続ノ
ードが出力ノードになっていいる。
【0045】14は電源端子15と上記CMOSインバ
ータ13の電源電圧供給ノードAとの間にドレイン・ソ
ース間が接続され、ゲートが上記CMOSインバータ1
3の出力ノードに接続されたデプレッション型の第1の
NMOSトランジスタである。
ータ13の電源電圧供給ノードAとの間にドレイン・ソ
ース間が接続され、ゲートが上記CMOSインバータ1
3の出力ノードに接続されたデプレッション型の第1の
NMOSトランジスタである。
【0046】17は上記第1のMOSトランジスタ14
とドレイン同士、ソース同士が接続され、ゲートに前記
入力信号Inとは論理レベルが反転関係にある信号/I
nが与えられるデプレッション型の第2のNMOSトラ
ンジスタである。次に、図1の回路の動作を説明する。 (1)電源端子15にVcc(例えば5V)が印加されて
いる場合。
とドレイン同士、ソース同士が接続され、ゲートに前記
入力信号Inとは論理レベルが反転関係にある信号/I
nが与えられるデプレッション型の第2のNMOSトラ
ンジスタである。次に、図1の回路の動作を説明する。 (1)電源端子15にVcc(例えば5V)が印加されて
いる場合。
【0047】いま、入力信号Inとして5Vが印加され
ると、NMOSトランジスタ12がオンになり、出力信
号Outが0Vになる。この時、デプレッション型の第
1のトランジスタ14は、ドレインに電源端子15から
5Vが印加され、ゲートに0Vが与えられているので、
その閾値電圧の絶対値が5V以下であるなら、そのソー
ス(PMOSトランジスタ11との接続ノードA)を上
記閾値電圧の絶対値まで充電した後にカットオフする。
また、デプレッション型の第2のトランジスタ17は、
ドレインに電源端子15から5Vが印加され、ゲートに
入力信号Inの反転レベルである0Vが与えられている
ので、その閾値電圧の絶対値が5V以下であるなら、そ
のソース(ノードA)を上記閾値電圧の絶対値まで充電
した後にカットオフする。
ると、NMOSトランジスタ12がオンになり、出力信
号Outが0Vになる。この時、デプレッション型の第
1のトランジスタ14は、ドレインに電源端子15から
5Vが印加され、ゲートに0Vが与えられているので、
その閾値電圧の絶対値が5V以下であるなら、そのソー
ス(PMOSトランジスタ11との接続ノードA)を上
記閾値電圧の絶対値まで充電した後にカットオフする。
また、デプレッション型の第2のトランジスタ17は、
ドレインに電源端子15から5Vが印加され、ゲートに
入力信号Inの反転レベルである0Vが与えられている
ので、その閾値電圧の絶対値が5V以下であるなら、そ
のソース(ノードA)を上記閾値電圧の絶対値まで充電
した後にカットオフする。
【0048】そして、PMOSトランジスタ11は、ゲ
ートに5Vが与えられており、ソース(デプレッション
型の第1のトランジスタ14、第2のトランジスタ17
との接続ノードA)が第1のトランジスタ14、第2の
トランジスタ17の閾値電圧の絶対値まで低下している
のでオフになる。この結果、電源端子15から第1のト
ランジスタ14、第2のトランジスタ17およびPMO
Sトランジスタ11を介して流れる定常的な電流は存在
しない。
ートに5Vが与えられており、ソース(デプレッション
型の第1のトランジスタ14、第2のトランジスタ17
との接続ノードA)が第1のトランジスタ14、第2の
トランジスタ17の閾値電圧の絶対値まで低下している
のでオフになる。この結果、電源端子15から第1のト
ランジスタ14、第2のトランジスタ17およびPMO
Sトランジスタ11を介して流れる定常的な電流は存在
しない。
【0049】これに対して、入力信号Inとして0Vが
印加されると、NMOSトランジスタ12がオフにな
る。そして、デプレッション型の第2のトランジスタ1
7は、ドレインに電源端子15から5Vが印加され、ゲ
ートに入力信号Inの反転レベルである5Vが与えられ
ているのでオンになり、そのソース(ノードA)に電源
端子15の5Vを出力する。また、PMOSトランジス
タ11は、ゲートに0Vが与えられており、ソース(ノ
ードA)が5Vになっているのでオンになる。
印加されると、NMOSトランジスタ12がオフにな
る。そして、デプレッション型の第2のトランジスタ1
7は、ドレインに電源端子15から5Vが印加され、ゲ
ートに入力信号Inの反転レベルである5Vが与えられ
ているのでオンになり、そのソース(ノードA)に電源
端子15の5Vを出力する。また、PMOSトランジス
タ11は、ゲートに0Vが与えられており、ソース(ノ
ードA)が5Vになっているのでオンになる。
【0050】従って、電源端子15に印加されているV
cc=5Vが出力信号に現われる。この時、NMOSトラ
ンジスタ12がオフになっているので、電源端子15か
らVssノードに流れる定常的な電流は存在しない。 (2)電源端子にVpp(例えば20V)が印加されてい
る場合。
cc=5Vが出力信号に現われる。この時、NMOSトラ
ンジスタ12がオフになっているので、電源端子15か
らVssノードに流れる定常的な電流は存在しない。 (2)電源端子にVpp(例えば20V)が印加されてい
る場合。
【0051】いま、入力信号Inとして5Vが印加され
ると、NMOSトランジスタ12がオンになり、出力信
号Outが0Vになる。この時、デプレッション型の第
1のトランジスタ14および第2のトランジスタ17
は、それぞれドレインに電源端子15から20Vが印加
されており、それぞれゲートに0Vが与えられているの
で、それぞれソース(ノードA)をそれぞれの閾値電圧
の絶対値まで充電した後にカットオフする。そして、P
MOSトランジスタ11は、ゲートに5Vが与えられて
おり、ソース(ノードA)がデプレッション型の第1の
トランジスタ14および第2のトランジスタ17の閾値
電圧の絶対値まで低下しているのでオフになる。この結
果、電源端子15から第1のトランジスタ14、第2の
トランジスタ17およびPMOSトランジスタ11を介
して流れる定常的な電流は存在しない。
ると、NMOSトランジスタ12がオンになり、出力信
号Outが0Vになる。この時、デプレッション型の第
1のトランジスタ14および第2のトランジスタ17
は、それぞれドレインに電源端子15から20Vが印加
されており、それぞれゲートに0Vが与えられているの
で、それぞれソース(ノードA)をそれぞれの閾値電圧
の絶対値まで充電した後にカットオフする。そして、P
MOSトランジスタ11は、ゲートに5Vが与えられて
おり、ソース(ノードA)がデプレッション型の第1の
トランジスタ14および第2のトランジスタ17の閾値
電圧の絶対値まで低下しているのでオフになる。この結
果、電源端子15から第1のトランジスタ14、第2の
トランジスタ17およびPMOSトランジスタ11を介
して流れる定常的な電流は存在しない。
【0052】これに対して、入力信号Inとして0Vが
印加されると、NMOSトランジスタ12がオフにな
る。そして、デプレッション型の第2のトランジスタ1
7は、ドレインに電源端子15から20Vが印加され、
ゲートに入力信号Inの反転レベルである5Vが与えら
れているのでオンになり、そのソース(ノードA)を5
Vにその閾値電圧の絶対値分を加えた電圧まで充電す
る。
印加されると、NMOSトランジスタ12がオフにな
る。そして、デプレッション型の第2のトランジスタ1
7は、ドレインに電源端子15から20Vが印加され、
ゲートに入力信号Inの反転レベルである5Vが与えら
れているのでオンになり、そのソース(ノードA)を5
Vにその閾値電圧の絶対値分を加えた電圧まで充電す
る。
【0053】また、PMOSトランジスタ11は、ゲー
トに0Vが与えられており、ソース(ノードA)が5V
より高くなっているのでオンになるので、出力信号Ou
tは5Vにデプレッション型の第2のトランジスタ17
の閾値電圧の絶対値分を加えた電圧になる。
トに0Vが与えられており、ソース(ノードA)が5V
より高くなっているのでオンになるので、出力信号Ou
tは5Vにデプレッション型の第2のトランジスタ17
の閾値電圧の絶対値分を加えた電圧になる。
【0054】この出力電圧がデプレッション型の第1の
トランジスタ14のゲートに帰還されるので、そのソー
ス(ノードA)はデプレッション型の第1のトランジス
タ14のゲート電圧分だけさらに上昇する。そして、最
終的には、電源端子15に印加されているVpp=20V
が出力信号に現われる。この時、NMOSトランジスタ
12がオフになっているので、電源端子15からVssノ
ードに流れる定常的な電流は存在しない。次に、上記し
た図1の回路における電源電圧マージンおよび閾値電圧
のマージンについて考察する。
トランジスタ14のゲートに帰還されるので、そのソー
ス(ノードA)はデプレッション型の第1のトランジス
タ14のゲート電圧分だけさらに上昇する。そして、最
終的には、電源端子15に印加されているVpp=20V
が出力信号に現われる。この時、NMOSトランジスタ
12がオフになっているので、電源端子15からVssノ
ードに流れる定常的な電流は存在しない。次に、上記し
た図1の回路における電源電圧マージンおよび閾値電圧
のマージンについて考察する。
【0055】出力信号OutとしてVccを出力する場合
には、通常のCMOSインバータの動作と同等であり、
ノードAがVccの時にPMOSトランジスタ11がオン
すればよい。 つまり、 Vcc > |Vth11| …(6) の関係を満足する必要がある。
には、通常のCMOSインバータの動作と同等であり、
ノードAがVccの時にPMOSトランジスタ11がオン
すればよい。 つまり、 Vcc > |Vth11| …(6) の関係を満足する必要がある。
【0056】出力信号OutとしてVppを出力する場合
には、PMOSトランジスタ11がオンするためには、
ノードAに充電される電圧、つまり、Vccにデプレッシ
ョン型の第2のトランジスタ17の閾値電圧Vth17の絶
対値分を加えた電圧がPMOSトランジスタ11の閾値
電圧Vth11の絶対値より大きければよい。ここで、Vth
14とVth17とが等しいとすると、 Vcc+|Vth14| > |Vth11| …(7) の関係を満足する必要がある。
には、PMOSトランジスタ11がオンするためには、
ノードAに充電される電圧、つまり、Vccにデプレッシ
ョン型の第2のトランジスタ17の閾値電圧Vth17の絶
対値分を加えた電圧がPMOSトランジスタ11の閾値
電圧Vth11の絶対値より大きければよい。ここで、Vth
14とVth17とが等しいとすると、 Vcc+|Vth14| > |Vth11| …(7) の関係を満足する必要がある。
【0057】一方、出力信号Outとして0Vを出力す
る場合には、PMOSトランジスタ11がオフし、電源
端子15からPMOSトランジスタ11を介して定常的
な電流が流れないためには、ノードAの電圧、つまり、
デプレッション型の第1のトランジスタ14の閾値電圧
Vth14の絶対値からこの時の入力信号電圧Vccを引いた
値が、PMOSトランジスタ11の閾値電圧Vth11の絶
対値より小さければよい。 つまり、|Vth14|−Vcc < |Vth11| …(8) の関係を満足する必要がある。
る場合には、PMOSトランジスタ11がオフし、電源
端子15からPMOSトランジスタ11を介して定常的
な電流が流れないためには、ノードAの電圧、つまり、
デプレッション型の第1のトランジスタ14の閾値電圧
Vth14の絶対値からこの時の入力信号電圧Vccを引いた
値が、PMOSトランジスタ11の閾値電圧Vth11の絶
対値より小さければよい。 つまり、|Vth14|−Vcc < |Vth11| …(8) の関係を満足する必要がある。
【0058】図2は、上式(6)〜(8)に示した動作
条件を関係を満足する|Vth14|の領域および|Vth11
|の領域について、縦軸を|Vth11|、横軸を|Vth14
|として示すマップである。ここで、AはPMOSトラ
ンジスタ11のオン時のマージン電圧、BはPMOSト
ランジスタ11のオフ時のマージン電圧である。また、
上式(7)、(8)については、Vcc=0.9Vの場合
を示している。この図2から、各閾値電圧のバラツキの
範囲がそれぞれ±0.3Vであるとすると、動作電源電
圧の最低値Vccmin =0.9V程度となる。即ち、上記
した図2の回路は、動作電源電圧を従来より大幅に低下
させることが可能になり、例えば1.5V系のシステム
でも十分に使用可能になる。図3は、本発明の第2実施
例に係るレベル変換回路を示している。
条件を関係を満足する|Vth14|の領域および|Vth11
|の領域について、縦軸を|Vth11|、横軸を|Vth14
|として示すマップである。ここで、AはPMOSトラ
ンジスタ11のオン時のマージン電圧、BはPMOSト
ランジスタ11のオフ時のマージン電圧である。また、
上式(7)、(8)については、Vcc=0.9Vの場合
を示している。この図2から、各閾値電圧のバラツキの
範囲がそれぞれ±0.3Vであるとすると、動作電源電
圧の最低値Vccmin =0.9V程度となる。即ち、上記
した図2の回路は、動作電源電圧を従来より大幅に低下
させることが可能になり、例えば1.5V系のシステム
でも十分に使用可能になる。図3は、本発明の第2実施
例に係るレベル変換回路を示している。
【0059】図3において、23はCMOSインバータ
であり、VccノードとVssノードとの間にPMOSトラ
ンジスタ21およびNMOSトランジスタ22が直列に
接続され、両者のゲートは入力ノードに共通に接続され
て入力信号Inが与えられる。上記PMOSトランジス
タ21およびNMOSトランジスタ22のドレイン相互
接続ノード(CMOSインバータ23の出力ノード)と
レベル変換回路の出力ノードとの間にデプレッション型
の第1のNMOSトランジスタ24のソース・ドレイン
間が接続されており、このトランジスタ24のゲートに
は制御信号Sが与えられる。
であり、VccノードとVssノードとの間にPMOSトラ
ンジスタ21およびNMOSトランジスタ22が直列に
接続され、両者のゲートは入力ノードに共通に接続され
て入力信号Inが与えられる。上記PMOSトランジス
タ21およびNMOSトランジスタ22のドレイン相互
接続ノード(CMOSインバータ23の出力ノード)と
レベル変換回路の出力ノードとの間にデプレッション型
の第1のNMOSトランジスタ24のソース・ドレイン
間が接続されており、このトランジスタ24のゲートに
は制御信号Sが与えられる。
【0060】そして、電源電圧Vccあるいは高電圧Vpp
が印加される電源端子27と上記レベル変換回路の出力
ノードとの間に、デプレッション型の第2のNMOSト
ランジスタ26およびPMOSトランジスタ25が直列
に接続されている。そして、上記第2のNMOSトラン
ジスタ26のゲートは上記レベル変換回路の出力ノード
に接続されて出力信号Outが与えられ、上記PMOS
トランジスタ25のゲートは前記入力ノードに接続され
て入力信号Inが与えられる。
が印加される電源端子27と上記レベル変換回路の出力
ノードとの間に、デプレッション型の第2のNMOSト
ランジスタ26およびPMOSトランジスタ25が直列
に接続されている。そして、上記第2のNMOSトラン
ジスタ26のゲートは上記レベル変換回路の出力ノード
に接続されて出力信号Outが与えられ、上記PMOS
トランジスタ25のゲートは前記入力ノードに接続され
て入力信号Inが与えられる。
【0061】さらに、上記デプレッション型の第2のM
OSトランジスタ26とドレイン同士、ソース同士が接
続され、ゲートに前記入力信号Inとは論理レベルが反
転関係にある信号(CMOSインバータ回路23の出力
信号と同じ論理レベルの信号)が与えられるデプレッシ
ョン型の第3のNMOSトランジスタ30が設けられて
いる。本例では、上記第3のNMOSトランジスタ30
のゲートは前記CMOSインバータ23の出力ノードに
接続されている。次に、図3の回路の動作を説明する。
OSトランジスタ26とドレイン同士、ソース同士が接
続され、ゲートに前記入力信号Inとは論理レベルが反
転関係にある信号(CMOSインバータ回路23の出力
信号と同じ論理レベルの信号)が与えられるデプレッシ
ョン型の第3のNMOSトランジスタ30が設けられて
いる。本例では、上記第3のNMOSトランジスタ30
のゲートは前記CMOSインバータ23の出力ノードに
接続されている。次に、図3の回路の動作を説明する。
【0062】この回路において、制御信号Sの論理レベ
ル“1”はVcc(例えば2V)、論理レベル“0”は0
Vであるものとする。また、制御信号Sが“1”の時は
電源端子にVccが印加され、制御信号Sが“0”の時は
電源端子27にVppが印加されるものとする。 (1)制御信号Sが“1”、電源端子27にVccが印加
されている場合。
ル“1”はVcc(例えば2V)、論理レベル“0”は0
Vであるものとする。また、制御信号Sが“1”の時は
電源端子にVccが印加され、制御信号Sが“0”の時は
電源端子27にVppが印加されるものとする。 (1)制御信号Sが“1”、電源端子27にVccが印加
されている場合。
【0063】いま、入力信号Inとして2Vが印加され
ると、PMOSトランジスタ21がオフ、NMOSトラ
ンジスタ22がオンになり、インバータ23の出力ノー
ドが0Vになる。このインバータ23の出力ノードに接
続されているデプレッション型の第1のトランジスタ2
4は、ゲートに制御信号Sの“1”が与えられているの
でオンになり、レベル変換回路の出力信号Outは0V
になる。
ると、PMOSトランジスタ21がオフ、NMOSトラ
ンジスタ22がオンになり、インバータ23の出力ノー
ドが0Vになる。このインバータ23の出力ノードに接
続されているデプレッション型の第1のトランジスタ2
4は、ゲートに制御信号Sの“1”が与えられているの
でオンになり、レベル変換回路の出力信号Outは0V
になる。
【0064】そして、デプレッション型の第2のトラン
ジスタ26および第3のトランジスタ30は、それぞれ
ドレインに電源端子27から2Vが印加されており、そ
れぞれゲートに“0”が与えられているのでオン状態に
なっているが、それぞれの閾値電圧の絶対値が2V以下
であるなら、それぞれのソース(PMOSトランジスタ
25との接続ノードA)を上記閾値電圧の絶対値まで充
電した後にカットオフする。
ジスタ26および第3のトランジスタ30は、それぞれ
ドレインに電源端子27から2Vが印加されており、そ
れぞれゲートに“0”が与えられているのでオン状態に
なっているが、それぞれの閾値電圧の絶対値が2V以下
であるなら、それぞれのソース(PMOSトランジスタ
25との接続ノードA)を上記閾値電圧の絶対値まで充
電した後にカットオフする。
【0065】そして、PMOSトランジスタ25は、ゲ
ートに2Vが与えられており、ゲートとソース(デプレ
ッション型の第2のトランジスタ26、第3のトランジ
スタ30との接続ノードA)との電位差がその閾値電圧
の絶対値より小さければカットオフする。この結果、電
源端子27からデプレッション型の第2のトランジスタ
26、第3のトランジスタ30およびPMOSトランジ
スタ25を介して定常的な電流が流れることはない。
ートに2Vが与えられており、ゲートとソース(デプレ
ッション型の第2のトランジスタ26、第3のトランジ
スタ30との接続ノードA)との電位差がその閾値電圧
の絶対値より小さければカットオフする。この結果、電
源端子27からデプレッション型の第2のトランジスタ
26、第3のトランジスタ30およびPMOSトランジ
スタ25を介して定常的な電流が流れることはない。
【0066】これに対して、入力信号Inとして0Vが
印加されると、NMOSトランジスタ22がオフ、PM
OSトランジスタ21がオンになり、インバータ23の
出力ノードが2Vになる。このインバータ23の出力ノ
ードに接続されているデプレッション型の第1のトラン
ジスタ24は、ゲートに制御信号Sの2Vが与えられて
いるのでオンになり、レベル変換回路の出力信号Out
は2Vになる。
印加されると、NMOSトランジスタ22がオフ、PM
OSトランジスタ21がオンになり、インバータ23の
出力ノードが2Vになる。このインバータ23の出力ノ
ードに接続されているデプレッション型の第1のトラン
ジスタ24は、ゲートに制御信号Sの2Vが与えられて
いるのでオンになり、レベル変換回路の出力信号Out
は2Vになる。
【0067】そして、デプレッション型の第2のトラン
ジスタ26および第3のトランジスタ30は、それぞれ
ゲートに2Vが与えられてオン状態になっており、PM
OSトランジスタ25は、ゲートに入力信号の0Vが与
えられオン状態になっているので、電源端子27の2V
がレベル変換回路の出力ノードに現われる。
ジスタ26および第3のトランジスタ30は、それぞれ
ゲートに2Vが与えられてオン状態になっており、PM
OSトランジスタ25は、ゲートに入力信号の0Vが与
えられオン状態になっているので、電源端子27の2V
がレベル変換回路の出力ノードに現われる。
【0068】この時、前記NMOSトランジスタ22が
オフ状態になっているので、VccノードからPMOSト
ランジスタ21を介して、あるいは、電源端子27から
デプレッション型の第2のトランジスタ26、第3のト
ランジスタ30およびPMOSトランジスタ25を介し
てVssノードに流れる定常電流は存在しない。 (2)制御信号Sが“0”、電源端子27にVpp(例え
ば20V)が印加されている場合。
オフ状態になっているので、VccノードからPMOSト
ランジスタ21を介して、あるいは、電源端子27から
デプレッション型の第2のトランジスタ26、第3のト
ランジスタ30およびPMOSトランジスタ25を介し
てVssノードに流れる定常電流は存在しない。 (2)制御信号Sが“0”、電源端子27にVpp(例え
ば20V)が印加されている場合。
【0069】いま、入力信号Inとして2Vが印加され
ると、PMOSトランジスタ21がオフ、NMOSトラ
ンジスタ22がオンになり、インバータ23の出力ノー
ドが0Vになる。このインバータ23の出力ノードに接
続されているデプレッション型の第1のトランジスタ2
4は、ゲートに制御信号Sの“0”が与えられているの
でオンになり、レベル変換回路の出力信号Outは0V
になる。
ると、PMOSトランジスタ21がオフ、NMOSトラ
ンジスタ22がオンになり、インバータ23の出力ノー
ドが0Vになる。このインバータ23の出力ノードに接
続されているデプレッション型の第1のトランジスタ2
4は、ゲートに制御信号Sの“0”が与えられているの
でオンになり、レベル変換回路の出力信号Outは0V
になる。
【0070】そして、PMOSトランジスタ25は、ゲ
ートに入力信号の2Vが与えられており、オフ状態にな
っている。また、デプレッション型の第2のトランジス
タ26および第3のトランジスタ30は、それぞれゲー
トに0Vが与えられており、それぞれオン状態になって
いるが、それぞれの閾値電圧の絶対値までソース(ノー
ド)を充電した後にカットオフする。この結果、電源端
子27からデプレッション型の第2のトランジスタ2
6、第3のトランジスタ30およびPMOSトランジス
タ25を介して流れる定常的な電流は存在しない。
ートに入力信号の2Vが与えられており、オフ状態にな
っている。また、デプレッション型の第2のトランジス
タ26および第3のトランジスタ30は、それぞれゲー
トに0Vが与えられており、それぞれオン状態になって
いるが、それぞれの閾値電圧の絶対値までソース(ノー
ド)を充電した後にカットオフする。この結果、電源端
子27からデプレッション型の第2のトランジスタ2
6、第3のトランジスタ30およびPMOSトランジス
タ25を介して流れる定常的な電流は存在しない。
【0071】これに対して、入力信号Inとして0Vが
印加されると、NMOSトランジスタ22がオフ、PM
OSトランジスタ21がオンになり、インバータ23の
出力ノードが2Vになる。このインバータ23の出力ノ
ードに接続されているデプレッション型の第1のトラン
ジスタ24は、ゲートに制御信号Sの0Vが与えられて
いるのでオンになるが、その閾値電圧の絶対値までレベ
ル変換回路の出力ノードを充電した後にカットオフす
る。
印加されると、NMOSトランジスタ22がオフ、PM
OSトランジスタ21がオンになり、インバータ23の
出力ノードが2Vになる。このインバータ23の出力ノ
ードに接続されているデプレッション型の第1のトラン
ジスタ24は、ゲートに制御信号Sの0Vが与えられて
いるのでオンになるが、その閾値電圧の絶対値までレベ
ル変換回路の出力ノードを充電した後にカットオフす
る。
【0072】そして、デプレッション型の第3のトラン
ジスタ30は、ゲートにインバータ23の出力である2
Vが与えられるのでオン状態になり、そのゲート電圧V
ccとその閾値電圧の絶対値分とを加えた電圧をソース
(ノードA)に出力する。この時、PMOSトランジス
タ25は、ゲートに入力信号Inの0Vが与えられてお
り、そのソース(ノードA)電圧がその閾値電圧の絶対
値より高ければオン状態になっている。これにより、上
記ノードAの電圧がレベル変換回路の出力ノードに現わ
れ、この出力電圧がデプレッション型の第2のトランジ
スタ26を介して前記ノードAに帰還される。つまり、
最終的には、電源端子27のVppがレベル変換回路の出
力ノードに現われる。
ジスタ30は、ゲートにインバータ23の出力である2
Vが与えられるのでオン状態になり、そのゲート電圧V
ccとその閾値電圧の絶対値分とを加えた電圧をソース
(ノードA)に出力する。この時、PMOSトランジス
タ25は、ゲートに入力信号Inの0Vが与えられてお
り、そのソース(ノードA)電圧がその閾値電圧の絶対
値より高ければオン状態になっている。これにより、上
記ノードAの電圧がレベル変換回路の出力ノードに現わ
れ、この出力電圧がデプレッション型の第2のトランジ
スタ26を介して前記ノードAに帰還される。つまり、
最終的には、電源端子27のVppがレベル変換回路の出
力ノードに現われる。
【0073】この時、前記NMOSトランジスタ22お
よびデプレッション型の第1のトランジスタ24がそれ
ぞれオフ状態になっているので、Vccノードおよび電源
端子27からVssノードに流れる定常電流は存在しな
い。次に、上記した図3の回路における電源電圧マージ
ンおよび閾値電圧のマージンについて考察する。
よびデプレッション型の第1のトランジスタ24がそれ
ぞれオフ状態になっているので、Vccノードおよび電源
端子27からVssノードに流れる定常電流は存在しな
い。次に、上記した図3の回路における電源電圧マージ
ンおよび閾値電圧のマージンについて考察する。
【0074】出力信号OutとしてVccを出力する場合
には、通常のCMOSインバータの動作と同等であり、
ノードAがVccの時にPMOSトランジスタ25がオン
すればよい。 つまり、 Vcc > |Vth25| …(9) の関係を満足する必要がある。
には、通常のCMOSインバータの動作と同等であり、
ノードAがVccの時にPMOSトランジスタ25がオン
すればよい。 つまり、 Vcc > |Vth25| …(9) の関係を満足する必要がある。
【0075】出力信号OutとしてVppを出力する場合
には、PMOSトランジスタ25がオンするためには、
ノードAに充電される電圧、つまり、Vccにデプレッシ
ョン型の第2のトランジスタ26の閾値電圧Vth26の絶
対値分を加えた電圧がPMOSトランジスタ25の閾値
電圧Vth25の絶対値より大きければよい。
には、PMOSトランジスタ25がオンするためには、
ノードAに充電される電圧、つまり、Vccにデプレッシ
ョン型の第2のトランジスタ26の閾値電圧Vth26の絶
対値分を加えた電圧がPMOSトランジスタ25の閾値
電圧Vth25の絶対値より大きければよい。
【0076】また、デプレッション型の第1のトランジ
スタ24は、ゲート電圧(制御信号S)が0V、ソース
電圧(インバータ23の出力電圧)がVccであるので、
ドレイン(レベル変換回路の出力ノード)に印加される
電圧Vppがソース側へ向かってリークしないためには、
その閾値電圧Vth24の絶対値はVccより小さければよ
い。ここで、Vth26とVth30とが等しいとすると、 Vcc+|Vth26| > |Vth25| …(10) |Vth26|=|Vth30| < Vcc …(11) の関係を満足する必要がある。
スタ24は、ゲート電圧(制御信号S)が0V、ソース
電圧(インバータ23の出力電圧)がVccであるので、
ドレイン(レベル変換回路の出力ノード)に印加される
電圧Vppがソース側へ向かってリークしないためには、
その閾値電圧Vth24の絶対値はVccより小さければよ
い。ここで、Vth26とVth30とが等しいとすると、 Vcc+|Vth26| > |Vth25| …(10) |Vth26|=|Vth30| < Vcc …(11) の関係を満足する必要がある。
【0077】一方、出力信号Outとして0Vを出力す
る場合には、PMOSトランジスタ25がオフし、電源
端子27から貫通電流が流れないためには、ノードAの
電圧、つまり、デプレッション型の第2のトランジスタ
26、第3のトランジスタ30の閾値電圧Vth26、Vth
30の絶対値からこの時の入力信号電圧Vccを引いた値
が、PMOSトランジスタ25の閾値電圧Vth25の絶対
値より小さくなければならない。 つまり、|Vth26|−Vcc < |Vth25| …(12) の関係を満足する必要がある。
る場合には、PMOSトランジスタ25がオフし、電源
端子27から貫通電流が流れないためには、ノードAの
電圧、つまり、デプレッション型の第2のトランジスタ
26、第3のトランジスタ30の閾値電圧Vth26、Vth
30の絶対値からこの時の入力信号電圧Vccを引いた値
が、PMOSトランジスタ25の閾値電圧Vth25の絶対
値より小さくなければならない。 つまり、|Vth26|−Vcc < |Vth25| …(12) の関係を満足する必要がある。
【0078】図4は、上式(9)〜(12)に示した動
作条件を関係を満足する|Vth25|の領域および|Vth
26|の領域について、縦軸を|Vth25|、横軸を|Vth
26|として示すマップである。ここで、AはPMOSト
ランジスタ25のオン時のマージン電圧、BはPMOS
トランジスタ25のオフ時のマージン電圧、Cはデプレ
ッション型の第1のトランジスタ24のオフ時のマージ
ン電圧である。また、上式(10)〜(12)について
は、Vcc=0.9Vの場合を示している。この図4か
ら、各閾値電圧のバラツキの範囲がそれぞれ±0.3V
であるとすると、動作電源電圧の最低値Vccmin =0.
9V程度となる。即ち、上記した図3の回路は、動作電
源電圧を従来より大幅に低下させることが可能になり、
例えば1.5V系のシステムでも十分に使用可能にな
る。
作条件を関係を満足する|Vth25|の領域および|Vth
26|の領域について、縦軸を|Vth25|、横軸を|Vth
26|として示すマップである。ここで、AはPMOSト
ランジスタ25のオン時のマージン電圧、BはPMOS
トランジスタ25のオフ時のマージン電圧、Cはデプレ
ッション型の第1のトランジスタ24のオフ時のマージ
ン電圧である。また、上式(10)〜(12)について
は、Vcc=0.9Vの場合を示している。この図4か
ら、各閾値電圧のバラツキの範囲がそれぞれ±0.3V
であるとすると、動作電源電圧の最低値Vccmin =0.
9V程度となる。即ち、上記した図3の回路は、動作電
源電圧を従来より大幅に低下させることが可能になり、
例えば1.5V系のシステムでも十分に使用可能にな
る。
【0079】なお、上記各実施例では、Vcc=5V、V
cc=2V、Vpp=20Vの場合を例として説明したが、
その値は限定されるものではない。また、CMOSイン
バータの部分は、インバータ回路であればよい。
cc=2V、Vpp=20Vの場合を例として説明したが、
その値は限定されるものではない。また、CMOSイン
バータの部分は、インバータ回路であればよい。
【0080】
【発明の効果】上述したように本発明によれば、動作電
源電圧の最低値が低いシステムにおいても、使用するM
OSトランジスタの閾値のマージンを十分に確保して動
作可能とし、動作電圧範囲が広く、定常的な電流の発生
を防止でき、電流損失が極めて少ないレベル変換回路を
実現することができる。
源電圧の最低値が低いシステムにおいても、使用するM
OSトランジスタの閾値のマージンを十分に確保して動
作可能とし、動作電圧範囲が広く、定常的な電流の発生
を防止でき、電流損失が極めて少ないレベル変換回路を
実現することができる。
【図1】本発明の第1実施例に係るレベル変換回路を示
す回路図。
す回路図。
【図2】図1の回路における動作条件を満足するための
電源電圧マージンおよび閾値電圧Vthのマージンを示す
特性図。
電源電圧マージンおよび閾値電圧Vthのマージンを示す
特性図。
【図3】本発明の第2実施例に係るレベル変換回路を示
す回路図。
す回路図。
【図4】図3の回路における動作条件を満足するための
電源電圧マージンおよび閾値電圧Vthのマージンを示す
特性図。
電源電圧マージンおよび閾値電圧Vthのマージンを示す
特性図。
【図5】従来のレベル変換回路の一例を示す回路図。
【図6】図6の回路における動作条件を満足するための
電源電圧マージンおよび閾値電圧Vthのマージンを示す
特性図。
電源電圧マージンおよび閾値電圧Vthのマージンを示す
特性図。
【図7】従来のレベル変換回路の他の例を示す回路図。
【図8】図7の回路における動作条件を満足するための
電源電圧マージンおよび閾値電圧Vthのマージンを示す
特性図。
電源電圧マージンおよび閾値電圧Vthのマージンを示す
特性図。
【図9】図5のレベル変換回路の変形例を示す回路図。
【図10】図7のレベル変換回路の変形例を示す回路
図。
図。
11、25…PMOSトランジスタ、12、22…NM
OSトランジスタ、13、23…CMOSインバータ、
14、17、24、26、30…デプレッション型のN
MOSトランジスタ、15、27…電源端子、Vcc…電
源電位、Vpp…高電圧、In…入力信号、Out…出力
信号。
OSトランジスタ、13、23…CMOSインバータ、
14、17、24、26、30…デプレッション型のN
MOSトランジスタ、15、27…電源端子、Vcc…電
源電位、Vpp…高電圧、In…入力信号、Out…出力
信号。
Claims (2)
- 【請求項1】 入力ノードからの入力信号を反転するイ
ンバータ回路と、 電源端子と上記インバータ回路の電源電圧供給ノードと
の間にドレイン・ソース間が接続され、ゲートが上記イ
ンバータ回路の出力ノードに接続されたデプレッション
型の第1のMOSトランジスタと、 この第1のMOSトランジスタとドレイン同士、ソース
同士が接続され、ゲートに前記入力信号とは論理レベル
が反転関係にある信号が与えられるデプレッション型の
第2のMOSトランジスタとを具備することを特徴とす
るレベル変換回路。 - 【請求項2】 入力ノードからの入力信号を反転するイ
ンバータ回路と、 このインバータ回路の出力ノードにソースが接続され、
ゲートに制御信号が与えられるデプレッション型の第1
のMOSトランジスタと、 電源端子にドレインが接続され、ゲートが上記第1のM
OSトランジスタのドレインに接続されたデプレッショ
ン型の第2のMOSトランジスタと、 この第2のMOSトランジスタのソースと前記第1のM
OSトランジスタのドレインとの間にソース・ドレイン
間が接続され、ゲートが前記入力ノードに接続された第
3のMOSトランジスタと、 前記第2のMOSトランジスタとドレイン同士、ソース
同士が接続され、ゲートに前記インバータ回路の出力信
号と同じ論理レベルの信号が与えられるデプレッション
型の第4のMOSトランジスタとを具備することを特徴
とするレベル変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34366592A JPH06197001A (ja) | 1992-12-24 | 1992-12-24 | レベル変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34366592A JPH06197001A (ja) | 1992-12-24 | 1992-12-24 | レベル変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06197001A true JPH06197001A (ja) | 1994-07-15 |
Family
ID=18363298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34366592A Pending JPH06197001A (ja) | 1992-12-24 | 1992-12-24 | レベル変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06197001A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020034889A (ko) * | 2000-10-30 | 2002-05-09 | 니시무로 타이죠 | 전압 전환 회로 |
JP2007310936A (ja) * | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体記憶装置 |
JP2008109667A (ja) * | 2006-10-26 | 2008-05-08 | Dongbu Hitek Co Ltd | 単一電源レベル変換器 |
JP2012109940A (ja) * | 2010-10-28 | 2012-06-07 | Sumitomo Electric Ind Ltd | 駆動回路、及び、光送信装置 |
-
1992
- 1992-12-24 JP JP34366592A patent/JPH06197001A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020034889A (ko) * | 2000-10-30 | 2002-05-09 | 니시무로 타이죠 | 전압 전환 회로 |
JP2007310936A (ja) * | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体記憶装置 |
JP2008109667A (ja) * | 2006-10-26 | 2008-05-08 | Dongbu Hitek Co Ltd | 単一電源レベル変換器 |
JP2012109940A (ja) * | 2010-10-28 | 2012-06-07 | Sumitomo Electric Ind Ltd | 駆動回路、及び、光送信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3152867B2 (ja) | レベルシフト半導体装置 | |
EP0884849B1 (en) | Voltage-level shifter | |
US5872476A (en) | Level converter circuit generating a plurality of positive/negative voltages | |
JPH0440798B2 (ja) | ||
US20110025380A1 (en) | Output driver operable over wide range of voltages | |
JPS6020394A (ja) | 電源切換回路 | |
JPH0964718A (ja) | 出力バッファ回路 | |
JPH1196749A (ja) | 電圧レベル変換回路 | |
US8466722B2 (en) | Startup and protection circuitry for thin oxide output stage | |
US7323932B2 (en) | Silicon-on-insulator differential amplifier circuit | |
JPH05347550A (ja) | 半導体集積回路 | |
JPH0786917A (ja) | インバータ回路 | |
JP3176339B2 (ja) | レベルシフト回路及びこれを備える不揮発性メモリ | |
JPH06197001A (ja) | レベル変換回路 | |
US6472924B1 (en) | Integrated semiconductor circuit having analog and logic circuits | |
US9620185B1 (en) | Voltage supply devices generating voltages applied to nonvolatile memory cells | |
JP2006295252A (ja) | レベルシフト回路及びレベルシフト装置 | |
JP2788890B2 (ja) | レベルシフト回路 | |
JP3935266B2 (ja) | 電圧検知回路 | |
JPH0846508A (ja) | Cmosレベルシフト回路 | |
JP3224712B2 (ja) | 論理&レベル変換回路及び半導体装置 | |
JP2590574B2 (ja) | 高電圧スイッチング回路 | |
US7084614B2 (en) | Reference voltage generator | |
JP3055505B2 (ja) | レベル変換回路 | |
JPH01159897A (ja) | センスアンプ |