JP2583007B2 - 通信システム及び該システムの通信局 - Google Patents

通信システム及び該システムの通信局

Info

Publication number
JP2583007B2
JP2583007B2 JP5305132A JP30513293A JP2583007B2 JP 2583007 B2 JP2583007 B2 JP 2583007B2 JP 5305132 A JP5305132 A JP 5305132A JP 30513293 A JP30513293 A JP 30513293A JP 2583007 B2 JP2583007 B2 JP 2583007B2
Authority
JP
Japan
Prior art keywords
phase
data
station
transition
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5305132A
Other languages
English (en)
Other versions
JPH06232854A (ja
Inventor
モンティ・エム・デノー
ブルース・ディー・ガブリル
ピーター・エイチ・ホーホシルド
クレイグ・ビー・スタンケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06232854A publication Critical patent/JPH06232854A/ja
Application granted granted Critical
Publication of JP2583007B2 publication Critical patent/JP2583007B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Computer And Data Communications (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、並列処理システム用の
相互接続ネットワークに関する。並列処理システムで
は、多数の処理ノードが、相互接続され、単一のコヒー
レントな(首尾一貫した)コンピューティング・マシン
として動作する。
【0002】
【従来の技術】一般に、交換ネットワークは、任意の1
対の処理ノード間に高帯域幅で待ち時間の短い通信パス
を提供するように相互接続された、多数の同じ集積回路
交換要素を備えている。この種のネットワークは大規模
にすることができる。たとえば、オメガ・ネットワーク
・トポロジを実施するのに必要な交換要素の数は、(N
/n)lognNとして変化する。ここで、Nは処理ノ
ードの数を示し、2nは1つの交換要素と関連するポー
トの数である。したがって、4個の2重ポートまたは8
個の単信ポートを有する交換要素の場合(n=4)、1
6384ノードのシステムに必要な交換要素の数は28
672個である。これらのネットワークのサイズおよび
複雑さをさらに強調すると、一般に、各交換要素を2n
個の他の交換要素と接続すると、レイアウトおよび配線
面の重大な問題が発生することを指摘することができ
る。したがって、そのようなネットワークは設計および
開発が難しく、日常的なハードウェアまたはソフトウェ
アの故障でも、診断が難しくなり得ることを理解された
い。
【0003】したがって、このようなサイズおよび複雑
さのネットワークを実際に利用するには、完全にコンピ
ュータ制御下でサービスする必要がある。そのようなサ
ービスには、伝送パラメータの測定、ネットワークの初
期設定、個々の要素のモニタ、故障の診断、エラーの回
復など極めて様々なタスクが含まれる。このサービス要
件を満たすための既存の方法では、ユーザ・ネットワー
クと呼ばれるネットワークと並列に有効に動作する、様
々な形のまったく別のサービス・ネットワークを使用し
ている。ここで「サービス」および「ユーザ」という名
称は、2つのネットワークの明白に異なる機能を強調す
るために選択した。この手法では、各交換要素における
追加の接続性と追加の配線を必要とする、ハイブリッド
・ネットワークを構築する。このように複雑さが増加す
ることによって、システム全体のコストが増大する。し
かし、ハイブリッド・ネットワークでも、ユーザ・ネッ
トワークの動作中にユーザ・ネットワークの個々の要素
を十分に観測することは困難である。
【0004】
【発明が解決しようとする課題】本発明の一目的は、動
的に自己サービスする(self-servicing)完全に観測可
能な通信ネットワーク用について、通信回線によって接
続された2つの通信局を含む、通信システム・セグメン
トを提供することにある。本明細書中、「セグメント」
という用語は、通信システムにおいて送信元から受信先
への単方向伝送に必要な物理的構成要素を意味する。さ
らに、「フェーズ」という用語は、動作フェーズに固有
の情報の転送期間、または、この期間に加えてその動作
フェーズに固有の伝送プロトコルの転送期間により特徴
付けられる通信局動作の特定期間を指す。
【0005】本発明の他の目的は、相互に未知の電気的
距離をおいて配置され、2つの装置から未知の電気的距
離をおいて配置された共通の発振器によってクロックさ
れる、2つの通信局間で連続した全2重同期情報転送を
行うのに使用する、通信システム・セグメントを提供す
ることである。同時に、この通信システム・セグメント
は、複数の伝送プロトコルを使用し、あるいは様々な重
要度の情報を処理し、すべてのプロトコルおよび情報の
様々な変形が同じ伝送機構を共用する。
【0006】本発明の他の目的は、局間通信の異なる動
作フェーズの様々なインスタンスをインタリーブして多
目的の情報転送を実現する、フェーズ多重化が可能な通
信システム・セグメントを提供することである。通信局
とは、ローカル側に接続された発信側/受信側装置と、
同様に接続された発信側/受信側装置をそれ自体でサポ
ートするリモート側に接続された同様な設計の通信局と
の間でのデータ転送を処理する装置である。「フェー
ズ」という用語は、フェーズ固有の情報と、フェーズ固
有の伝送プロトコル(任意選択)との転送に特徴付けら
れる、通信局の動作の特定の期間を指す。フェーズ多重
化により、共通の(共用)情報転送機構を使用して、相
互の妨害やデータの損失なしに、任意の順序で一時に1
つずつ実行される異なるフェーズのインスタンスをイン
タリーブすることが可能になる。1つのフェーズに必要
な配線以外の配線は不要であり、通信局間の電気的距離
は、1クロック・サイクルで信号が伝搬される距離に比
べて大きくすることができる。
【0007】本発明の他の目的は、情報転送フェーズに
属するデータ情報転送フェーズを失うことなく、情報転
送フェーズを、任意の時点でネットワーク全体で中断
し、以後の任意の時点で通信ネットワーク全体で再開す
ることができる、通信ネットワーク用の通信システム・
セグメントを提供することである。
【0008】本発明の他の目的は、データ受信装置がデ
ータ送信装置からのデータ信号を失うことなく、データ
送信装置が、任意の時点でデータ信号の伝送を中断し、
以後の任意の時点でデータ信号の伝送を再開することが
できる、通信回線上でデータ送信装置からデータ受信装
置に一連のデータ信号を順次伝搬する、通信システム・
セグメントを提供することである。
【0009】
【課題を解決するための手段】本発明による通信システ
ム・セグメントは、あるクロック周期(clock period)
を有するシステム・クロックを備えている。システム・
クロックは、各クロック周期中にクロック信号を発生す
る。
【0010】この通信システム・セグメントはさらに、
一連のクロック周期中に一連のデータ信号を順次出力す
る出力を有するデータ送信装置を備えた発信側通信局を
含む。データ送信装置は、各クロック周期中に一連のデ
ータ信号のうち1つを出力する。
【0011】発信側通信局はさらに、データ送信装置の
出力に接続された入力を有する遷移バッファ(transiti
on buffer)を備えている。遷移バッファは、先入れ先
出しモードを有し、最も新しいQ個のクロック周期中に
データ送信装置から出力された一連のQ個のデータ信号
を記憶する(ただし、Qは0より大きな整数である)。
【0012】通信システム・セグメントはさらに、一連
のクロック周期中に一連のデータ信号を順次入力するデ
ータ受信装置を有する受信側通信局を備えている。デー
タ受信装置は、各クロック周期中に一連のデータ信号の
うち1つを入力する。
【0013】通信回線は、発信側通信局のデータ送信装
置の出力に接続された入力と、受信側通信局のデータ受
信装置の入力に接続された出力を有する。通信回線は、
データ信号を、通信回線の入力から通信回線の出力に伝
搬する。
【0014】本発明の一態様では、発信側通信局は、第
1の情報転送フェーズと、この第1の情報転送フェーズ
とは異なる第2の転送フェーズとを有する。受信側通信
局は、第1の情報転送フェーズと、第1の情報転送フェ
ーズとは異なる第2の情報転送フェーズとを有する。通
信システムはさらに、受信側通信局の各フェーズの発生
が発信側通信局の対応するフェーズの発生よりもそれだ
け遅れるシステム・クロックのクロック周期の数に等し
い同期オフセットXで、発信側通信局の第1の情報転送
フェーズの発生を受信側通信局の第1の情報転送フェー
ズの発生と同期化し、発信側通信局の第2の情報転送フ
ェーズの発生を受信側通信局の第2の情報転送フェーズ
の発生と同期化する、シンクロナイザを備えている。
【0015】発信側通信局の第1の情報転送フェーズの
発生中、遷移バッファは先入れ先出しモードで動作す
る。
【0016】本発明の別の態様によれば、発信側通信局
は、データ送信装置がその間データ信号を出力しない遷
移フェーズを有する。受信側通信局は、データ受信装置
がその間データ信号を入力しない遷移フェーズを有す
る。発信側通信局の遷移フェーズ中では、遷移バッファ
の出力が通信回線の入力に接続され、遷移バッファ中の
Q個のデータ信号が、それがデータ送信装置から遷移バ
ッファに出力されたのと同じ順序で遷移バッファから出
力される。シンクロナイザは、受信側通信局の遷移フェ
ーズの発生が発信側通信局の遷移フェーズの発生よりも
同期オフセットXだけ遅れるように、発信側通信局の遷
移フェーズの発生を受信側通信局の遷移フェーズの発生
と同期化する。
【0017】発信側通信局の第1の情報転送フェーズの
各発生は、発信側通信局の遷移フェーズの各発生が終了
した後のクロック周期から開始する。
【0018】本発明による通信システム・セグメント
は、データ信号がデータ送信装置の出力からデータ受信
装置の入力に移動するのに要する、システム・クロック
のクロック周期の数に等しい待ち時間Kを有する。発信
側通信局と受信側通信局の間の同期オフセットXは、通
信システム・セグメントの待ち時間Kから、遷移バッフ
ァに記憶されたデータ信号の数Qを引いた値以上であ
り、通信システム・セグメントの待ち時間K以下であ
る。
【0019】本発明による通信システム・セグメントの
通信回線上の各データ信号は、通信回線上で1データ信
号長を占める。通信回線は、その入力から出力までの長
さがK'データ信号長である。通信システム・セグメン
トの待ち時間KはK'以上である。
【0020】通信システム・セグメント内で、シンクロ
ナイザは、その一部として、開始時間から経過したシス
テム・クロックのクロック周期の数に等しい値を有する
発信局時間カウンタと、発信局時間カウンタの値から同
期オフセットXを引いた値に等しい値を有する受信局時
間カウンタを備えている。
【0021】本発明の一態様では、発信側通信局の遷移
フェーズ中に、遷移バッファ入力が遷移バッファ出力に
接続される。その後、遷移バッファは、それ自体から出
力された一連のQ個のデータ信号を再記憶する。
【0022】遷移バッファは、たとえば先入れ先出しバ
ッファとすることができる。各データ信号は、たとえば
2個以上の数字信号を含むことができる。各数字は、た
とえば2進数字とすることができる。
【0023】通信システム・セグメントはさらに、デー
タ送信装置の出力を通信回線の入力に接続する送信レジ
スタを備えることができる。
【0024】全2重動作を提供する2つの通信システム
・セグメントが、通信システム・ステージを形成するこ
とができる。本発明による通信システム・ステージは、
システム・クロックと、第1および第2の通信局を備え
ている。システム・クロックは、各クロック周期中にク
ロック信号を発生する。
【0025】通信システム・ステージの各通信局は、一
連のクロック周期中に一連のデータ信号を順次出力する
出力を有するデータ送信装置を備えている。各データ送
信装置は、各クロック周期中に一連のデータ信号のうち
1つを出力する。遷移バッファは、データ送信装置の出
力に接続された入力を有する。各遷移バッファは、先入
れ先出しモードを有し、最も新しいQ個のクロック周期
中にデータ送信装置から出力された一連のQ個のデータ
信号を記憶する(ただし、Qは0より大きな整数であ
る)。
【0026】各通信局はさらに、一連のクロック周期中
に一連のデータ信号を順次入力する入力を有するデータ
受信装置を備えている。各データ受信装置は、各クロッ
ク周期中に一連のデータ信号のうち1つを入力する。
【0027】通信システム・ステージはさらに、第1の
通信局のデータ送信装置の出力に接続された入力と、第
2の通信局のデータ受信装置の入力に接続された出力と
を有する、第1の通信回線を備えている。第1の通信回
線は、その入力から出力にデータ信号を伝搬する。第2
の通信回線は、第2の通信局のデータ送信装置の出力に
接続された入力と、第1の通信局のデータ受信装置の入
力に接続された出力とを有する。第2の通信回線は、そ
の入力から出力にデータ信号を伝搬する。
【0028】各通信局は、第1の情報転送フェーズと、
第1の情報転送フェーズとは異なる第2の転送フェーズ
とを有する。シンクロナイザは、第2の通信局の各フェ
ーズの発生が第1の通信局の対応するフェーズの発生よ
りもそれだけ遅れるシステム・クロックのクロック周期
の数に等しい同期オフセットXで、第1の通信局の第1
の情報転送フェーズの発生を第2の通信局の第1の情報
転送フェーズの発生と同期化する。
【0029】シンクロナイザはまた、同期オフセットX
で、第1の通信局の第2の情報転送フェーズの発生を第
2の通信局の第2の情報転送フェーズの発生と同期化す
る。
【0030】通信局の第1の情報転送フェーズの発生
中、その通信局の遷移バッファは先入れ先出しモードで
動作する。
【0031】本発明による通信システム・ステージ内
で、各通信局は、データ送信装置がその間データ信号を
出力せず、データ受信装置がその間データ信号を入力し
ない、遷移フェーズを有する。第1の通信局の遷移フェ
ーズ中、第1の通信局の遷移バッファの出力が第1の通
信回線の入力に接続される。遷移バッファ中のQ個のデ
ータ信号は、それが第1の通信局のデータ送信装置から
第1の通信局の遷移バッファに出力されたのと同じ順序
で、遷移バッファから出力される。
【0032】第2の通信局の遷移フェーズ中、第2の通
信局の遷移バッファの出力が第2の通信回線の入力に接
続される。第2の通信局の遷移バッファ中のQ個のデー
タ信号は、それが第2の通信局のデータ送信装置から第
2の通信局の遷移バッファに出力されたのと同じ順序
で、遷移バッファから出力される。
【0033】シンクロナイザは、第2の通信局の遷移フ
ェーズの発生が第1の通信局の遷移フェーズの発生より
も同期オフセットXだけ遅れるように、第1の通信局の
遷移フェーズの発生を第2の通信局の遷移フェーズの発
生と同期化する。
【0034】通信局の第1の情報転送フェーズの各発生
は、同じ通信局の遷移フェーズの各発生が終了した後の
クロック周期から開始する。
【0035】本発明による通信システム・ステージは、
データ信号が第1の通信局のデータ送信装置の出力から
第2の通信局のデータ受信装置の入力に移動するのに要
するシステム・クロックのクロック周期の数に等しい第
1の待ち時間K1を有する。通信システム・ステージは
また、データ信号が第2の通信局のデータ送信装置の出
力から第1の通信局のデータ受信装置の入力に移動する
のに要するシステム・クロックのクロック周期の数に等
しい第2の待ち時間K2を有する。本発明の一態様によ
ると、通信システム・ステージの第1の待ち時間K1か
ら第1の通信局と第2の通信局の間の同期オフセットX
を引いた値に等しい量(K1−X)は、(a)0と(K
1+K2−Q)のうちの大きい方より大きく(Qは遷移
フェーズ中に各遷移バッファから出力されたデータ信号
の数)、(b)(K1+K2)とQのうちの小さい方よ
り小さい。
【0036】通信回線上の各データ信号は、通信回線上
で1データ信号長を占める。第1の通信回線は、その入
力から出力までの長さであるK1'データ信号長を有す
る。第2の通信回線は、その入力から出力までの長さで
あるK2'データ信号長を有する。通信システム・ステ
ージの待ち時間K1はK1'以上であり、通信システム
・ステージの待ち時間K2はK2'以上である。
【0037】シンクロナイザは、その一部として、開始
時間から経過したシステム・クロックのクロック周期の
数に等しい値を有する、第1の通信局用の第1の局時間
カウンタを備えることができる。シンクロナイザはま
た、第1の局時間カウンタの値から同期オフセットXを
引いた値に等しい値を有する、第2の通信局用の第2の
局時間カウンタを備えることができる。
【0038】本発明の一態様では、通信局の遷移フェー
ズ中に、通信局の遷移バッファの入力が遷移バッファ自
体の出力に接続される。遷移バッファは、それ自体から
出力された一連のQ個のデータ信号を再記憶する。
【0039】遷移バッファは、たとえば先入れ先出しバ
ッファとすることができる。各データ信号は、たとえば
2個以上の数字信号を含むことができる。各数字は、た
とえば2進数字とすることができる。
【0040】各通信局はさらに、通信局のデータ送信装
置の出力を通信回線の入力に接続する送信レジスタを備
えることができる。
【0041】本発明による通信システム・セグメントお
よび通信システム・ステージは、少なくとも一方が連続
情報転送フェーズである、2つの異なる周期的に多重化
される情報遷移フェーズを使用して、分散した情報転送
要素または情報処理要素の大規模ネットワークを処理す
るための自己完結型手段を提供するのに使用できるので
好都合である。1回の連続情報転送フェーズ発生中に伝
送されるデータ信号は、直前の情報転送フェーズ発生時
に伝送されたデータ信号と関係している。
【0042】たとえば、一方の情報転送フェーズは、
「連続する」メッセージ情報がその間に伝送される、実
行フェーズ(run phase)と呼ばれる連続フェーズとす
ることができる。他方の情報転送フェーズは、サービス
情報が伝送される、サービス・フェーズと呼ばれる別の
フェーズとすることができる。ある情報転送フェーズの
発生中に伝送されるデータ信号は、その情報転送フェー
ズの前回発生時に伝送されたデータ信号から独立してい
る。
【0043】実行フェーズは、パケット交換伝送プロト
コルと、通信ネットワークを介してデータ送信装置から
データ受信装置に渡すように設計されたメッセージ・デ
ータとを特徴とする。これに対して、サービス・フェー
ズは、回線交換され、通信ネットワークの個々の要素を
処理するように設計されたメッセージ・データを特徴と
する。したがって、同じ伝送資源を共用することによ
り、サービス機能を経済的に実行することができ、シス
テム性能に及ぼす影響は許容可能なものとなる。
【0044】連続情報転送フェーズ中にデータ送信装置
から出力された最も新しいQ個のデータ信号を受信する
ための遷移バッファを設けることにより、いつでも、連
続情報転送フェーズに属するデータを失うことなく、通
信ネットワーク全体で連続情報転送フェーズを中断する
ことができる。さらに、連続情報転送フェーズを再開す
る直前に、Q個のデータ信号を遷移バッファから通信回
線上に出力することにより、データを失うことなく、連
続情報転送フェーズを再開することができる。
【0045】
【実施例】図1は、本発明による通信システム・セグメ
ントの1例のブロック図である。通信システム・セグメ
ントは、システム・クロック10を含む。システム・ク
ロック10は、各クロック周期中にクロック信号CLK
を発生する。
【0046】通信システム・セグメントはさらに、デー
タ送信装置12を有する発信側通信局150を備えてい
る。データ送信装置12は、一連のクロック周期中に一
連のデータ信号を順次出力する出力を有する。データ送
信装置は、各クロック周期中に一連のデータ信号のうち
1つを出力する。
【0047】各データ信号は、たとえば2つ以上の数字
信号を含むことができる。各数字は、2進数字であるこ
とが好ましい。
【0048】さらに詳細に言うと、各データ信号は、た
とえば9個の2進数字を含むことができる。データ信号
中の8個の2進数字は、メッセージまたは制御情報を表
す。残りの1個の数字は、データ信号をメッセージ信号
または制御信号として識別する。9個の2進数字がすべ
て0である場合、データ信号は「空」信号と呼ばれる。
【0049】データ送信装置は、たとえば、メモリ制御
装置を有する先入れ先出し静的ランダム・アクセス・メ
モリとすることができる。あるいは、データ送信装置
は、コンピュータ・プロセッサと通信システムをインタ
ーフェースする任意の周知のアダプタ装置とすることが
できる。データ送信装置はまた、たとえば、クロスバー
交換機など任意の周知の交換装置とすることもできる。
【0050】発信側通信局150はさらに、遷移バッフ
ァ(transition buffer)14を備える。遷移バッファ
14は、データ送信装置12の出力に接続された入力を
有する。遷移バッファ14は、先入れ先出しモードを有
し、最も新しいQ個のクロック周期中にデータ送信装置
12から出力された一連のQ個のデータ信号を記憶す
る。ただし、Qは0より大きな整数である。
【0051】図1に示すように、遷移バッファ14の入
力は、入力選択回路16を介してデータ送信装置12の
出力に接続されている。
【0052】図2は、図1の遷移バッファ14の1例の
ブロック図である。遷移バッファ14は、一連のマルチ
プレクサ20とインタリーブされた一連のD形フリップ
フロップ回路18を含む。各マルチプレクサ20は、制
御線22に接続された制御入力を有する。各マルチプレ
クサ20は、隣接するD形フリップフロップ回路18の
入力に接続された出力を有する。各D形フリップフロッ
プ回路18は、その前にあるマルチプレクサ20の"0"
入力に接続された出力を有する。各D形フリップフロッ
プ回路18の出力はまた、その後にあるマルチプレクサ
20の"1"入力に、また最後のD形フリップフロップ回
路18の場合は遷移バッファ14のデータ出力に接続さ
れている。第1のマルチプレクサ20の"1"入力は、遷
移バッファ14のデータ入力に接続されている。各D形
フリップフロップ回路18と各マルチプレクサ20は、
クロック線24に接続されたクロック入力を有する。ク
ロック線24は、図1のシステム・クロック10に接続
されている。
【0053】制御線22によって"1"の値を有する制御
信号がマルチプレクサ20の制御入力に印加されると
き、各マルチプレクサ20の"1"入力がマルチプレクサ
出力に接続される。この「先入れ先出しモード」では、
各クロック周期中に、データ信号が、遷移バッファの一
方の端からシフト・インされ、遷移バッファの他方の端
からシフト・アウトされ、遷移バッファ内の残りのデー
タはそれぞれ、遷移バッファの出力方向に次の隣接する
D形フリップフロップ回路18へとシフトされる。
【0054】制御線22によって"0"の値を有する制御
信号がマルチプレクサ20の制御入力に印加されると
き、各マルチプレクサ20の"0"入力がマルチプレクサ
出力に接続される。この「中断」モードでは、各クロッ
ク周期中に、遷移バッファ内の各データ信号が、前回の
クロック周期中に記憶されたのと同じD形フリップフロ
ップ回路18に送り返される。したがって、「中断」モ
ードでは、遷移バッファ14が、最後に受信したQ個の
情報信号を記憶する。ただし、Qは遷移バッファ14中
のD形フリップフロップ回路18の数である。
【0055】図3は、図2のマルチプレクサ20の1例
のブロック図である。マルチプレクサ20は、NAND
ゲート26および28を含む。各NANDゲートはそれ
ぞれ、データ入力30および32を有する。各NAND
ゲート26および28はまた、マルチプレクサ制御線3
4に接続された入力を有する。NANDゲート26は、
NOTゲート36を介してマルチプレクサ制御線34に
接続されている。NANDゲート28は、マルチプレク
サ制御線34に直接接続されている。NANDゲート2
6および28の出力は、NANDゲート38の入力に接
続され、NANDゲート38の出力はマルチプレクサ2
0の出力である。
【0056】制御線34に"0"信号が印加されるとき、
入力線30上のデータ信号がマルチプレクサ20の出力
に渡される。制御線34に"1"信号が印加されるとき、
入力線32上のデータ信号がマルチプレクサ20の出力
に渡される。
【0057】図1に戻ると、本発明による通信システム
・セグメントはさらに、データ受信装置40を有する受
信側通信局200を備えている。データ受信装置40
は、一連のクロック周期中に一連のデータ信号を順次入
力する入力を有する。データ受信装置40は、各クロッ
ク周期中に一連のデータ信号のうち1つを入力する。
【0058】通信システム・セグメントはまた、通信回
線42を含む。通信回線42は、発信側通信局150の
データ送信装置12の出力に接続された入力を有する。
通信回線42は、受信側通信局200のデータ受信装置
40の入力に接続された出力を有する。通信回線42
は、その入力から出力にデータ信号を伝搬する。
【0059】通信回線は、2つ以上の端末間で電気信号
またはその他の信号を伝えるのに適した、ワイヤ、導波
管、同軸ケーブルなどの導体システムとすることができ
る。
【0060】図1の例に示すように、通信回線42の入
力は、入力選択回路16、送信レジスタ44、および駆
動機構46を介してデータ送信装置12の出力に接続さ
れている。
【0061】送信レジスタ44は、たとえば9個のラッ
チを備えることができる。各ラッチは、たとえばD形フ
リップフロップ回路18とすることができる。駆動機構
46は、たとえば、電流増幅およびインピーダンス整合
用の9個の出力駆動機構を備えることができる。
【0062】図1に示すように、データ受信装置40の
入力は、駆動機構48および受信レジスタ50を介して
通信回線42の出力に接続されている。駆動機構48
は、たとえば、電流増幅およびインピーダンス整合用の
9個の入力駆動機構を備えることができる。受信レジス
タ50は、たとえば9個のラッチを備えることができ
る。各ラッチは、たとえばD形フリップフロップ回路1
8とすることができる。
【0063】図4は、図1の通信システム・セグメント
用の入力選択回路16の1例のブロック図である。入力
選択回路16は、NANDゲート52および54を含
む。各NANDゲートはそれぞれ入力56および58を
有する。各NANDゲート52および54はまた、それ
ぞれ選択制御線60および62に接続されている。NA
NDゲート52および54の出力は、NANDゲート6
4の入力に接続され、NANDゲート64の出力は入力
選択回路16の出力である。
【0064】選択制御線60に"1"信号が印加され、選
択制御線62に"0"信号が印加されるとき、入力回線5
6上のデータ信号が選択回路16の出力に渡される。制
御回線62に"1"信号が印加され、制御線60に"0"信
号が印加されるとき、入力線58上のデータ信号が選択
回路16の出力に渡される。制御線60と62の両方
に"0"信号が印加されるときは、入力56も入力58も
選択回路16の出力に渡されない。
【0065】本発明による通信システム・セグメント内
で、発信側通信局は第1の情報転送フェーズと、この第
1の情報転送フェーズとは異なる第2の転送フェーズと
を有する。受信側通信局は、第1の情報転送フェーズ
と、この第1の情報転送フェーズとは異なる第2の情報
転送フェーズとを有する。システムはさらに、受信側通
信局の各フェーズの発生が発信側通信局の対応するフェ
ーズの発生よりもそれだけ遅れるシステム・クロックの
クロック周期の数に等しい同期オフセットXで、発信側
通信局の第1の情報転送フェーズの発生を受信側通信局
の第1の情報転送フェーズの発生と同期化し、発信側通
信局の第2の情報転送フェーズの発生を受信側通信局の
第2の情報転送フェーズの発生と同期化する、シンクロ
ナイザを備えている。
【0066】発信側通信局の第1の情報転送フェーズの
発生中に、遷移バッファは先入れ先出しモードで動作す
る。
【0067】発信側通信局はまた、データ送信装置がそ
の間データ信号を出力しない、遷移フェーズを有する。
受信側通信局は、データ受信装置がその間データ信号を
入力しない、遷移フェーズを有する。発信側通信局の遷
移フェーズ中に、遷移バッファの出力が通信回線の入力
に接続され、遷移バッファ中のQ個のデータ信号が、そ
れがデータ送信装置から遷移バッファに出力されたのと
同じ順序で、遷移バッファから出力される。
【0068】シンクロナイザは、受信側通信局の遷移フ
ェーズの発生が発信側通信局の遷移フェーズの発生より
も同期オフセットXだけ遅れるように、発信側通信局の
遷移フェーズの発生を受信側通信局の遷移フェーズの発
生と同期化する。
【0069】発信側通信局の第1の情報転送フェーズの
各発生は、発信側通信局の遷移フェーズの各発生が終了
した後のクロック周期から開始する。
【0070】図1に戻ると、本発明による通信システム
・セグメント用のシンクロナイザは、その一部として、
発信局時間カウンタ66および受信局時間カウンタ68
を備えている。本発明の好ましい実施例では、発信局時
間カウンタ66は、開始時間から経過したシステム・ク
ロックのクロック周期の数に等しい値を有する。受信局
時間カウンタ68は、発信局時間カウンタ66の値から
同期オフセットXを引いた値に等しい値を有する。
【0071】データ送信装置12、遷移バッファ14、
およびデータ受信装置40のフェーズを制御するため
に、フェーズ論理回路70および72が設けられてい
る。フェーズ論理回路70は、発信局時間カウンタ66
からカウンタ値を受け取り、データ送信装置12、入力
選択回路16、および遷移バッファ14に制御信号を出
力する。発信局時間カウンタ66のカウントが事前にプ
ログラムされた値に達するとき、フェーズ論理回路70
からデータ送信装置12への制御信号が、第1の情報転
送フェーズ、第2の情報転送フェーズ、遷移フェーズの
いずれかを選択する。フェーズ論理回路70から入力選
択回路16への制御信号が、データ送信装置12と遷移
バッファ14のどちらを送信レジスタ44に接続するか
を選択する。フェーズ論理回路70から遷移バッファ1
4への制御信号は、遷移バッファ14を「先入れ先出
し」モードまたは「中断」モードで動作させる。
【0072】フェーズ論理回路72は受信局時間カウン
タ68からカウントを受け取り、データ受信装置40に
制御信号を出力する。受信局時間カウンタ68のカウン
トが事前にプログラムされた値に達するとき、フェーズ
論理回路72は第1の情報転送フェーズ、第2の情報転
送フェーズ、遷移フェーズのいずれかを選択する。
【0073】図5は、フェーズ論理回路70および72
の状態図の1例である。第1の情報転送フェーズから開
始し、局時間カウンタ(STC)の値が数P2と等しく
ならないかぎり、フェーズ論理回路はこのフェーズのま
まである。局時間カウンタ(STC)の値が数P2に等
しくなると、フェーズ論理回路は第1の情報転送フェー
ズからラン・ダウン・フェーズに移行する。第1の情報
転送フェーズの終りに、遷移バッファ14は「中断」モ
ードになり、データ送信装置12によって最後に出力さ
れたQ個のデータ信号を記憶する。同時に、遷移時間カ
ウンタ(TTC)が0に初期設定される。
【0074】フェーズ論理回路70および72は、Q個
のクロック・サイクルの間ラン・ダウン・フェーズのま
まである。この例では、ラン・ダウン・フェーズ中に
は、発信側通信局と受信側通信局のどちらも、データ信
号を出力せず受信しない。信号が通信回線を移動するの
に要するクロック・サイクルの数以上のQの値を選択す
ることにより、ラン・ダウン・フェーズ中に通信回線か
らデータ信号がクリアされる。
【0075】遷移時間カウンタ(TTC)の値が(Q−
1)に達すると、フェーズ論理回路70および72はラ
ン・ダウン・フェーズを終了し、第2の情報転送フェー
ズに移行する。局時間カウンタ(STC)の値が数P1
と等しくならないかぎり、フェーズ論理回路70および
72は第2の情報転送フェーズのままである。局時間カ
ウンタ(STC)の値がP1に等しくなると、フェーズ
論理回路70および72は第2の情報転送フェーズから
遷移フェーズに移行する。同時に、遷移時間カウンタ
(TTC)が0に初期設定される。
【0076】フェーズ論理回路70および72は、Q個
のクロック・サイクルの間遷移フェーズのままである。
この例では、遷移フェーズ中には、データ送信装置12
とデータ受信装置40のどちらも、データ信号を出力せ
ず受信しない。しかし、遷移バッファ14は遷移フェー
ズ中に、Q個のデータ信号を順次通信回線42上に出力
する。信号が通信回線42を移動するのに要するクロッ
ク・サイクルの数以上のQの値を選択することにより、
通信回線42は、第1の情報転送フェーズの前回の発生
の終りに存在していた状態に復元される。
【0077】遷移時間カウンタ(TTC)の値が(Q−
1)に達すると、フェーズ論理回路70および72はラ
ン・ダウン・フェーズを終了し、遷移フェーズから元の
第1の情報転送フェーズに移行する。
【0078】本発明による通信システム・セグメント
は、データ信号がデータ送信装置12の出力からデータ
受信装置40の入力に移動するのに要するシステム・ク
ロック10のクロック周期の数に等しい待ち時間Kを有
する。発信側通信局150と受信側通信局200の間の
同期オフセットXは、通信システム・セグメントの待ち
時間Kから、遷移バッファ14に記憶されたデータ信号
の数Qを引いた値以上であり、通信システム・セグメン
トの待ち時間K以下である。
【0079】通信回線42上の各データ信号は、通信回
線上で1データ信号長を占める。通信回線42は、その
入力から出力までの長さであるK'データ信号長の長さ
を有する。通信システム・セグメントの待ち時間Kは
K'以上である。
【0080】図1に示すように、入力選択回路16の出
力は遷移バッファ14の入力に接続されている。発信側
通信局150の遷移フェーズ中に、フェーズ論理回路7
0は入力選択回路16に制御信号を提供し、遷移バッフ
ァ14の入力を遷移バッファ14の出力に接続する。し
たがって、遷移フェーズ中に、遷移バッファ14はそれ
自体から出力されたデータ信号を再記憶する。
【0081】図6は、本発明による全2重通信システム
の1例を示すブロック図である。通信システム・ステー
ジは、システム・クロック74を備えている。システム
・クロック74は、各クロック周期中にクロック信号を
発生する。通信システム・ステージはさらに、第1およ
び第2の通信局76および78を備えている。
【0082】図7は、図6の通信システム・ステージ用
の通信局の1例を示すブロック図である。図6の各通信
局76および78はデータ送信装置80を備えている。
データ送信装置80は、一連のクロック周期中に一連の
データ信号を順次出力する出力を有する。各データ送信
装置80は、各クロック周期中に一連のデータ信号のう
ち1つを出力する。
【0083】各通信局76および78はさらに、データ
送信装置80の出力に接続された入力を有する遷移バッ
ファ82を備えている。図7に示すように、遷移バッフ
ァ82の入力は、入力選択回路84を介してデータ送信
装置80の出力に接続されている。各遷移バッファ82
は、先入れ先出しモードを有し、最も新しいQ個のクロ
ック周期中にデータ送信装置から出力された一連のQ個
のデータ信号を記憶する。ただし、Qは0より大きな整
数である。
【0084】各通信局はまた、データ受信装置86を備
えている。各データ受信装置86は、一連のクロック周
期中に一連のデータ信号を順次入力する入力を有する。
各データ受信装置86は、各クロック周期中に一連のデ
ータ信号のうち1つを入力する。
【0085】図6に戻ると、通信システム・ステージは
さらに、第1の通信局76のデータ送信装置の出力に接
続された入力と、第2の通信局78のデータ受信装置の
入力に接続された出力を有する、第1の通信回線88を
備えている。第1の通信回線88は、その入力から出力
にデータ信号を伝搬する。
【0086】第2の通信回線90は、第2の通信局78
のデータ送信装置の出力に接続された入力と、第1の通
信局76のデータ受信装置の入力に接続された出力を有
する。第2の通信回線90は、その入力から出力にデー
タ信号を伝搬する。
【0087】図7に示すように、各通信回線の入力は、
送信レジスタ92および駆動機構94を介してデータ送
信装置の出力に接続されている。各通信回線の出力は、
駆動機構96および受信レジスタ98を介してデータ受
信装置の入力に接続されている。
【0088】各通信局76および78は、第1の情報転
送フェーズと、この第1の情報転送フェーズは異なる第
2の転送フェーズとを有する。システムはさらに、第2
の通信局の各フェーズの発生が第1の通信局の対応する
フェーズの発生よりもそれだけ遅れるシステム・クロッ
クのクロック周期の数に等しい同期オフセットXで、第
1の通信局の第1の情報転送フェーズの発生を第2の通
信局の第1の情報転送フェーズの発生と同期化し、第1
の通信局の第2の情報転送フェーズの発生を第2の通信
局の第2の情報転送フェーズと同期化する、シンクロナ
イザを備えている。
【0089】通信局の第1の情報転送フェーズの発生中
に、通信局の遷移バッファは先入れ先出しモードで動作
する。
【0090】各通信局76および78は、データ送信装
置80がその間データ信号を出力せず、データ受信装置
86がその間データ信号を入力しない、遷移フェーズを
有する。第1の通信局76の遷移フェーズ中に、第1の
通信局76の遷移バッファ82の出力が第1の通信回線
88の入力に接続される。遷移バッファ82中のQ個の
データ信号は、それが第1の通信局76のデータ送信装
置80から第1の通信局76の遷移バッファ82に出力
されたのと同じ順序で、遷移バッファ82から出力され
る。
【0091】第2の通信局78の遷移フェーズ中に、第
2の通信局78の遷移バッファ82の出力が第2の通信
回線90の入力に接続される。第2の通信局78の遷移
バッファ82中のQ個のデータ信号は、それが第2の通
信局78のデータ送信装置80から第2の通信局78の
遷移バッファ82に出力されたのと同じ順序で、遷移バ
ッファ82から出力される。
【0092】シンクロナイザは、第2の通信局78の遷
移フェーズの発生が第1の通信局76の遷移フェーズの
発生よりも同期オフセットXだけ遅れるように、第1の
通信局76の遷移フェーズの発生を第2の通信局78の
遷移フェーズの発生と同期化する。
【0093】通信局の第1の情報転送フェーズの各発生
は、同じ通信局の遷移フェーズの各発生が終了した後の
クロック周期から開始する。
【0094】図7に戻ると、シンクロナイザは、たとえ
ば局時間カウンタ100を備えることができる。本発明
の好ましい実施例では、第1の通信局76用の第1の局
時間カウンタは、開始時間から経過したシステム・クロ
ック74のクロック周期の数に等しい値を有する。第2
の通信局78用の第2の局時間カウンタは、第1の局時
間カウンタの値から同期オフセットXを引いた値に等し
い値を有する。
【0095】各通信局はさらに、データ送信装置80、
遷移バッファ82、およびデータ受信装置86のフェー
ズを制御するフェーズ論理回路102を備えている。フ
ェーズ論理回路102は、局時間カウンタ100からカ
ウントを受け取る。フェーズ論理回路102は、事前に
プログラムされたカウンタ値になると、データ送信装置
80、遷移バッファ82、入力選択回路84、およびデ
ータ受信装置86に制御信号を出力する。
【0096】通信システム・ステージは、データ信号が
第1の通信局76のデータ送信装置の出力から第2の通
信局78のデータ受信装置の入力に移動するのに要する
システム・クロック74のクロック周期の数に等しい、
第1の待ち時間K1を有する。通信システム・ステージ
は、データ信号が第2の通信局78のデータ送信装置の
出力から第1の通信局76のデータ受信装置の入力に移
動するのに要するシステム・クロックのクロック周期の
数に等しい、第2の待ち時間K2を有する。
【0097】通信システム・ステージの第1の待ち時間
K1から第1の通信局76と第2の通信局78の間の同
期オフセットXを引いた値に等しい量(K1−X)は、
(a)0と(K1+K2−Q)のうちの大きい方より大
きく(Qは遷移フェーズ中に各遷移バッファから出力さ
れたデータ信号の数)、(b)(K1+K2)とQのう
ちの小さい方より小さい。
【0098】通信回線上の各データ信号は、通信回線上
で1データ信号長を占める。第1の通信回線76は、そ
の入力から出力までの長さであるK1'データ信号長を
有する。第2の通信回線78は、その入力から出力まで
の長さであるK2'データ信号長を有する。通信システ
ム・ステージの待ち時間K1はK1'以上である。通信
システム・ステージの待ち時間K2はK2'以上であ
る。
【0099】図7に戻ると、通信局の遷移フェーズ中
に、通信局の遷移バッファ82の入力が、入力選択回路
84を介して遷移バッファ82自体の出力に接続され
る。したがって、遷移バッファ82は、遷移フェーズ中
に、それ自体から出力された一連のQ個のデータ信号を
再記憶する。
【0100】本発明の各通信局の動作は、局時間カウン
タと呼ばれる専用同期カウンタによって制御される。し
たがって、このカウンタの内容を局時間と呼ぶ。各通信
局の局時間カウンタは、システム・クロックと呼ばれる
1台の共通の発信器の専用イメージによってクロックさ
れる。システム・クロックの各イメージは、他のすべて
のイメージとまったく同じ周波数であるが、他のどのイ
メージから見てもその特定のイメージに対して任意かつ
未知の時間的変位を有する。局時間だけが各局の動作を
調停し、事前に確立された局時間に局動作の各フェーズ
が終了し別のフェーズが開始する。本発明の実施例で
は、2つの情報転送フェーズの各々のフェーズ終了時間
の特定の値を、各サービス・フェーズ中に各局で、制御
プロセッサによって確立することができる。
【0101】フェーズの特性を図8に概略的に示す。こ
の発信局信号タイミング図は、2つの無関係なフェーズ
である発信元フェーズ1と発信元フェーズ2のデータと
フェーズの対応関係を時間の関数として示したものであ
る。送信局で、各フェーズとそのデータが正確に位置合
せされる。各フェーズのデータ伝送は、正確に対応する
フェーズ境界から開始し該境界で終了する。2つのフェ
ーズの各々における第1のクロック・サイクルに対応す
る局時間を、図のようにaおよびbで指定する。
【0102】受信局のタスク、すなわち着信データを検
出し正しく解釈するタスクは、2つのフェーズの伝送特
性が異なるため複雑になる。この複雑さがどのようなも
のかは、受信局の動作がそれ自体の局時間によって支配
されることを思い起こせば理解できよう。受信局は、送
信局と全く同じ局時間にその動作フェーズを変更するよ
うに設計されている。システムのすべての局は、このよ
うに動作するように設計されている。したがって、受信
局におけるデータとフェーズの関係を記述した図8の受
信側通信局信号タイミング図では、局時間a'およびb'
(通常はa'=aかつb'=b)が送信局の場合と同じ重
要性を有することが分かる。局時間a'およびb'はそれ
ぞれ、受信先フェーズ1および受信先フェーズ2の始め
を示す。
【0103】しかし、受信側通信局でこれらの遷移がそ
れぞれ発生する実際の時間は、対応するフェーズ関連デ
ータが到着する実際の時間と異なることがある。という
のは、局時間は一般に実際の時間に等しくないからであ
る。むしろ局時間は、対応する局時間カウンタが初期設
定された値によって決まる。したがって、受信側通信局
で観測される着信データは、その対応するフェーズに対
して時間的にシフトされて到着する。
【0104】図8の受信側通信局信号タイミング図にお
いて、たとえば、各受信側フェーズは、その前のフェー
ズに関連するeサイクル分の情報により露出されて(ex
posed)示されている。エクスポージャ(e)と呼ばれ
るこのシフトが、「フェーズ遷移問題」を引き起こす。
フェーズ遷移問題とは、適切な補償を行わないと、別の
フェーズで動作している受信局が「露出」データを誤解
釈してしまうことである。この誤解釈は障害状態を招く
ことになる。
【0105】特定の量のエクスポージャ(e)は、以下
の数式に従い、セグメント待ち時間(k)と呼ばれるパ
ラメータと、セグメント・オフセット(x)と呼ばれる
別のパラメータとの差として示すことができる。
【数1】 e≡k−x ...(式1)
【0106】これらの整数パラメータは、図9の信号タ
イミング図で正確に定義される。セグメント待ち時間k
は、データ信号が発信側通信局のデータ送信装置の出力
から受信側通信局のデータ受信装置の入力に移動するの
に要するシステム・クロックのクロック周期の数に等し
い。セグメント・オフセットxは、受信側通信局の各フ
ェーズの発生が発信側通信局の対応するフェーズの発生
よりもそれだけ遅れるシステム・クロックのクロック周
期の数に等しい。
【0107】セグメント待ち時間kは、情報要素がセグ
メントを介してデータ送信装置(発信側通信局)からデ
ータ受信装置(受信側通信局)に移動するのに要する時
間に関連している。情報要素は、ビット、バイト、また
はその他の定義済みのビットの集合とすることができ
る。したがって、セグメント待ち時間は伝送経路の物理
的特性によって決まる。したがって、セグメント待ち時
間が負の値を有することはできない。
【0108】セグメント・オフセットxは、(本質的
に)同じ実時間におけるデータ送信装置とデータ受信装
置の局時間の差に関連している。セグメント・オフセッ
トは、待ち時間と異なり、局時間カウンタが初期設定さ
れる値によって決定されるパラメータである。したがっ
て、オフセットは正にも負にも0にもなることができ
る。kおよびxの整数定義が送信元と受信先の間に存在
するクロック位相差(図9ではパラメータpで示す)か
ら独立していることに留意されたい。このクロック位相
差を、局時間カウンタをセットする前に調整することに
よって、すべての信号に対して安定なセットアップ時間
および保持期間が確立される。
【0109】エクスポージャeは、個々の待ち時間およ
びオフセットの値が正確に分からなくても送信局(発信
側通信局)で容易に測定または確定できるパラメータで
ある。したがって、受信先が着信データを、その対応す
るフェーズと正確に同期して捕捉するには、受信局の局
時間カウンタを、0エクスポージャが観測されるように
初期設定するだけでよい。言い換えれば、受信局時間が
送信局時間よりも正確にセグメント待ち時間kの量だけ
遅れるようにするだけでよい。これは、データ送信装置
からメッセージを送信するときに、発信局時間カウンタ
の値を含むメッセージを受信先に送信し、次いで受信局
時間カウンタを、この受信したメッセージ中のカウンタ
値に設定することによって行われる。
【0110】フェーズ遷移問題に対する前述の解決策
は、通信セグメントが分離されている状況で適用され
る。実際には、セグメントは交換ネットワークを構成す
る多数のセグメントの1つに過ぎない。さらに、実際の
ところ、すべての局は一般に、複数の通信セグメントの
発信側としても受信側としても動作する。したがって、
通信セグメントの一方の端にある局時間カウンタの特定
の初期設定は、一般に、同じ局で開始または終了する別
のセグメントのエクスポージャ要件を満足しない。
【0111】例示のため、2つの同じ局の資源を共用し
て、情報を反対方向に移動する2つのセグメントの場合
を検討する。一方のセグメントは情報要素を第1の局か
ら第2の局に移動し、他方のセグメントは情報要素を第
2の局から第1の局に移動する。受信局時間カウンタを
送信局時間カウンタよりも遅らせるという要件は、2つ
のセグメントの各々に完全に適用される。したがって、
第1のセグメントを適切に動作させるには、第2の局の
局時間カウンタを第1の局の局時間カウンタよりも遅ら
せる必要がある。第2のセグメントを適切に動作させる
には、第1の局の局時間カウンタを、第2の局の局時間
よりもセグメント待ち時間に相当する量だけ遅らせる必
要がある。
【0112】これらの要件を同時に満足できないことは
明らかである。したがって、2重セグメントのどの対で
も少なくともその一方が常に正のエクスポージャで動作
する必要がある。したがって、正のエクスポージャで動
作するセグメントは、フェーズ遷移問題を解決するため
の適切な手段を導入しないかぎり、適切に機能すること
ができない。問題は普遍的なものである。この問題は、
複数の伝送セグメントの発信側または受信側となるすべ
ての局に存在する。
【0113】フェーズ遷移問題の総合的な解決策は、2
つの別個のセグメントが2つの同じ局の間で情報を反対
方向に同時に移動できるものでなければならない。した
がって、このように動作する2つのセグメントは、大き
さが等しく符号が反対のセグメント・オフセットで動作
する。したがって、これらのオフセットの一方が負であ
るか、あるいは両方が0である。式1を参照すると、こ
れは、セグメント・エクスポージャの対応する値が正で
なければならないことを意味している。したがって、フ
ェーズ遷移問題の総合的な解決策は、セグメントが正の
エクスポージャが存在するもとで情報フェーズ変化を許
容する方法を見つけるものでなければならない。
【0114】前述の目的を念頭におき、図8の受信側フ
ェーズ2がすべての着信情報要素を無視するように設計
されているものと仮定する。この場合、少なくとも受信
側フェーズ2から見て、エクスポージャによる影響はな
い。しかし、フェーズ1の情報要素が失われるという問
題が残る。受信側フェーズ2に露出されるe情報要素
は、フェーズ1で受信される予定のものである。受信側
フェーズ2でe情報要素が無視される場合、その情報が
すべて失われ、受信側フェーズ2の特殊な特性が役に立
たなくなる。しかし、フェーズ1の最後のe情報要素
が、送信元によってセーブされ、後で発信側フェーズ1
の次のインスタンスの直前の特殊フェーズを使用して再
伝送される場合、これらのe情報要素は受信先で、今度
は異なるフェーズではなく該e情報要素が属するフェー
ズの次のインスタンスに再び露出される。この場合、着
信情報要素を無視するという受信側フェーズ2の特性は
有効なままである。これによって、受信側フェーズ1
は、影響を受けずに終了することができる。
【0115】したがって、様々な情報転送フェーズを互
いに分離し、それらの各々が次の情報転送フェーズに影
響を及ぼさないようにする遷移フェーズが必要である。
各遷移フェーズは、その直後の転送フェーズに、同じ情
報転送フェーズの前回のインスタンスで捕捉されなかっ
た情報要素を供給する。
【0116】詳細に言うと、フェーズ遷移問題は、送信
局から受信局への連続した情報転送を含む様々な情報転
送フェーズの連続するインスタンスの間に遷移フェーズ
を導入することによって解決される。これらの遷移フェ
ーズはそれぞれ、次の特性を有する。各遷移フェーズ
は、1つの情報転送フェーズに関連し、その情報転送フ
ェーズの各インスタンスの直前に位置する。各遷移フェ
ーズの継続時間はQクロック・サイクルである。各遷移
フェーズは、対応する情報転送フェーズの各インスタン
ス中で最後に伝送されるQ個の情報要素の複製を緩衝記
憶する、送信局に配置された遷移フェーズバッファに関
連している。送信局で遷移フェーズが実行されるとき
は、関連する遷移バッファの全内容(Q個の情報要素)
が受信局に伝送される。受信局で実行されるときは、す
べての着信情報要素が無視される。
【0117】図8に示すフェーズ・インスタンス間に遷
移フェーズを導入した、修正された情報転送プロセスの
送信/受信信号タイミング図を図10に示す。図10で
は、遷移フェーズがフェーズ2のインスタンスに関連し
ている。前述の特性を仮定すると、送信局で遷移フェー
ズが実行されると、フェーズ2バッファ・レジスタ(遷
移バッファ)の内容が、送信局の局時間カウンタと正確
に対応して伝送される。この伝送の前には発信側フェー
ズ1のインスタンスが先行し、この伝送の後に発信側フ
ェーズ2のインスタンスが続く。
【0118】受信先では、これらのフェーズがそれぞれ
同じエクスポージャeを示す。フェーズ1によって最後
に伝送されるe情報要素が遷移フェーズに露出される。
遷移フェーズによって最後に伝送されるe情報要素が、
受信側フェーズ2に露出される。しかし、受信先におけ
る遷移フェーズの特性を仮定すると、フェーズ1の情報
要素が遷移フェーズに露出されても影響はない。受信先
は、情報要素を無視するだけである。また、遷移フェー
ズによって伝送されるQ個の情報要素が、発信側フェー
ズ2の先行するインスタンスの最後のQ個の情報要素の
正確な複製であるために、受信側フェーズ2は、その前
回の受信側フェーズ2が失ったのとまったく同じ情報要
素に露出され、それによって受信側フェーズ2の全体的
連続性が保持される。
【0119】すべての遷移フェーズはこのように動作
し、上で定義した特性が与えれているものとすると、遷
移フェーズによって、式2を満足するエクスポージャの
範囲にわたって、2つの通信局間で連続した単信同期順
序付きフェーズ情報転送が実現できることが分かる。
【数2】0≦e≦L(Q,Qimin) ...(式2)
【0120】式2において、Qは各遷移フェーズの共通
継続時間であり、Qiminは2つの通信局によって観測
されるすべての情報転送フェーズの最も短いインスタン
スの継続時間であり、表記L(Q,Qimin)はQとQ
minのうち短い方を示す。
【0121】したがって、セグメント待ち時間の所与の
値に対して式2で定義されるエクスポージャの範囲は、
x=kからx=k−L(Q,Qimin)までのセグメン
ト・オフセットの許容される値の範囲と同義である。し
たがって、L(Q,Qimin)を十分大きくすれば、負
のオフセットでも正のオフセットでも動作するという所
望の目的を実現することができる。
【0122】遷移フェーズは次の重要性を有することに
留意されたい。遷移フェーズにより、セグメント・オフ
セットの1つの正の値(セグメント待ち時間に厳密に等
しい)だけがフェーズ遷移を収容できるという状況が、
任意の広い収容範囲に変わる。その範囲内で、セグメン
トはオフセットx=kまたはx=−kだけでなく(L
(Q,Qimin)が十分大きい場合)、−kと+kの間
の整数値でも動作することができる。以下に述べるよう
に、セグメントの動作範囲をこのように広げると、セグ
メントを要素構成単位として使用して交換ネットワーク
全体を形成することが可能となる。
【0123】情報転送フェーズの継続時間が、セグメン
トが初期設定されたエクスポージャよりも短い場合、当
該フェーズは、その前の遷移フェーズによって提示され
るすべての情報を吸収することはできない。その結果、
情報が失われ、回復できなくなる。エクスポージャをす
べての情報転送フェーズの最も短いインスタンスの継続
時間よりも小さな値に指定すれば、式2によってその可
能性が排除される。しかし、この指定は、QiminがQ
よりも小さいときには、重大な制限となる。なぜなら、
そうすると式2によって与えられるエクスポージャに対
する上限の絶対値が減少し、したがって遷移フェーズの
資源が無駄になり、2つの同じ局の間でどちらかの方向
に情報転送を行えるセグメント待ち時間の範囲が縮小す
るからである。
【0124】幸いなことに、この制限は、関連する遷移
フェーズが実行されるたびにその実行中に伝送されるQ
個の情報要素の複製も緩衝記憶するように遷移バッファ
の使用を拡張することにより除去することができる。こ
れを遷移バッファの復元再充填(restoration refullin
g)と呼ぶ。復元再充填を用いると、関連する遷移フェ
ーズの終了時の各遷移バッファの最終的な内容が、その
フェーズの始めの時の内容と同じになる。この復元再充
填特性は、どの情報転送フェーズのどのインスタンスに
も任意の継続時間をもたせ、それによって式2で与えら
れる制限を式3の形に緩和するための必要条件である。
【数3】0≦e≦Q ...(式3)
【0125】下記の式4が成立する継続時間Qiを有す
る情報転送フェーズiを短フェーズと呼ぶ。
【数4】Qi<e ...(式4) したがって、復元再充填により、遷移フェーズで与えら
れるエクスポージャeの範囲を削減せずに、いつでも短
フェーズ動作が可能になる。
【0126】式2および3は、1つのセグメントを使用
する単信情報転送だけに適用される。したがって、2つ
のそのようなセグメントが、同じ2つの局の間で情報要
素を反対方向に移動すれば、これらの局の間での全2重
情報転送の手段が提供される。このように使用される1
対のセグメントを(それらに関連する遷移バッファと併
せて)伝送ステージと呼ぶ。これらを図6に示す。2つ
の全2重局の各々に属するステージ要素をポートと呼ぶ
ことがある。したがって、ポートは少なくともデータ受
信装置、データ送信装置、および1つまたは複数の遷移
バッファを備えている。この用語を使用すると、伝送ス
テージを単に、2つの通信ポートを備えた全2重エンテ
ィティと定義することができる。
【0127】伝送ステージの2つの通信ポートを対応ポ
ートと呼ぶことがある。対応ポートは同じである必要は
ない。しかし、各ポートの受信レジスタは、対応ポート
の送信レジスタと互換性を有する必要がある。対応ポー
トの送信レジスタ同士は異なるものでもよい。すなわ
ち、伝送ステージの1セグメントによって伝送される情
報要素が、他方のセグメントによって伝送される情報要
素と、サイズおよび論理的重要度がまったく異なっても
よい。
【0128】2つのポートの間で情報要素を反対方向に
移動する2つのセグメントAおよびBを含む伝送ステー
ジは、次のパラメータによって特徴付けることができ
る。セグメントAは、セグメント待ち時間kA、セグメ
ント・オフセットxA、およびセグメント・エクスポー
ジャeA=kA−kAを有する。セグメントBは、セグメ
ント待ち時間kB、セグメント・オフセットxB=−
A、およびセグメント・エクスポージャeB=kB−kB
を有する。また、この伝送ステージは、ステージ待ち時
間K=kA+kB、およびステージ・オフセットd=xA
=−xBを有する。
【0129】図11の発信側通信局および受信側通信局
の信号タイミング図に示すように、セグメントAの待ち
時間kAは、データ信号が発信側通信局Aの出力から受
信側通信局Bの入力に移動するのに要するシステム・ク
ロックのクロック周波数の数に等しい。セグメントBの
待ち時間kBは、データ信号が発信側通信局Bの出力か
ら受信側通信局Aの入力に移動するのに要するシステム
・クロックのクロック周波数の数に等しい。セグメント
AのオフセットxAは、受信側通信局Bの各フェーズの
発生が発信側通信局Aの対応するフェーズの発生よりも
それだけ遅れるシステム・クロックのクロック周期の数
に等しい。セグメントBのオフセットxBは、受信側通
信局Aの各フェーズの発生が発信側通信局Bの対応する
フェーズの発生よりもそれだけ遅れるシステム・クロッ
クのクロック周期の数に等しい。
【0130】これらのパラメータと下記の式5の事実を
使用し、
【数5】eA+eB=K ...(式5) さらに式2によって課される制限を考慮に入れると、式
6が成立する場合に伝送ステージによって連続全2重同
期順序付きフェーズ情報転送を実行できることが分か
る。
【数6】 G(0,K−Q)≦eA≦L(K,Q) ...(式6) 上式で、下記の式7が成立する。
【数7】 Q≡L(Q,Qimin) ...(式7)
【0131】式6および7において、表記G(p.q)
および表記L(p,q)はそれぞれ、括弧内の量pとq
のうち大きい方(G)と小さい方(L)を示す。式6を
満たすeAの任意の値が与えられているものとすると、
対応するeBの値は、自動的に式2を満たし、それ以上
検討する必要はない。対応するeBの値は、式5を使用
して計算することができる。
【0132】式6により、システム・アナリストは、2
重セグメントのネットワーク全体をセグメントの集合で
はなくステージの集合とみなすことができ、そのためネ
ットワーク分析作業および初期設定作業が本質的に2分
の1に単純化される。交換ネットワークは多数の2重セ
グメントを備えることができるので、この単純化は重要
である。
【0133】式6において、Qiminはやはり望ましく
ない制限である。なぜなら、Qimin<Qを満たす値は
Aの上限を減少させるだけでなく下限も増大させ、し
たがってeAの許容範囲が減少するからである。しか
し、幸いなことに、ステージの各セグメントに復元再充
填が適用可能であり、この便利な手法を使用すると、式
6は下記の式8に還元される。
【数8】 G(0,K−Q)≦eA≦L(K,Q) ...(式8)
【0134】したがって、復元再充填により、1つのセ
グメントの場合と同様に、伝送ステージについても制限
のない短フェーズ動作が可能になる。
【0135】式8の重要性を評価するため、これをグラ
フに表すことができる。図12に示した式8の表現か
ら、伝送ステージの所望の全2重動作は、有限の動作ウ
インドウを特徴とすることが分かる。この有限ウインド
ウは、同期ウインドウと呼ばれ、下記の式9によって与
えられるステージ待ち時間の範囲に及び、
【数9】0≦K≦2Q=Kmax ...(式9) さらにセグメント・エクスポージャeの範囲に及び、ス
テージ待ち時間(K=kA+kB)だけに依存する。セグ
メント・エクスポージャの範囲は、K=0のときの0か
ら線形的に増加していき、K=Qのときにピーク値Qに
達する。それ以後は、エクスポージャの範囲が線形的に
減少していき、K=2Qのときに0に戻る。この同期ウ
インドウの外側では、全2重動作は不可能である。
【0136】したがって、セグメントを2重化すると、
一般に、セグメントが動作できる範囲が、2重化しない
場合に個々のセグメントに利用可能な範囲、すなわち式
3で定義される範囲よりも小さくなる。K=Qの場合だ
けは、この減少が起こらない。さらに、Kが任意の所与
の値の場合、eA(およびeB)の範囲は、固定され、k
AおよびkBの相対値に応じて正確に計算することができ
る。
【0137】またこの同期ウインドウから、ステージ待
ち時間K<Qの場合、遷移バッファが完全には利用でき
ないことが分かる(エクスポージャは常にQより小さく
なければならない)。ステージ待ち時間がQ≦K<2Q
の場合、遷移バッファは完全には利用できないこともあ
る。K=2Qのとき、遷移バッファは常に完全に利用さ
れる。興味深いことに、エクスポージャはK>Qの値の
場合に決して0にならず、それ以後、エクスポージャの
下限はKと共に一様に増加し、K=2Qのときにe=Q
の最大値に達する。
【0138】したがって、Kが式9を満足する任意の値
の場合に、伝送ステージの所望の全2重動作を得ること
ができる。ただし、ステージが終了するごとの局時間カ
ウンタのセッティングによって、エクスポージャが、式
8で定義されるエクスポージャの範囲内に収まることを
条件とする。そのようなエクスポージャの確立は、ステ
ージ待ち時間がその範囲のいずれかの極値に近づくにつ
れて次第に精度を増していくが、伝送ステージの局時間
カウンタをセットする直接手順は常に同じである。すな
わち、ステージのいずれかの端から動作が開始し、第1
の局の局時間カウンタがセットされる。次に、往復信号
伝搬時間を測定することによって、ステージ待ち時間K
=kA=kBが決定される。次に、Kの値として、同期ウ
インドウ(図12)内のエクスポージャeAの値が選択
される。最後に、式10で表されるように、捕捉時間
a'が基準時間と所望のエクスポージャの和に等しくな
るように第2の局の局時間カウンタがセットされる。
【数10】a'=a+e ...(式10)
【0139】前述のように、連続情報転送フェーズの各
インスタンスの前に、関連する遷移フェーズが先行す
る。したがって、各連続情報転送フェーズごとに別々の
遷移バッファを提供する必要がある。また、多数の離散
情報転送フェーズを連続情報転送フェーズと多重化する
ことも可能である。離散情報転送フェーズとは、情報転
送フェーズの各発生がその情報転送フェーズの他のすべ
ての発生から独立している、情報転送フェーズである。
【0140】離散情報転送フェーズは、遷移フェーズを
使用する必要はない。しかし、離散情報転送フェーズは
終了時に情報要素を露出してはならない。実際には、こ
れは、離散情報転送フェーズが、それ自体が終了する前
にQサイクルの間に情報要素を伝送してはならないこと
を意味する。遷移フェーズが離散情報転送フェーズに先
行することはないので、その代わりに、一連のQ個の空
文字がデータ送信装置からデータ受信装置に送信される
ラン・ダウン・フェーズが離散情報転送フェーズに先行
しなければならない。
【0141】本発明による通信装置に含まれるフリップ
フロップ回路は、たとえば、各クロック信号の立上りエ
ッジによってクロックすることができる。隣接するフリ
ップフロップ回路の間に最小の信号遅延を選択すること
により、レース・アラウンド問題が回避される。
【図面の簡単な説明】
【図1】本発明による通信システム・セグメントの1例
のブロック図である。
【図2】図1の通信システム・セグメント用の遷移バッ
ファの1例のブロック図である。
【図3】図2の遷移バッファ用のマルチプレクサの1例
のブロック図である。
【図4】図1の通信システム・セグメント用の入力選択
回路の1例のブロック図である。
【図5】フェーズ論理回路の状態図の1例を示す図であ
る。
【図6】本発明による全2重通信システム・ステージの
1例のブロック図である。
【図7】図6の通信システム・ステージの通信局の1例
のブロック図である。
【図8】データ送信装置の2つの情報転送フェーズと、
データ送信装置から離れた所に位置するデータ受信装置
の同じ2つの情報転送フェーズの時間的関係の1例を概
略的に示す図である。
【図9】本発明による通信システム・セグメントにおけ
るセグメント待ち時間、セグメント・オフセット、およ
びセグメント・エクスポージャの定義を概略的に示す図
である。
【図10】データ送信装置の2つの情報転送フェーズお
よび1つの遷移フェーズと、データ送信装置から離れた
所に位置するデータ受信装置の対応するフェーズの時間
的関係の1例を概略的に示す図である。
【図11】反対方向に情報要素を伝送する2つのセグメ
ントを有する全2重伝送ステージのセグメント待ち時
間、セグメント・オフセット、およびセグメント・エク
スポージャの定義を概略的に示す図である。
【図12】本発明による全2重伝送ステージの同期ウイ
ンドウを表すグラフである。
【符号の説明】
10 システム・クロック 12 データ送信装置 14 遷移バッファ 16 入力選択回路 18 D形フリップフロップ回路 20 マルチプレクサ 22 制御線 24 クロック線 26 NANDゲート 34 マルチプレクサ制御線 36 NOTゲート 46 駆動機構 50 受信レジスタ 60 選択制御線 66 発信局時間カウンタ 68 受信局時間カウンタ 70 フェーズ論理回路 150 発信側通信局 200 受信側通信局
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブルース・ディー・ガブリル アメリカ合衆国10514−1803、ニューヨ ーク州チャパクワ、コロニー・ロー 7 (72)発明者 ピーター・エイチ・ホーホシルド アメリカ合衆国10009、ニューヨーク州 ニューヨーク、イースト・フィフス・ス トリート 512 アパートメント・ビー (72)発明者 クレイグ・ビー・スタンケル アメリカ合衆国06801、コネチカット州 ベセル、グリーン・パスチャー・ロード 10 (56)参考文献 特公 平3−57667(JP,B2)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】(a)クロック周期を有し、各クロック周
    期ごとにクロック信号を生成するシステム・クロック
    と、 (b)発信側通信局の第1の情報転送フェーズ、この情
    報転送フェーズとは異なる第2の情報転送フェーズ、お
    よび、データ送信装置からの出力供給が停止している遷
    移フェーズを有する発信側通信局であって、 一連のクロック周期中に一連のデータ信号を順次出力す
    る出力を有し、各クロック周期中に一連のデータ信号の
    うち1つを通信回線の入力へ向けて出力するための前記
    データ送信装置、 前記第1転送フェーズの間 前記データ送信装置の出力
    に結合され、最新のQ個(Qは0より大きな整数)のク
    ロック周期中にデータ送信装置から出力された一連のQ
    個のデータ信号を格納する先入れ先出し動作モードを有
    する遷移バッファ、および、 前記遷移フェーズの間 前記遷移バッファの出力を前記
    通信回線の前記入力へ結合し、このバッファ内の前記Q
    個のデータ信号を前記先入れ先出し順序で前記通信回線
    の前記入力へ向けて転送するためのゲート回路、 を備える発信側通信局と、 (c)一連のクロック周期中に一連のデータ信号を前記
    通信回線の出力から順次入力する入力を有し、各クロッ
    ク周期中に一連のデータ信号のうち1つを入力するデー
    タ受信装置を備える受信側通信局であって、 この受信側通信局における第1の情報転送フェーズであ
    ってこの期間中発信側通信局では前記遷移バッファが先
    入れ先出し動作モードでデータの格納動作を遂行する第
    1の情報転送フェーズ、この情報転送フェーズとは異な
    る第2の情報転送フェーズ、および、前記データ受信装
    置が入力動作を停止している遷移フェーズを有する受信
    側通信局と、 (d)受信側通信局の各フェーズを発信側通信局の対応
    する各フェーズよりも前記システム・クロックのクロッ
    ク周期の数に等しい同期オフセットXだけ遅延させて発
    生させて同期化するシンクロナイザと、 より成る通信システム。
  2. 【請求項2】(a)クロック周期を有し、各クロック周
    期ごとにクロック信号を生成するシステム・クロック
    と、 (b)発信側通信局の第1の情報転送フェーズ、この情
    報転送フェーズとは異なる第2の情報転送フェーズ、お
    よび、データ送信装置からの出力供給が停止している遷
    移フェーズを有する発信側通信局であって、 一連のクロック周期中に一連のデータ信号を順次出力す
    る出力を有し、各クロック周期中に一連のデータ信号の
    うち1つを通信回線の入力へ向けて出力するための前記
    データ送信装置、 第1および第2の入力端を有し制御信号のもとにいずれ
    かの入力を前記通信回線の入力へ向けて出力するための
    入力選択回路、 前記データ送信装置の出力を前記第1の入力端に接続す
    る相互接続線、 入力および出力が、それぞれ、前記入力選択回路の出力
    端および前記第2の入力端に接続され、先入れ先出し動
    作モードを有するQ個のデータ信号格納容量の遷移バッ
    ファ、ならびに、 前記入力選択回路の前記出力端には、前記第1転送フェ
    ーズの間、データ送信装置からの出力が転送され、前記
    遷移フェーズの間、前記遷移バッファからの出力が転送
    されるように、前記入力選択回路および前記遷移バッフ
    ァを制御する信号を供給するフェーズ論理回路、 を備える発信側通信局と、 (c)一連のクロック周期中に一連のデータ信号を前記
    通信回線の出力から順次入力する入力を有し、各クロッ
    ク周期中に一連のデータ信号のうち1つを入力するデー
    タ受信装置を備える受信側通信局であって、 この受信側通信局における第1の情報転送フェーズであ
    ってこの期間中発信側通信局では前記遷移バッファが先
    入れ先出し動作モードでデータの格納動作を遂行する第
    1の情報転送フェーズ、この情報転送フェーズとは異な
    る第2の情報転送フェーズ、および、前記データ受信装
    置が入力動作を停止している遷移フェーズを有する受信
    側通信局と、 (d)受信側通信局の各フェーズを発信側通信局の対応
    する各フェーズよりも前記システム・クロックのクロッ
    ク周期の数に等しい同期オフセットXだけ遅延させて発
    生させて同期化するシンクロナイザと、 より成る通信システム。
  3. 【請求項3】発信側通信局の第1の情報転送フェーズ
    が、発信側通信局の遷移フェーズの終了直後のクロック
    周期から開始する請求項1または2に記載の通信システ
    ム。
  4. 【請求項4】通信システムが、データ信号をデータ送信
    装置の出力からデータ受信装置の入力まで伝搬するのに
    要するシステム・クロックのクロック周期数に等しい待
    ち時間Kを有し、 発信側通信局と受信側通信局の間の同期オフセットX
    が、通信システムの待ち時間Kから遷移バッファに記憶
    されたデータ信号の数Qを引いた値以上で、かつ、通信
    システム・セグメントの待ち時間K以下である請求項1
    または2に記載の通信システム。
  5. 【請求項5】シンクロナイザが、 開始時間から経過したシステム・クロックのクロック周
    期数に等しい値を有する発信局時間カウンタと、 発信局時間カウンタの値から同期オフセットXを引いた
    値に等しい値を有する受信局時間カウンタと、 を備える請求項1または2に記載の通信システム。
  6. 【請求項6】発信側通信局の遷移フェーズにおいて、遷
    移バッファ入力が遷移バッファ出力に接続され、遷移バ
    ッファがそれ自体から出力された一連のQ個のデータ信
    号を再記憶する請求項1に記載の通信システム。
JP5305132A 1992-12-17 1993-12-06 通信システム及び該システムの通信局 Expired - Lifetime JP2583007B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US992200 1992-12-17
US07/992,200 US5414740A (en) 1992-12-17 1992-12-17 Synchronous communication system having multiplexed information transfer and transition phases

Publications (2)

Publication Number Publication Date
JPH06232854A JPH06232854A (ja) 1994-08-19
JP2583007B2 true JP2583007B2 (ja) 1997-02-19

Family

ID=25538033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5305132A Expired - Lifetime JP2583007B2 (ja) 1992-12-17 1993-12-06 通信システム及び該システムの通信局

Country Status (4)

Country Link
US (1) US5414740A (ja)
EP (1) EP0602345A1 (ja)
JP (1) JP2583007B2 (ja)
CA (1) CA2104070C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611867B1 (en) * 1999-08-31 2003-08-26 Accenture Llp System, method and article of manufacture for implementing a hybrid network
US6912165B2 (en) * 2003-08-22 2005-06-28 International Business Machines Corporation Method for transparent updates of output driver impedance
US9189230B2 (en) 2004-03-31 2015-11-17 Intel Corporation Method and system to provide concurrent user-level, non-privileged shared resource thread creation and execution

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225919A (en) * 1978-06-30 1980-09-30 Motorola, Inc. Advanced data link controller
US4271509A (en) * 1979-07-13 1981-06-02 Bell Telephone Laboratories, Incorporated Supervisory signaling for digital channel banks
US4261035A (en) * 1979-09-28 1981-04-07 Honeywell Information Systems Inc. Broadband high level data link communication line adapter
US4542504A (en) * 1983-08-22 1985-09-17 At&T Bell Laboratories Shared data receiver
US4581746A (en) * 1983-12-27 1986-04-08 At&T Bell Laboratories Technique for insertion of digital data bursts into an adaptively encoded information bit stream
US4745601A (en) * 1985-10-23 1988-05-17 Racal Data Communications Inc. Digital service unit with secondary channel diagnostics
US5046067A (en) * 1988-10-24 1991-09-03 Reliance Comm/Tec Corporation Digital transmission system
US4752940A (en) * 1986-07-28 1988-06-21 And Yet, Inc. Method and apparatus for transmission of digital data over a line
US4943942A (en) * 1986-09-19 1990-07-24 Advanced Micro Devices Full-duplex modem using a single processor
US4792949A (en) * 1987-03-26 1988-12-20 Siemens Transmission Systems, Inc. Service channel circuit for multiplexed telecommunications transmission systems
US4888768A (en) * 1987-07-06 1989-12-19 The Grass Valley Group, Inc. Frame format for video codec
US4860285A (en) * 1987-10-21 1989-08-22 Advanced Micro Devices, Inc. Master/slave synchronizer
US4841550A (en) * 1987-11-09 1989-06-20 The United States Of America As Represented By The United States Department Of Energy Universal null DTE
US5020081A (en) * 1988-09-30 1991-05-28 Data General Corporation Communication link interface with different clock rate tolerance
JP2816164B2 (ja) * 1988-11-11 1998-10-27 株式会社日立製作所 通信システム
US5027349A (en) * 1989-05-10 1991-06-25 Alcatel Na Embedded control technique for distributed control systems
JPH0357667A (ja) * 1989-07-26 1991-03-13 Ricoh Co Ltd 熱転写記録方法
US5003558A (en) * 1989-10-30 1991-03-26 International Business Machines Corporation Data synchronizing buffers for data processing channels
US5007070A (en) * 1989-10-31 1991-04-09 Bell Communications Research, Inc. Service clock recovery circuit
US5005171A (en) * 1990-01-09 1991-04-02 At&T Bell Laboratories Telecommunication transmission format suited for network-independent timing environments
US5208810A (en) * 1990-10-10 1993-05-04 Seiko Corp. Method of data flow control

Also Published As

Publication number Publication date
CA2104070A1 (en) 1995-02-14
EP0602345A1 (en) 1994-06-22
CA2104070C (en) 1998-01-06
US5414740A (en) 1995-05-09
JPH06232854A (ja) 1994-08-19

Similar Documents

Publication Publication Date Title
EP0961977B1 (en) Method and apparatus for distributing a cycle clock to a plurality of bus nodes in a bus bridge
CA1280217C (en) Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks
US7925803B2 (en) Method and systems for mesochronous communications in multiple clock domains and corresponding computer program product
JPH04270529A (ja) 中継器およびその製造方法
JPS6158062B2 (ja)
JP2002044111A (ja) 最少の待ち時間を持つクロックドメイン間の通信インタフェース
CN1973278A (zh) 用于控制总线***的方法和设备以及相应的总线***
US7792030B2 (en) Method and system for full-duplex mesochronous communications and corresponding computer program product
JP2583007B2 (ja) 通信システム及び該システムの通信局
JP2003527765A (ja) フラッディング通信のための方法およびシステム
TWM605565U (zh) 分散式同步系統
US6990538B2 (en) System comprising a state machine controlling transition between deskew enable mode and deskew disable mode of a system FIFO memory
JPH0831073B2 (ja) I/oハンドラ−
JPH08265349A (ja) ディジタル情報処理装置
EP1361777B1 (en) A synchronous communication protocol for asynchronous devices
TWM612938U (zh) 分散式同步系統
US5276859A (en) Accelerated token ring network
WO2008128544A1 (en) Low cost digital real-time link system
CN114641952A (zh) 用于使用时间同步传输层进行通信的节点的***和方法
CN114556870B (zh) 一种数据同步的方法以及装置
JP2655460B2 (ja) クロック切り替え方式
JPH0795738B2 (ja) 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置
TWM618640U (zh) 分散式同步系統
JP3147842B2 (ja) データ転送システム及びデータ転送方法
Wang et al. An FPGA based slave communication controller for Industrial Ethernet