TWM618640U - 分散式同步系統 - Google Patents

分散式同步系統 Download PDF

Info

Publication number
TWM618640U
TWM618640U TW110207391U TW110207391U TWM618640U TW M618640 U TWM618640 U TW M618640U TW 110207391 U TW110207391 U TW 110207391U TW 110207391 U TW110207391 U TW 110207391U TW M618640 U TWM618640 U TW M618640U
Authority
TW
Taiwan
Prior art keywords
synchronization
signal
synchronization device
control signal
management device
Prior art date
Application number
TW110207391U
Other languages
English (en)
Inventor
張智欽
王育民
張海劍
楊凱宇
Original Assignee
優達科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 優達科技股份有限公司 filed Critical 優達科技股份有限公司
Priority to TW110207391U priority Critical patent/TWM618640U/zh
Publication of TWM618640U publication Critical patent/TWM618640U/zh

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本新型提供一種分散式同步系統，其包括管理裝置及多個同步裝置。管理裝置包括網路輸出介面。網路輸出介面包括：多個第一輸出腳位、多個第二輸出腳位、多個1秒脈衝（pulse per second，PPS）信號輸出腳位及多個日時間信號輸出腳位。第一輸出腳位用以發送參考頻率信號至第1個同步裝置。第二輸出腳位用以發送參考控制信號至第1個同步裝置。1PPS信號輸出腳位用以發送參考1PPS信號至第1個同步裝置。日時間信號輸出腳位用以發送參考日時間資訊至第1個同步裝置。

Description

分散式同步系統
本新型是有關於一種通訊同步機制，且特別是有關於一種分散式同步系統。
請參照圖1A，其是傳統框架交換器（chassis switch）的示意圖。如圖1A所示，在傳統框架交換器110中，各個線卡（line card，LC）112係獨立連接於控制平面（control plane，CP）111上，以進行時間、相位及頻率的同步。
請參照圖1B，其是分散式分解框架（distributed disaggregated chassis，DDC）系統的示意圖。有別於圖1A的傳統框架交換器110，在圖1B中的DDC系統120中，CP 121與LC 122之間係採用交織連接（fabric）的方式連接。然而，此種連接方式並不支精確時間協定（precision time protocol，PTP）時間戳記、SyncE或其他硬體時鐘信號傳輸功能，而習知技術中一般會另設置連接於DDC系統的管理交換器，以解決上述問題。
請參照圖2，其是設置有管理交換器的DDC系統的示意圖。如圖2所示，DDC系統200可包括管理交換器201、多個CP及LC（各LC例如可視為一個電信邊界時鐘（telecom boundary clock，T-BC）），而其個別可透過10吉位元乙太網路介面（以下略稱為10G介面）連接於管理交換器201。在圖2中，管理交換器201例如是具備IEEE 1588及同步乙太網路（Synchronous Ethernet，SyncE）能力的管理裝置，並可作為邊界時鐘（boundary clock，BC）以同步於DDC系統200中的LC。
在此情況下，管理交換器201可經配置以基於主時鐘（grandmaster，GM）202所提供的PTP封包來讓DDC系統200中的各個LC進行同步，進而讓其他後端的裝置（例如所示的電信時間僕時鐘（Telecom Time Slave Clock，T-TSC）、eNodeB等）進行同步。
然而，圖2所示的二層式DDC架構（即，一層為管理交換器201，另一層為DDC系統200中的多個LC）中，由於管理交換器201的運作一般將會有5~10ns的時間誤差，而DDC系統200中的各LC在進行同步時亦會有5~10ns的時間誤差，因此將相應地影響同步時的準確性。
有鑑於此，本新型提供一種分散式同步系統，其可用於解決上述技術問題。
本新型提供一種分散式同步系統，其包括彼此串接的多個同步裝置，其中前述同步裝置中的第i個同步裝置包括網路輸入介面、同步模組及網路輸出介面。網路輸入介面包括多個第一輸入腳位、多個第二輸入腳、位多個1秒脈衝（pulse per second，PPS）信號輸入腳位及多個日時間信號輸入腳位。前述第一輸入腳位用以從前述同步裝置中的第i-1個同步裝置接收
Figure 02_image001
，其中
Figure 02_image003
，N為前述同步裝置的總數，
Figure 02_image001
為所述第i-1個同步裝置產生的頻率信號。前述第二輸入腳位用以從所述第i-1個同步裝置接收一控制信號，其中控制信號要求所述第i個同步裝置同步於所述第i-1個同步裝置。前述1PPS信號輸入腳位用以從所述第i-1個同步裝置接收
Figure 02_image005
，其中
Figure 02_image005
為所述第i-1個同步裝置產生的1PPS信號。前述日時間信號輸入腳位用以從所述第i-1個同步裝置接收
Figure 02_image007
，其中
Figure 02_image007
為所述第i-1個同步裝置產生的日時間資訊。同步模組耦接於網路輸入介面及網路輸出介面之間，並經配置以：基於控制信號、
Figure 02_image005
、
Figure 02_image001
、
Figure 02_image007
執行與所述第i-1個同步裝置的一同步操作，並相應地產生另一同步信號及另一控制信號；以及透過網路輸出介面發送所述另一同步信號及所述另一控制信號。
本新型提供一種分散式同步系統，其包括彼此串接的多個同步裝置，其中前述同步裝置中的第1個同步裝置包括網路輸入介面、同步模組及網路輸出介面。網路輸入介面包括多個第一輸入腳位、多個第二輸入腳位、多個1PPS信號輸入腳位及多個日時間信號輸入腳位。前述第一輸入腳位用以從一管理裝置接收
Figure 02_image009
，其中
Figure 02_image009
為一管理裝置經解譯一精確時間協定封包而取得的一參考頻率信號。前述第二輸入腳位用以從管理裝置接收一參考控制信號，其中參考控制信號要求所述第1個同步裝置同步於管理裝置。前述1PPS信號輸入腳位，其用以從管理裝置接收
Figure 02_image011
，其中
Figure 02_image011
為管理裝置經解譯精確時間協定封包而取得的一參考1秒脈衝信號。前述日時間信號輸入腳位用以從管理裝置接收
Figure 02_image013
，其中
Figure 02_image013
為管理裝置經解譯精確時間協定封包而取得的一參考日時間資訊。同步模組耦接於網路輸入介面及網路輸出介面之間，並經配置以：基於參考控制信號、
Figure 02_image011
、
Figure 02_image009
、
Figure 02_image013
執行與管理裝置的一同步操作，並相應地產生一第一同步信號及一第一控制信號；以及透過網路輸出介面發送第一同步信號及第一控制信號至前述同步裝置中的第2個同步裝置。
本新型提供一種分散式同步系統，其包括一管理裝置，管理裝置包括處理模組及網路輸出介面。處理模組經配置以提供一參考同步信號及一參考控制信號，其中參考同步信號包括
Figure 02_image011
、
Figure 02_image009
、
Figure 02_image013
，
Figure 02_image011
為一參考1PPS信號，
Figure 02_image009
為一參考頻率信號，
Figure 02_image013
為一參考日時間資訊，且參考控制信號要求彼此串接的多個同步裝置中的第1個同步裝置同步於管理裝置。網路輸出介面耦接於處理模組並接收參考同步信號及參考控制信號，其中網路輸出介面包括：多個第一輸出腳位、多個第二輸出腳位、多個1PPS信號輸出腳位及多個日時間信號輸出腳位。前述第一輸出腳位用以發送
Figure 02_image009
至所述第1個同步裝置。前述第二輸出腳位用以發送參考控制信號至所述第1個同步裝置。前述1PPS信號輸出腳位用以發送
Figure 02_image011
至所述第1個同步裝置。前述日時間信號輸出腳位用以發送
Figure 02_image013
至所述第1個同步裝置。
請參照圖3，其是依據本新型之一實施例繪示的分散式同步系統示意圖。在圖3中，分散式同步系統300例如是一DDC系統，其可包括管理裝置MM及彼此串接的N個同步裝置D1~DN（N為正整數），其中管理裝置MM例如是一管理交換器，而同步裝置D1~DN個別可為一線卡，但可不限於此。
在本新型的實施例中，管理裝置MM可包括網路輸入介面IM及網路輸出介面OM，其可分別為RJ45輸入介面及RJ45輸出介面，但可不限於此。相似地，各同步裝置D1~DN亦可具有網路輸入介面及網路輸出介面。舉例而言，同步裝置D1（其可視為同步裝置D1~DN中的第1個同步裝置）可包括網路輸入介面I1及網路輸出介面O1，同步裝置D2（其可視為同步裝置D1~DN中的第2個同步裝置）可包括網路輸入介面I2及網路輸出介面O2，而同步裝置DN（其可視為同步裝置D1~DN中的第N個同步裝置）可包括網路輸入介面IN及網路輸出介面ON。
為便於說明，以下將同步裝置D1~DN中的第i個（
Figure 02_image015
）同步裝置略稱為同步裝置Di，而其可包括網路輸入介面Ii及網路輸出介面Oi，但可不限於此。此外，相似於管理裝置MM，同步裝置Di的網路輸入介面Ii及網路輸出介面Oi亦可分別為RJ45輸入介面及RJ45輸出介面，但可不限於此。
簡言之，管理裝置MM及同步裝置D1~DN可依序透過RJ45輸入/輸出介面串接而形成如圖3所示的環狀結構，而管理裝置MM及同步裝置D1~DN兩兩之間可採用習知的RJ45線材連接即可。另外，為了在管理裝置MM及同步裝置D1~DN之間傳遞信號，圖3中的各個網路輸入介面及網路輸出介面的腳位可具有與習知技術不同的定義，而相關細節將在之後另行說明。
在本新型的實施例中，管理裝置MM、同步裝置D1、同步裝置Di（
Figure 02_image017
）及同步裝置DN可個別用於執行本新型提出的分散式同步方法，但其個別執行的操作皆有所不同，以下將輔以第一至第四實施例作進一步說明。
在本新型的第一實施例中，管理裝置MM還可包括處理模組，而此處理模組可包括一處理器（其例如是微處理器、控制器、微控制器、現場可程式閘陣列電路（Field Programmable Gate Array，FPGA）及/或中央處理單元（central processing unit，CPU））及一數位鎖相迴路（digital phase lock loop，DPLL），其中所述處理器可載入特定的軟體、程式碼、應用程式，以協同所述DPLL來實現本新型提出的分散式同步方法，其細節詳述如下。
請參照圖4A，其是依據本新型第一實施例繪示的分散式同步方法流程圖。本實施例的方法可由圖3的管理裝置MM執行，以下即搭配圖3所示的元件說明圖4A各步驟的細節。
首先，在步驟S411中，管理裝置MM可接收PTP封包P1，並解譯PTP封包P1以取得參考1PPS信號（以下以
Figure 02_image011
代稱）、參考頻率信號（以下以
Figure 02_image009
代稱）及參考日時間資訊（以下以
Figure 02_image013
代稱）。
在一實施例中，管理裝置MM例如可透過網路而從圖2所示的GM取得上述PTP封包P1，並可相應地對其進行解譯以取得
Figure 02_image011
、
Figure 02_image009
、
Figure 02_image013
，但可不限於此。在一實施例中，
Figure 02_image009
例如是具有一預設頻率（例如10MHz）的信號，但可不限於此。
接著，在步驟S412中，管理裝置MM可透過管理裝置MM的網路輸出介面OM發送參考同步信號
Figure 02_image019
及參考控制信號
Figure 02_image021
至同步裝置D1（即，同步裝置D1~DN中的第1個同步裝置），其中參考同步信號
Figure 02_image019
可包括
Figure 02_image011
、
Figure 02_image009
、
Figure 02_image013
，且參考控制信號
Figure 02_image021
可用於要求同步裝置D1基於參考同步信號
Figure 02_image019
同步於管理裝置MM。在本新型的實施例中，參考控制信號
Figure 02_image021
例如是一種通用非同步收發器（Universal Asynchronous Receiver Transmitter，UART）信號，但可不限於此。
在一實施例中，管理裝置MM的數位鎖相迴路可將
Figure 02_image011
進行一回送（loopback）操作，而經回收操作後的
Figure 02_image011
可用於與同步裝置DN所傳來的資訊進行比較，以作為管理裝置MM要求同步裝置D1~DN的至少其中之一進行時間/相位校正操作的依據。相關細節將在之後輔以第五實施例另行說明。
在本新型的第二實施例中，同步裝置D1還可包括同步模組，而此同步模組可包括處理器（其例如是微處理器、控制器、微控制器、FPGA及/或CPU）及數位鎖相迴路，其中所述處理器可載入特定的軟體、程式碼、應用程式，以協同所述數位鎖相迴路來實現本新型提出的分散式同步方法，其細節詳述如下。
請參照圖4B，其是依據本新型第二實施例繪示的分散式同步方法流程圖。本實施例的方法可由圖3的同步裝置D1執行，以下即搭配圖3所示的元件說明圖4B各步驟的細節。
首先，在步驟S421中，同步裝置D1可透過同步裝置D1的網路輸入介面I1從管理裝置MM接收參考同步信號
Figure 02_image019
及參考控制信號
Figure 02_image021
。
之後，在步驟S422中，同步裝置D1可基於參考同步信號
Figure 02_image019
及參考控制信號
Figure 02_image021
執行與管理裝置MM的同步操作，並相應地產生同步信號
Figure 02_image023
。具體而言，由於參考控制信號
Figure 02_image021
係要求同步裝置D1參考同步信號
Figure 02_image019
同步於管理裝置MM，因此當同步裝置D1接收到參考控制信號
Figure 02_image021
之後，可相應地將管理裝置MM視為主（master）裝置，並以僕（slave）裝置的身分與將自身的頻率、時間、相位同步於管理裝置MM，但可不限於此。
因此，在第二實施例中，步驟S422中的同步操作可包括時間同步操作、頻率同步操作及相位同步操作。在一實施例中，同步裝置D1可基於參考同步信號
Figure 02_image019
中的
Figure 02_image009
與管理裝置MM進行頻率同步操作，以相應地產生
Figure 02_image025
（即，同步裝置D1產生的頻率信號，其亦可對應於上述預設頻率（例如10MHz））。再者，同步裝置D1可基於參考同步信號
Figure 02_image019
中的
Figure 02_image013
與管理裝置MM進行時間同步操作，以相應地產生
Figure 02_image027
（即，同步裝置D1產生的日時間資訊）。
此外，在第二實施例中，同步裝置D1可基於參考同步信號
Figure 02_image019
中的
Figure 02_image011
與管理裝置MM進行相位同步操作，以相應地產生一特定1PPS信號。之後，同步裝置D1的數位鎖相迴路例如可對此特定1PPS信號執行一回送操作，而同步裝置D1可估計
Figure 02_image011
與（經回送操作後的）特定1PPS信號之間的特定偏移量，並基於此特定偏移量將所述特定1PPS信號校正為
Figure 02_image029
，但本新型可不限於此。在一實施例中，同步裝置D1可另透過10G介面連接於管理裝置MM，並可透過此10G介面將上述特定偏移量回報至管理裝置MM，但可不限於此。
接著，在步驟S423中，同步裝置D1可透過同步裝置D1的網路輸出介面O1發送同步信號
Figure 02_image023
及控制信號
Figure 02_image031
至同步裝置D2，其中同步信號
Figure 02_image023
可包括
Figure 02_image029
、
Figure 02_image025
、
Figure 02_image027
，而控制信號
Figure 02_image031
可由同步裝置D1所產生，並用於要求同步裝置D2基於同步信號
Figure 02_image023
同步於同步裝置D1。在本新型的實施例中，控制信號
Figure 02_image031
例如是一種UART信號，但可不限於此。
在本新型的第三實施例中，當
Figure 02_image017
時，同步裝置Di還可包括同步模組，而此同步模組可包括處理器及數位鎖相迴路，其中所述處理器可載入特定的軟體、程式碼、應用程式，以協同所述數位鎖相迴路來實現本新型提出的分散式同步方法，其細節詳述如下。
請參照圖4C，其是依據本新型第三實施例繪示的分散式同步方法流程圖。本實施例的方法可由圖3的同步裝置Di（
Figure 02_image017
）執行，以下即搭配圖3所示的元件說明圖4C各步驟的細節。
首先，在步驟S431中，同步裝置Di可透過同步裝置Di的網路輸入介面Ii從第i-1個同步裝置接收同步信號
Figure 02_image033
及控制信號
Figure 02_image035
，其中控制信號
Figure 02_image035
可由所述第i-1個同步裝置所產生，並用於要求同步裝置Di基於同步信號
Figure 02_image033
同步於所述第i-1個同步裝置。在本新型的實施例中，控制信號
Figure 02_image035
例如是一種UART信號，但可不限於此。
此外，同步信號
Figure 02_image033
可包括
Figure 02_image005
、
Figure 02_image001
、
Figure 02_image007
，其中
Figure 02_image005
為所述第i-1個同步裝置產生的1PPS信號，
Figure 02_image001
為所述第i-1個同步裝置產生的頻率信號（其亦可具有上述預設頻率（例如10MHz）），
Figure 02_image007
為所述第i-1個同步裝置產生的日時間資訊，但可不限於此。
之後，在步驟S432中，同步裝置Di可基於同步信號
Figure 02_image033
及控制信號
Figure 02_image035
執行與所述第i-1個同步裝置的同步操作，並相應地產生同步信號
Figure 02_image037
。具體而言，由於控制信號
Figure 02_image035
係要求同步裝置Di基於同步信號
Figure 02_image033
同步於所述第i-1個同步裝置，因此當同步裝置Di接收到控制信號
Figure 02_image035
之後，可相應地將所述第i-1個同步裝置視為主裝置，並以僕裝置的身分與將自身的頻率、時間、相位同步於所述第i-1個同步裝置，但可不限於此。
因此，在第三實施例中，步驟S432中的同步操作可包括時間同步操作、頻率同步操作及相位同步操作。在一實施例中，同步裝置Di可基於同步信號
Figure 02_image033
中的
Figure 02_image001
與所述第i-1個同步裝置進行頻率同步操作，以相應地產生
Figure 02_image039
（即，同步裝置Di產生的頻率信號，其亦可對應於上述預設頻率（例如10MHz））。再者，同步裝置Di可基於同步信號
Figure 02_image033
中的
Figure 02_image007
與所述第i-1個同步裝置進行時間同步操作，以相應地產生
Figure 02_image041
（即，同步裝置Di產生的日時間資訊）。
此外，在第三實施例中，同步裝置Di可基於同步信號
Figure 02_image033
中的
Figure 02_image005
與所述第i-1個同步裝置進行相位同步操作，以相應地產生一特定1PPS信號。之後，同步裝置Di的數位鎖相迴路例如可對此特定1PPS信號執行一回送操作，而同步裝置Di可估計
Figure 02_image005
與（經回送操作後的）特定1PPS信號之間的特定偏移量，並基於此特定偏移量將所述特定1PPS信號校正為
Figure 02_image043
，但本新型可不限於此。在一實施例中，同步裝置Di可另透過10G介面連接於管理裝置MM，並可透過此10G介面將上述特定偏移量回報至管理裝置MM，但可不限於此。
接著，在步驟S433中，同步裝置Di可透過同步裝置Di的網路輸出介面Oi發送同步信號
Figure 02_image037
及控制信號
Figure 02_image045
至第i+1個同步裝置，其中同步信號
Figure 02_image037
可包括
Figure 02_image043
、
Figure 02_image047
、
Figure 02_image041
，而控制信號
Figure 02_image045
可由同步裝置Di所產生，並用於要求所述第i+1個同步裝置基於同步信號
Figure 02_image037
同步於同步裝置Di。在本新型的實施例中，控制信號
Figure 02_image045
例如是一種UART信號，但可不限於此。
在本新型的第四實施例中，同步裝置DN還可包括同步模組，而此同步模組可包括處理器及數位鎖相迴路，其中所述處理器可載入特定的軟體、程式碼、應用程式，以協同所述數位鎖相迴路來實現本新型提出的分散式同步方法，其細節詳述如下。
請參照圖4D，其是依據本新型第四實施例繪示的分散式同步方法流程圖。本實施例的方法可由圖3的同步裝置DN執行，以下即搭配圖3所示的元件說明圖4D各步驟的細節。
首先，在步驟S441中，同步裝置DN可透過同步裝置DN的網路輸入介面IN從第N-1個同步裝置接收同步信號
Figure 02_image049
及控制信號
Figure 02_image051
，其中控制信號
Figure 02_image051
可由所述第N-1個同步裝置所產生，並用於要求同步裝置DN基於同步信號
Figure 02_image049
同步於所述第N-1個同步裝置。在本新型的實施例中，控制信號
Figure 02_image051
例如是一種UART信號，但可不限於此。
此外，同步信號
Figure 02_image049
可包括
Figure 02_image053
、
Figure 02_image055
、
Figure 02_image057
，其中
Figure 02_image053
為所述第N-1個同步裝置產生的1PPS信號，
Figure 02_image055
為所述第N-1個同步裝置產生的頻率信號（其亦可具有上述預設頻率（例如10MHz）），
Figure 02_image057
為所述第N-1個同步裝置產生的日時間資訊，但可不限於此。
之後，在步驟S442中，同步裝置DN可基於同步信號
Figure 02_image049
及控制信號
Figure 02_image051
執行與所述第N-1個同步裝置的同步操作，並相應地產生同步信號
Figure 02_image059
。具體而言，由於控制信號
Figure 02_image051
係要求同步裝置DN基於同步信號
Figure 02_image049
同步於所述第N-1個同步裝置，因此當同步裝置DN接收到控制信號
Figure 02_image051
之後，可相應地將所述第N-1個同步裝置視為主裝置，並以僕裝置的身分與將自身的頻率、時間、相位同步於所述第N-1個同步裝置，但可不限於此。
因此，在第四實施例中，步驟S442中的同步操作可包括時間同步操作、頻率同步操作及相位同步操作。在一實施例中，同步裝置DN可基於同步信號
Figure 02_image049
中的
Figure 02_image055
與所述第N-1個同步裝置進行頻率同步操作，以相應地產生
Figure 02_image061
（即，同步裝置DN產生的頻率信號，其亦可對應於上述預設頻率（例如10MHz））。再者，同步裝置DN可基於同步信號
Figure 02_image049
中的
Figure 02_image057
與所述第N-1個同步裝置進行時間同步操作，以相應地產生
Figure 02_image063
（即，同步裝置DN產生的日時間資訊）。
此外，在第四實施例中，同步裝置DN可基於同步信號
Figure 02_image049
中的
Figure 02_image053
與所述第N-1個同步裝置進行相位同步操作，以相應地產生一特定1PPS信號。之後，同步裝置DN的數位鎖相迴路例如可對此特定1PPS信號執行一回送操作，而同步裝置DN可估計
Figure 02_image053
與（經回送操作後的）特定1PPS信號之間的特定偏移量，並基於此特定偏移量將所述特定1PPS信號校正為
Figure 02_image065
，但本新型可不限於此。在一實施例中，同步裝置DN可另透過10G介面連接於管理裝置MM，並可透過此10G介面將上述特定偏移量回報至管理裝置MM，但可不限於此。
接著，在步驟S443中，同步裝置DN可透過同步裝置DN的網路輸出介面ON發送同步信號
Figure 02_image059
及控制信號
Figure 02_image067
至管理裝置MM，其中同步信號
Figure 02_image059
可包括
Figure 02_image065
、
Figure 02_image061
、
Figure 02_image063
，而控制信號
Figure 02_image067
可由同步裝置DN所產生，並用於通知管理裝置MM同步裝置D1~DN已完成同步，但可不限於此。在本新型的實施例中，控制信號
Figure 02_image067
例如是一種UART信號，但可不限於此。
在第五實施例中，管理裝置MM可網路輸入介面IM從同步裝置DN接同步信號
Figure 02_image059
及控制信號
Figure 02_image067
。之後，管理裝置MM即可估計（經回送操作的）
Figure 02_image011
及
Figure 02_image065
之間的相位偏移量，並判斷此相位偏移量是否大於一偏移量門限值。
在一實施例中，反應於判定所述相位偏移量大於偏移量門限值，管理裝置MM可依據相位偏移量與偏移量門限值之間的差值控制同步裝置D1~DN的至少其中之一進行相位校正操作。
舉例而言，假設
Figure 02_image011
及
Figure 02_image065
之間的相位偏移量為+7ns，而所述偏移量門限值為5ns。在此情況下，管理裝置MM例如可基於+7ns與5ns之間的差值（即，+2ns）來控制同步裝置D1~DN的至少其中之一進行相位校正操作。例如，管理裝置MM可要求同步裝置D1~DN的其中之二個別將所產生的1PPS信號調慢1ns（即，共調慢2ns），以實現上述相位校正操作，但可不限於此。
由上可知，透過本新型提出的分散式同步系統及方法，可在管理裝置MM不具備IEEE 1588及SyncE功能的情況下，以較低的成本實現同步裝置D1~DN的同步。並且，相較於圖2所示的二層式DDC架構，圖3的單層式DDC架構可達到較高的同步精確度。
請參照圖5，其是依據本新型之一實施例繪示的同步裝置的資料平面及控制平面的示意圖。在圖5中，對於各個同步裝置Di（
Figure 02_image015
）而言，其可包括資料平面DPi及控制平面CPi，其中資料平面DPi可包括100G及400G的介面，而控制平面CPi可包括網路輸入介面Ii、網路輸出介面Oi及10G介面Eth，但可不限於此。
在本實施例中，由於同步裝置Di係透過屬於控制平面CPi中的網路輸入介面Ii及網路輸出介面Oi來接收/發送同步信號及控制信號，而非透過屬於資料平面DPi的100G及400G的介面（即，具有較高傳輸能力）來接收/發送資料量較少的同步信號及控制信號，因此可讓同步裝置Di的硬體資源得到較為適當的利用。
為使本案的概念更易於理解，以下另輔以圖6說明本案與習知技術的差異。請參照圖6，其是依據圖2及圖3繪示的技術比較圖。在圖6中，DDC系統600例如相同於圖2的DDC系統200，而DDC系統610例如是圖3的分散式同步系統300的一種實施態樣（即，N為5時的態樣）。
如先前所提及的，DDC系統600中的管理交換器及各個LC係個別為一邊界時鐘。然而，在實現本新型提出的分散式同步方法之後，DDC系統610中的管理裝置MM及同步裝置D1~D5個別可理解為一普通時鐘（ordinary clock，OC），因而可體現與DDC系統600不同的運作方式/概念。
此外，如先前所提及的，為了讓圖3中的各個網路輸入介面及網路輸出介面可用於傳遞日時間資訊（例如
Figure 02_image069
）、控制信號（例如
Figure 02_image071
）、1PPS信號（例如
Figure 02_image073
）及頻率信號（例如
Figure 02_image075
），各網路輸入介面及網路輸出介面的腳位可具有與習知RJ45不同的定義，以下將作進一步說明。
在本新型的實施例中，所提及的日時間資訊、控制信號、1PPS信號及頻率信號個別可為一差動信號。在此情況下，每個1PPS信號（例如
Figure 02_image073
）可理解為包括1PPS-及1PPS+等信號成分；每個頻率信號（例如是對應於10MHz的
Figure 02_image075
）可理解為包括10M-及10M+等信號成分；每個控制信號（例如
Figure 02_image071
）可理解為包括UART-及UART+等信號成分；每個日時間資訊（例如
Figure 02_image069
）可理解為包括ToD-及ToD+等信號成分，但可不限於此。
請參照圖7，其是依據本新型之一實施例繪示的習知RJ45介面腳位表與本案RJ45介面腳位表的比較圖。如圖7所示，在習知RJ45介面腳位表710中共有編號1至編號8等8個腳位，其中編號1及2（以下將編號1及2的腳位稱為第一腳位）係保留（reserved）腳位，編號3係用於傳送/接收1PPS-，編號4為接地端腳位，編號5為使用者定義（user-defined）腳位（以下將編號4及5的腳位稱為第二腳位），編號6用於傳送/接收1PPS+，編號7用於傳送/接收ToD-，編號8用於傳送/接收ToD+。
然而，在本案的RJ45介面腳位表720中，編號1改為用於傳送/接收10M-，編號2改為用於傳送/接收10M+（即，上述第一腳位改為用於傳送/接收頻率信號）。另外，編號4改為用於傳送/接收UART-，而編號5則改為用於傳送/接收UART+（即，上述第二腳位改為用於傳送/接收控制信號）。其餘的編號3、6、7、8的功能則未更動。
在此情況下，當圖3中的任一網路輸入介面採用RJ45介面腳位表720時，此網路輸入介面即可透過編號1~8的腳位分別接收10M-、10M+、1PPS-、UART-、UART+、1PPS+、ToD-及ToD+等信號成分，但可不限於此。換言之，編號1、2可理解為第一輸入腳位，編號3、6可理解為1PPS信號輸入腳位，編號4、5可理解為第二輸入腳位，編號7、8可理解為日時間信號輸入腳位，但可不限於此。
另一方面，當圖3中的任一網路輸出介面採用RJ45介面腳位表720時，此網路輸入介面即可透過編號1~8的腳位分別傳送10M-、10M+、1PPS-、UART-、UART+、1PPS+、ToD-及ToD+等信號成分，但可不限於此。換言之，編號1、2可理解為第一輸出腳位，編號3、6可理解為1PPS信號輸出腳位，編號4、5可理解為第二輸出腳位，編號7、8可理解為日時間信號輸出腳位，但可不限於此。
請參照圖8，其是依據本新型之一實施例繪示的同步裝置的功能方塊圖。在圖8中，同步裝置Di可包括網路輸入介面Ii、網路輸出介面Oi及同步模組SNi，其中網路輸入介面Ii、網路輸出介面Oi可個別採用圖7所示的RJ45介面腳位表720。
在此情況下，網路輸入介面Ii可用於接收來自前一級裝置的
Figure 02_image077
、
Figure 02_image079
、
Figure 02_image081
及控制信號
Figure 02_image035
，而網路輸出介面Oi則可用於傳送同步裝置Di產生的
Figure 02_image083
、
Figure 02_image039
、
Figure 02_image085
及控制信號
Figure 02_image045
至下一級裝置。舉例而言，若同步裝置Di為同步裝置D1（即，i為1），則網路輸入介面Ii可用於接收來自圖3中管理裝置MM（即，同步裝置D1的前一級裝置）的
Figure 02_image011
、
Figure 02_image009
、
Figure 02_image013
及參考控制信號
Figure 02_image021
，而網路輸出介面Oi則可用於傳送
Figure 02_image029
、
Figure 02_image025
、
Figure 02_image027
及控制信號
Figure 02_image031
至同步裝置D2（即，同步裝置D1的下一級裝置）。舉另一例而言，若同步裝置Di為同步裝置DN（即，i為N），則網路輸入介面Ii可用於接收來自圖3中第N-1個同步裝置（即，同步裝置DN的前一級裝置）的
Figure 02_image087
、
Figure 02_image089
、
Figure 02_image091
及控制信號
Figure 02_image051
，而網路輸出介面Oi則可用於傳送
Figure 02_image065
、
Figure 02_image061
、
Figure 02_image063
及控制信號
Figure 02_image067
至管理裝置MM（即，同步裝置DN的下一級裝置）。
另外，如先前所提及的，網路輸入介面Ii所接收的控制信號
Figure 02_image035
、
Figure 02_image005
、
Figure 02_image001
、
Figure 02_image007
個別可為一差動信號，即圖8上半部雙虛線處所示的10M-/+、1PPS-/+、UART-/+及ToD-/+。
在一實施例中，同步模組SNi可基於控制信號
Figure 02_image035
、
Figure 02_image005
、
Figure 02_image001
、
Figure 02_image007
執行與前一級裝置的同步操作，並相應地產生同步信號
Figure 02_image037
及控制信號
Figure 02_image045
。之後，同步模組SNi可透過網路輸出介面Oi發送同步信號
Figure 02_image037
及控制信號
Figure 02_image045
至下一級裝置。同步模組SNi所執行操作的細節可參考先前實施例中有關於同步裝置D1~DN的說明，於此不另贅述。
如圖8所示，同步模組SNi可包括差動至單端橋接器DSi、數位鎖相迴路LLi、處理器Pi及單端至差動橋接器SDi。差動至單端橋接器DSi可耦接於網路輸入介面Ii，並用於將
Figure 02_image001
、
Figure 02_image005
、控制信號
Figure 02_image035
及
Figure 02_image007
分別轉換為對應的第一單端信號
Figure 02_image093
、第二單端信號
Figure 02_image095
、第三單端信號
Figure 02_image097
及第四單端信號
Figure 02_image099
。
在一實施例中，由於硬體上的特性，控制信號
Figure 02_image035
及
Figure 02_image007
等二個差動信號會彼此綁定（bundle），因此差動至單端橋接器DSi可在接收綁定的控制信號
Figure 02_image035
及
Figure 02_image007
之後，將此二差動信號分離，並個別轉換為對應的單端信號。
在此情況下，差動至單端橋接器DSi可包括RS422埠DSi1及UART DSi2。RS422埠DSi1可耦接於上述第二輸入腳位（即，網路輸入介面Ii的編號4、5）及上述日時間信號輸入腳位（即，網路輸入介面Ii的編號7、8），並用於接收彼此綁定的該參考控制信號及
Figure 02_image013
。另外，UART DSi2可耦接於RS422埠DSi1及處理器Pi，並用於分離控制信號
Figure 02_image035
及
Figure 02_image007
，並將控制信號
Figure 02_image035
及
Figure 02_image007
分別轉換成對應的第三單端信號
Figure 02_image097
及第四單端信號
Figure 02_image099
。
數位鎖相迴路LLi耦接於差動至單端橋接器DSi，並接收分別對應於
Figure 02_image001
、
Figure 02_image005
的第一單端信號
Figure 02_image093
及第二單端信號
Figure 02_image095
。
處理器Pi耦接於數位鎖相迴路LLi及差動至單端橋接器DSi，並經配置以控制數位鎖相迴路LLi基於第一單端信號
Figure 02_image093
及第二單端信號
Figure 02_image095
執行與前一級裝置的頻率同步操作及相位同步操作，並相應地產生第五單端信號
Figure 02_image101
及第六單端信號
Figure 02_image103
，其中第五單端信號
Figure 02_image101
及第六單端信號
Figure 02_image103
分別對應於第一單端信號
Figure 02_image093
及第二單端信號
Figure 02_image095
。接著，處理器Pi可從差動至單端橋接器DSi接收分別對應於控制信號
Figure 02_image035
及
Figure 02_image007
的第三單端信號
Figure 02_image097
及第四單端信號
Figure 02_image099
，並基於第三單端信號
Figure 02_image097
產生第七單端信號
Figure 02_image105
（即用於控制下一級裝置與同步裝置Di進行同步的單端信號）。並且，處理器Pi可基於第四單端信號
Figure 02_image099
執行與前一級裝置的時間同步操作，以產生第八單端信號
Figure 02_image107
。
單端至差動橋接器SDi可耦接於處理器Pi及數位鎖相迴路LLi，並經配置以從數位鎖相迴路LLi接收第五單端信號
Figure 02_image101
及第六單端信號
Figure 02_image103
，並將其分別轉換為
Figure 02_image047
、
Figure 02_image043
。另外，單端至差動橋接器SDi可從處理器Pi接收第七單端信號
Figure 02_image105
及第八單端信號
Figure 02_image107
，並將其分別轉換為控制信號
Figure 02_image045
及
Figure 02_image041
。之後，單端至差動橋接器SDi可將
Figure 02_image047
、
Figure 02_image043
、控制信號
Figure 02_image045
及
Figure 02_image041
發送至網路輸出介面Oi。
此外，單端至差動橋接器SDi可包括RS422埠SDi1及UART SDi2。RS422埠SDi1可耦接於上述第二輸出腳位（即，網路輸出介面Oi的編號4、5）及上述日時間信號輸出腳位（即，網路輸出介面Oi的編號7、8）。另外，UART SDi2可耦接於RS422埠SDi1及處理器Pi。在本實施例中，UART SDi2可用於將第七單端信號
Figure 02_image105
及第八單端信號
Figure 02_image107
分別轉換為對應的差動信號（即，控制信號
Figure 02_image045
及
Figure 02_image041
），並將控制信號
Figure 02_image045
綁定於
Figure 02_image041
，以及將綁定後的控制信號
Figure 02_image045
及
Figure 02_image041
發送至RS422埠SDi1。之後，RS422埠SDi1即可將綁定後的控制信號
Figure 02_image045
及
Figure 02_image041
傳送至網路輸出介面Oi中的對應腳位，以發送至下一級裝置（的網路輸入介面），但可不限於此。
請參照圖9A，其是依據本新型之一實施例繪示的管理裝置的功能方塊圖。如圖9A所示，管理裝置MM可包括處理模組PM、網路輸出介面Oi及一單端至差動橋接器。在本實施例中，處理模組PM可用於提供參考同步信號
Figure 02_image019
及參考控制信號
Figure 02_image021
。具體而言，處理模組PM可包括處理器MP及數位鎖相迴路ML，其中處理器MP可在透過10G介面從GM（未繪示）接收PTP封包P1之後，藉由解譯PTP封包P1而取得對應於
Figure 02_image011
、
Figure 02_image009
、
Figure 02_image013
。之後，處理器MP可控制數位鎖相迴路ML對
Figure 02_image011
進行回送操作，以用於與同步裝置DN提供的
Figure 02_image065
比較。另外，處理器MP可產生用於要求同步裝置D1基於參考同步信號
Figure 02_image019
同步於管理裝置MM的參考控制信號
Figure 02_image021
，並透過管理裝置MM的單端至差動橋接器將
Figure 02_image011
、
Figure 02_image009
、
Figure 02_image013
及參考控制信號
Figure 02_image021
發送至網路輸出介面OM。相應地，網路輸出介面OM即可將
Figure 02_image011
、
Figure 02_image009
、
Figure 02_image013
及參考控制信號
Figure 02_image021
發送至同步裝置D1。
在圖9A中，處理器MP與所示單端至差動橋接器之間的信號傳遞方式，以及單端至差動橋接器的運作方式可參照圖8中處理器Pi與單端至差動橋接器SDi的相關說明，其細節於此不另贅述。
請參照圖9B，其是依據圖9A繪示的管理裝置的功能方塊圖。在本實施例中，管理裝置MM可更包括網路輸入介面IM，其可用於接收來自同步裝置DN的
Figure 02_image065
、
Figure 02_image061
、
Figure 02_image063
及控制信號
Figure 02_image067
，並相應地轉傳至處理模組PM。
另外，本實施例的處理模組PM可另包括所示的差動至單端橋接器，而其運作的方式可參照圖8中差動至單端橋接器DSi的相關說明，於此不另贅述。
綜上所述，透過本新型提出的分散式同步系統及方法，可在管理裝置不具備IEEE 1588及SyncE功能的情況下，以較低的成本實現同步裝置之間的同步。並且，相較於習知的二層式DDC架構，本案所呈現的單層式DDC架構可達到較高的同步精確度。
並且，由於本案的管理裝置及同步裝置係透過RJ45輸出/輸入介面傳送/接收對應的控制信號、1PPS信號、日時間資訊及頻率信號，而非透過資料平面中具較高傳輸能力的介面進行傳送，因此可讓管理裝置及同步裝置的硬體資源得到較合理的運用。
另外，為讓本案的RJ45輸出/輸入介面可用於傳送/接收控制信號及頻率信號，本案的RJ45輸出/輸入介面中的多個腳位可具有異於習知作法的定義方式。
雖然本新型已以實施例揭露如上，然其並非用以限定本新型，任何所屬技術領域中具有通常知識者，在不脫離本新型的精神和範圍內，當可作些許的更動與潤飾，故本新型的保護範圍當視後附的申請專利範圍所界定者為準。
110:傳統框架交換器 111, 121, CPi:CP 112, 122:LC 120, 200, 600, 610:DDC系統 201:管理交換器 202:GM 300:分散式同步系統 710, 720:RJ45介面腳位表 MM:管理裝置 D1~DN:同步裝置 IM, I1~IN:網路輸入介面 OM, O1~ON:網路輸出介面 P1:PTP封包
Figure 02_image019
~
Figure 02_image059
:同步信號
Figure 02_image021
~
Figure 02_image067
:控制信號
Figure 02_image011
~
Figure 02_image065
:1PPS信號
Figure 02_image009
~
Figure 02_image061
:頻率信號
Figure 02_image013
~
Figure 02_image063
:日時間資訊 DPi:資料平面 Eth:10G介面 SNi:同步模組 Pi, MP:處理器 LLi, ML:數位鎖相迴路 DSi:差動至單端橋接器 SDi:單端至差動橋接器 DSi1, SDi1:RS422埠 DSi2, SDi2:UART PM:處理模組 S411, S412, S421~S423, S431~S433:步驟
圖1A是傳統框架交換器的示意圖。 圖1B是分散式分解框架系統的示意圖。 圖2是設置有管理交換器的DDC系統的示意圖。 圖3是依據本新型之一實施例繪示的分散式同步系統示意圖。 圖4A是依據本新型第一實施例繪示的分散式同步方法流程圖。 圖4B是依據本新型第二實施例繪示的分散式同步方法流程圖。 圖4C是依據本新型第三實施例繪示的分散式同步方法流程圖。 圖4D是依據本新型第四實施例繪示的分散式同步方法流程圖。 圖5是依據本新型之一實施例繪示的同步裝置的資料平面及控制平面的示意圖。 圖6是依據圖2及圖3繪示的技術比較圖。 圖7是依據本新型之一實施例繪示的習知RJ45介面腳位表與本案RJ45介面腳位表的比較圖。 圖8是依據本新型之一實施例繪示的同步裝置的功能方塊圖。 圖9A是依據本新型之一實施例繪示的管理裝置的功能方塊圖。 圖9B是依據圖9A繪示的管理裝置的功能方塊圖。
200:DDC系統
201:管理交換器
202:GM

Claims (4)

  1. 一種分散式同步系統，其包括一管理裝置，該管理裝置包括： 一處理模組，其經配置以： 提供一參考同步信號及一參考控制信號，其中該參考同步信號包括
    Figure 03_image109
    、
    Figure 03_image111
    、
    Figure 03_image113
    ，
    Figure 03_image109
    為一參考1PPS信號，
    Figure 03_image111
    為一參考頻率信號，
    Figure 03_image113
    為一參考日時間資訊，且該參考控制信號要求彼此串接的多個同步裝置中的第1個同步裝置同步於該管理裝置； 一網路輸出介面，其耦接於該處理模組並接收該參考同步信號及該參考控制信號，其中該網路輸出介面包括： 多個第一輸出腳位，其用以發送
    Figure 03_image111
    至所述第1個同步裝置； 多個第二輸出腳位，其用以發送該參考控制信號至所述第1個同步裝置； 多個1秒脈衝（pulse per second，PPS）信號輸出腳位，其用以發送
    Figure 03_image109
    至所述第1個同步裝置； 多個日時間信號輸出腳位，其用以發送
    Figure 03_image113
    至所述第1個同步裝置。
  2. 如請求項1所述的分散式同步系統，其中該管理裝置更包括一網路輸入介面，其包括： 多個第一輸入腳位，其用以從該些同步裝置中的第N個同步裝置接收
    Figure 03_image115
    ，其中N為該些同步裝置的總數，
    Figure 03_image115
    為所述第N個同步裝置產生的頻率信號； 多個第二輸入腳位，其用以從所述第N個同步裝置接收一控制信號，其中該控制信號通知該管理裝置該些同步裝置已完成同步； 多個1PPS信號輸入腳位，其用以從所述第N個同步裝置接收
    Figure 03_image117
    ，其中
    Figure 03_image117
    為所述第N個同步裝置產生的1PPS信號； 多個日時間信號輸入腳位，其用以從所述第N個同步裝置接收
    Figure 03_image119
    ，其中
    Figure 03_image119
    為所述第N個同步裝置產生的日時間資訊。
  3. 如請求項2所述的分散式同步系統，其中該網路輸入介面為一RJ45輸入介面。
  4. 如請求項1所述的分散式同步系統，其中該網路輸出介面為一RJ45輸出介面。
TW110207391U 2020-07-15 2020-07-15 分散式同步系統 TWM618640U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110207391U TWM618640U (zh) 2020-07-15 2020-07-15 分散式同步系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110207391U TWM618640U (zh) 2020-07-15 2020-07-15 分散式同步系統

Publications (1)

Publication Number Publication Date
TWM618640U true TWM618640U (zh) 2021-10-21

Family

ID=79603828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110207391U TWM618640U (zh) 2020-07-15 2020-07-15 分散式同步系統

Country Status (1)

Country Link
TW (1) TWM618640U (zh)

Similar Documents

Publication Publication Date Title
JP5811794B2 (ja) 通信装置
CN101951312B (zh) 基于e1链路的双向时频同传方法及主从装置
CN102104476B (zh) 时钟同步装置及方法
US8693506B2 (en) Transparent clock adaptor for a network device
WO2009071029A1 (fr) Système et procédé de synchronisation d'informations de temps et équipement associé
EP2130316B1 (en) Synchronous network device
US11588568B2 (en) Packet processing method and network device
CN102299788A (zh) 自动发送ieee1588协议报文的控制方法及装置
CN101977104A (zh) 基于ieee1588精确时钟同步协议***及其同步方法
EP2764644B1 (en) Egress clock domain synchronization to multiple ingress clocks
WO2011085585A1 (zh) 时间同步的方法和设备
US9215092B2 (en) Clock selection for synchronous Ethernet
WO2011017867A1 (zh) 光传送网承载时间同步协议的方法及***
WO2008098450A1 (fr) Procédé, système et dispositif pour la mise en oeuvre de synchronisation temporelle dans un réseau de communications
TWM605565U (zh) 分散式同步系統
WO2022052609A1 (zh) 时延补偿方法、装置、设备及计算机可读存储介质
TWM612938U (zh) 分散式同步系統
CN113424466A (zh) 时钟同步的方法和装置
TWM618640U (zh) 分散式同步系統
TWI772843B (zh) 分散式同步系統
TWI769486B (zh) 分散式同步系統
WO2022237238A1 (zh) 报文传输方法、装置、设备及存储介质
CN114641952A (zh) 用于使用时间同步传输层进行通信的节点的***和方法
Deev et al. Subnanosecond synchronization method based on the synchronous Ethernet network
JP2583007B2 (ja) 通信システム及び該システムの通信局