JPH0831073B2

JPH0831073B2 - Ｉ／ｏハンドラ−

Info

Publication number: JPH0831073B2
Application number: JP62056400A
Authority: JP
Inventors: ドナルド・ジェイ・ジョーンズ
Original assignee: Wang Laboratories Inc
Current assignee: Wang Laboratories Inc
Priority date: 1986-03-31
Filing date: 1987-03-11
Publication date: 1996-03-27
Anticipated expiration: 2011-03-27
Also published as: CA1270575A; AU591753B2; EP0240873A2; AU6888187A; EP0240873A3; JPS62233871A; EP0240873B1; US4720828A; DE3789824T2; DE3789824D1

Description

【発明の詳細な説明】産業上の利用分野本発明は計算機用I/Oハンドラー、即ち計算機とその
外部装置との間でデータを渡す装置に関する。

従来技術の説明通常の計算機の設計では、データの内部移動は、高速
で動作する並列の導体である１以上のバス上における並
列ビット形式で、且つ標準化された信号レベルで、且つ
他の計算機の動作と同期した転送により行なわれる。計
算機がデータを交換する必要のある、この計算機の外部
装置は、この計算機とは全く異なるデータ交換のプロト
コルを有し得る。計算機の内部データ転送プロトコルと
外部装置のプロトコルとの間のこの違いに対処するた
め、各々独自のプロトコルを使用する計算機及び外部装
置とデータを交換するための中間装置としてI/O装置を
用いることや両プロトコル間の交換を行うことが通常行
われてきた。計算機の高速バスを任意の距離だけ延長す
ることは実用的ではないため、このI/O装置を計算機に
隣接して設置することが要求されている。

一つには、変換の複雑性のため、I/O装置は大きなハ
ードウエアを必要とし且つ計算機に比しても大変広い場
所を占め得る。しかし、計算機をより高速にし、より小
さくし、より多くの外部装置とのデータ交換をするよう
に設計するときには、計算機の周辺に、必要なI/O装置
を設置するのに十分な場所を見出すことが困難であった
り不可能なこともある。

本発明は、計算機の周辺におけるI/O装置のための場
所の問題を、計算機を複数の外部装置にリンク可能な多
重チャネルI/Oハンドラーを提供することにより対処す
る。このI/Oハンドラーは、２つの段階で全てのI/O変換
を行なう。これらの段階の一方は、計算機に隣接する隣
接メンバにおいて起り、他方の段階は、計算機から取除
かれ且つ通信リンクを介して隣接メンバと接続された分
配メンバにおいて起こる。複数の宛先のうちの任意のも
のへ向けられた、計算機から外部へのデータは、計算機
のバスから直接に隣接メンバに転送され、そこでリンク
プロトコルに変換され、リンク上を分配メンバに向って
送られる。分配メンバにおいて、データはリンクから取
込まれ、それぞれいくつかの宛先に関連する記憶エレメ
ントにロードされる。これらの記憶エレメントから、い
くつかの宛先の各々に対するデータが取り出され、その
宛先のプロトコルに従うように個々に処理され、宛先に
分配される。それら宛先から計算機へ移動するデータに
ついては、外部へデータを送り出す操作を本質的に逆に
すればよい。

I/Oハンドラーの隣接メンバと分配メンバとの間のリ
ンク上で用いられるプロトコルは、信頼性のあるデータ
伝送を提供し、且つスペースが非常に貴重である隣接メ
ンバにおいて必要な処理を最小にするように、設計され
ている。リンクは、一定の順で各宛先に割り当てられた
チャネルの間隔に分割されたフレーム間隔で、時分割多
重データ経路上を、順次にデータ伝送する。各チャネル
間隔における順次データビットの数は、計算機のデータ
バス上の並列ワードにおけるデータビット数に等しい。
従って、計算機は隣接メンバに対して、例えば８ビット
幅の並列ワードを、そのワードを受け取るべき宛先を特
定するアドレスを伴って送り出す。リンクプロトコルに
おいて、アドレスは、フレームにおけるチャネル番号と
して現れれ、ワードの８つのビットは、チャネル間隔に
おける順次ビットとして現われる。制御信号はデータ経
路とは別の経路上のリンクで渡される。従って、データ
シーケンスを包みこむ必要は無くなる。計算機バスのプ
ロトコルとリンクのプロトコル間のこの異種同形性は隣
接メンバにおいて必要な処理、ひいてはスペースを最小
にする。

リンクは（２つのメンバ間で、そして必ずしも計算機
とは必ずしも行われないが）、同期モードで動作する。
同期は、どちらのメンバが、両方のメンバを所定の中断
状態（break state）にできるような方法によって、初
めに設定される。手続の次のステップは、リンクの経路
上の信号の値を切換えることにより、信号の交換をする
ことである。その次に、マンチェスター（Manchester）
符号化トレーニングシーケンス（training sequerce）
の送信及び送り返しが行なわれる。トレーニングシーケ
ンスの送信の確認の際、同期信号が、フレーム同期を強
制するために、専用制御経路上を、フレーム間隔毎に伝
搬され繰り返される。更に、フレームの１つのチャネル
が、分配メンバから隣接メンバへ特殊な同期ワードを送
るために専用的に使用され、次に、確認のため送信側に
そのワードを送り返す。このようにすることにより、初
期同期を設定したり、１フレーム間隔以下の期間で失わ
れた同期の回復をしたりすることが可能となる。

ビット同期は、チャネル間隔の１つを特殊な同期シー
ケンスに専用すること、及びデータのマンチェスター符
号化を用いることにより達成される。リンクプロトコル
も、分配メンバから隣接メンバの方向へ、それぞれ独自
の経路上を伝播するレディ（readiness）信号を特徴と
する。この信号はフレームサイクルと関連し、そして各
チャネルに関して、分配メンバが次のデータワードを受
信可能か否かを示している。この特徴により、あるもの
はハンドラーより低速でデータを渡すというような、広
範な宛先プロトコルにサービスする点の柔軟性をハンド
ラーにもたらす。

好適な実施例の説明図面の特に第１図を参照すると、本発明に従うI/Oハ
ンドラーがホスト計算機12と複数の宛先14−22との間で
データを転送している。宛先は、結合部13上でハンドラ
ー10に直接接続されるワークステーション14、16、18、
及び標準T1回線26とPBX24とを介して間接的に接続され
るステーション20、22として示されている。宛先の型と
配置はハンドラーの好適な１つの例を示すだけであっ
て、ハンドラーは任意の型や配置の宛先に接続し得る。

ハンドラー10は、インターフェース11で計算機12に隣
接し接続する隣接メンバ28と、計算機から外され幾つか
の宛先に接続した分配メンバ30と、隣接メンバ及び分配
メンバに接続する通信リンク32と、を備えている。第１
図の拡大にした部分に示されているように、リンク32
は、ともに隣接メンバ28から伝搬する順（forward）デ
ータバス34及び順データ有効性（validity）経路36と、
分配メンバ30から伝搬する復帰（return）データ経路38
と、復帰データ有効性経路40と、レディ（readiness）
信号経路42と、同期経路44と、を備えている。

次に、分配メンバのブロック図を示す第２図を参照す
ると、受信及び記憶手段50は、いくつかの宛先の各々か
らデータを受信し、このデータを計算機バスを移動する
ような並列フォーマットのワードに変形し、これらのワ
ードを送信記憶装置52に記憶する。宛先からのデータを
そのワードフォーマットに変換する受信及び記憶手段50
の装置及び動作は、宛先によって用いられる特定のプロ
トコルに依存し、非常に複雑で大規模になり得る。しか
し、受信及び記憶手段50の機能は、各宛先に関して言え
ば、従来のI/O装置の機能であり、そのような手段の設
計は従来よりあり、当業者にとって周知なものである。

送信記憶装置52は、各宛先に対応する記憶エレメント
を提供し、そこには宛先からのワードが記憶される。送
信記憶素子52から、データは、アウトデータラッチ54ま
でバスを通り、そこから、データを順次形式に変換する
PISO56に、そして、マンチェスターエンコーダ58に行
き、そこから復帰データ経路38に送出される。

リンク32からの経路34を流れる順次データは、マンチ
ェスターデコーダ60及びSIPO62を通り、そこで並列形式
にされ、そこからインデータラッチ64、さらに次に受信
記憶装置66に行き、そこで宛先に関連する記憶エレメン
トに記憶される。送信手段68は受信記憶装置からデータ
を指示された宛先へ送り出す。

タイミング信号発生器70は、ハンドラーに対する間隔
から規定する周期的同期信号、各フレーム間隔内でチャ
ネル間隔を規定する信号、チャネル内でビット時間を規
定する信号、及び動作において用いられる他のタイミン
グ信号を発生する。ロジック72は、論理機能を行ない全
てのコンポーネントを制御する回路を備えている。ロジ
ックは、経路36、タイミング信号発生器70、送信記憶装
置52、マンチェスターデコーダ60及び受信記憶装置66か
らの入力信号を受信し、且つ制御出力ラッチ74、76、7
8、供給経路40、42、44をそれぞれ制御する制御信号を
送出する。

分配メンバ30はまた、局所計算機80を備えており、こ
の計算機は局所処理装置82及び局所メモリ84を有し、動
作上の統計データを集めたり診断処理や他の保守操作を
行なう。インデータ（In data）ラッチ64に対するデー
タ局所計算機80へ切換え、そして宛先にサービスする代
りとして局所計算機80からアウトデータ（Out data）ラ
ッチ54へロードするようにされている。

次に隣接メンバ28のブロック図を示す第３図を参照す
ると、経路38上を分配メンバ30から来た順次データは、
マンチェスターデコーダ90及びSIPO92を通り、そこで並
列形式にされて受信ラッチ94に入力される。受信ラッチ
94から、データは受信記憶装置96へ転送され、そこで、
このデータは、それが出所した宛先にそのアドレスを介
して関連する記憶エレメントに記憶される。送信記憶装
置98において、送信されるべき宛先に関連するアドレス
に記憶されたデータワードは、送信ラッチ100に行き、
次にPISO102、さらにマンチェスターエンコーダ104を通
ってリンク32のデータ経路34まで行く。送信手段106は
データワードと、宛先を指示するアドレスと、をホスト
計算機バスシステムから受信し、送信記憶装置98の適切
にアドレス指定された記憶エレメントにそのデータを入
力し、且つ受信記憶装置96からワードを取り出してそれ
らを、出所の宛先を指示するアドレスとともに計算機バ
スシステムに送る。ロジック108は論理機能を行う回路
を備えている。これは、リンク経路40から、Ｓインラッ
チ41に入力される制御信号を、そして経路42から、Ｂイ
ンラッチ43に入力される制御信号を、そして経路44か
ら、そしてまた送信記憶素子98からの制御信号を受信す
る。これは、経路36上の伝送に関するラッチ110への制
御信号を、そしてメンバの動作を全体的に制御する他の
制御信号を送出する。

処理装置114と局所メモリ116を設けた局所計算機112
はメンバ28に含まれ、宛先にサービスする代わりとし
て、リンクを経てデータを受信したり送信したりするよ
うに切り換えられる。ハンドラーの特定の動作を、ホス
ト計算機バスが並列形式で８ビットを運び、かつそのI/
Oハンドラーを介して計算機と30の宛先ステーションが
通信する場合について、説明する。これらの設計パラメ
ータに対応して、ハンドラーのフレームは、32チャネル
を有し（この数は各宛先に対して１チャネルを割当てる
のに十分の数であり、好適に２のベキ乗数である）、各
チャネルは順次に８ビット（計算機バスの幅に等しい）
を順次運ぶ。

I/Oハンドラーの動作については、２つのメンバーに
おけるロジックの状態図である第４図乃至第７図を参照
しながら説明する。リンクの経路を示すのには次の様な
かしら文字を用いるのが便利である。すなわち、Ｔ…順データ経路Ｃ…順データ有効性経路Ｒ…復帰データ経路Ｓ…復帰データ有効性経路Ｂ…レディ信号経路Ｉ…同期経路である。

タイミング信号発生器70はフレーム間隔とその各部分
（サブディビジョン）を規定し、かつそれらに対応する
繰返されるサイクルの信号を発生する。特に、チャネル
が、及びそのチャネル内のどのビットが「現在」のもの
かを示す信号を発生する。チャネルは０から31の番号が
付され、ビットは０から７の番号が付される。「Ｎ＝
７」とは、現在のチャネルが第７のチャネルであること
を意味し、「ｂ＝４」とは現在のビットが４であること
を意味する。全てのタイミング信号は分配メンバのロジ
ックに直接供給され、そのロジックにおいてなされる論
理操作に用いられる。同等のタイミング信号が、分配メ
ンバからリンクを経て受信された信号から、隣接メンバ
のロジックにおいて得られ、そして、同様に用いられ
る。

リンク32を経た伝送は、同期モードでなされ、開始直
後又は通信の割込み後においては、２つのメンバを相互
に同期して動作させるために、対話的手続を経ることが
必要である。この手続は、分配メンバのロジックに関し
ては第４図に、隣接メンバのロジックに関しては第５図
に示されている（マーク及びスペースのパルスの伝送
は、それらの図中それぞれM_P及びS_Pで示されている。こ
れらは少なくとも１ビット時間、長くて４ビット時間、
続くパルスである）。

起動後、リンク経路に対して不活性な状態である各メ
ンバは、全てのリンク経路のマーキングを設定する。分
配メンバは、Ｒ経路上でマンチェスター符号化トレーニ
ングシーケンス・・・0101・・・を伝送することによっ
て、16ビット時間のマーキングの後に対応付け（coordi
nation）ルーチンを開始する。そして、これが隣接メン
バによって検出されたとき、同じ信号がＴ経路に戻され
る。さらに何回かの交換の後、分配メンバは地点201に
到達する。

あるメンバがマンチェスター信号を始めた後、（203
及び204に示される）監視ループを開始する。このルー
プは、あるラインに最近の16ビット時間にアーク信号が
存在したか否かを監視し、もし存在するなら中断状態に
入ることを強制する。このように、メンバのどれかが、
連続的にマーク信号を16ビット時間送り続けることによ
って、他のメンバを強制的に中断状態にする。マーク
は、不活性な即ちオフ（off）状態で全ての経路に送ら
れるため、どれかのメンバがディスエーブルの状態のと
きには他のメンバは通常の動作を停止して、中断状態に
戻り、起動操作を周期的に試みる。

次に、隣接メンバの動作サイクルを示す第７図を参照
すると、チャネルシフトで始まる、220に示す連鎖は、
分配メンバからの入来データとどのように処理するか決
定する。Ｓ信号はＳインラッチにラッチされる。次に、
ｂ＝２でＳインラッチの値が測られる。もしＳインラッ
チが（ワードのすべてが受信された）ｂ＝７で（有効な
入来データを示して）セットされるなら、SIPOのワード
は受信記憶装置のＮ番目の記憶エレメントに転送され、
もしＳインラッチの値が無効データを示すなら、そのワ
ードは局所計算機に転送される。

222の連鎖は、次のチャネルの間、送信するラッチを
用意する。分配メンバがチャネルＮについてデータを受
信する状態にあるか否か示すＢ信号は、Ｂインラッチに
ラッチされ、ｂ＝２で値を測られる。もしＢインラッチ
が、分配メンバにおいてＮ番目のチャネルに対してデー
タを入れる余地があることを示すなら、そしてもし送信
するデータがあるなら、ＴラッチがＴ記憶装置からロー
ドされ、スペースパルスがＣラッチにロードされる。他
の場合には、Ｔラッチは局所計算機からロードされる。

224の連鎖は、チャネルシフトで用意されたラッチを
ディスパッチする。

205のサイクルで、202（第５図）は同期信号のサーチ
を行うために続けられ、もし１つでも検出されればカウ
ンタが初期化され222の連鎖をアボートする。フレーム
同期は実際には201での確認信号の後に開始される。こ
のときまで、Ｒ伝送は、フリーランニングのマンチェス
タートレーニングシーケンス・・・0101・・・のどれか
のラインレベルの変化である。このとき、分配メンバの
タイミングカウンタは、チャネル31の初めに初期化さ
れ、Ｒラッチは規定の同期ワード、即ち、11110000をロ
ードされる。カウンタが次に（Ｎ＝Ｏ、ｂ＝Ｏに）チャ
ネルをシフトすると、M_PはＩ経路上を伝送され、フレー
ムバイトはPISOに転送され、PISOは、ビットカウンタの
歩進に従って順次形式でＲ経路上でフレームバイトを送
出し始める。その間、隣接メンバは点202で待機する。
もし経路Ｉでマークパルスを受信すると、隣接メンバは
カウンタを初期化し、２つのメンバのチャネルカウンタ
は規定された関係に入る。フレームワード全体が、経路
Ｒで受信され且つチャネルシフト後Ｔ経路上を戻されPI
SOへのSIPOにあるとき、隣接メンバは次に（参照番号20
5で）ｂ＝７を待機する。205で、隣接メンバも202に戻
って、経路Ｉ上の同期パルスのサーチを再開する。この
ループはハンドラーの通常の動作の間続き、同期パルス
がＩ経路上で受信される毎に隣接メンバの再同期化を強
制する。

次に分配メンバの動作サイクルを示す第６図を参照す
ると、206の連鎖は、現在のチャネルが31ならマークパ
ルスを送信するようにＩラッチを用意する。（パルス
は、次に、チャネルが０にシフトするときに送信され
る。） 207の連鎖は１ワードを送信するためのＲラッチを用
意する。もし（Ｎ＋１）番目の宛先に関連する（Ｎ＋
１）番目のチャネルに対する復帰記憶エレメントが一杯
であるならば、そのワードはＲラッチにロードされ、ス
ペースパルスがＳラッチにロードされる。もしＮ＋１番
目のチャネルに対する復帰記憶エレメントがいっぱいで
ないなら、Ｒラッチにアイドルワード又は局所計算機か
らの代りのワードがロードされるが、スペースパルスは
Ｓラッチにロードされない。宛先が割り当てられていな
い０番目のチャネルに対する記憶素子は、フレームワー
ド11110000を永久的にロードされている記憶エレメント
として用いられ、それがロードされるときはスペースパ
ルスはロードされない。

208での連鎖はＢラッチを用意する。もしＮ＋１番目
の送信記憶エレメントが空で（そのチャネルに入来ワー
ドを入れる場所があることを示すもの）であるなら、マ
ークパルスはそのラッチにロードされるが、さもなくば
ロードされない。

209での連鎖は、チャネルの変更で、全ての用意され
たラッチをディスパッチする。

210で開始する連鎖は入来信号をどのように処理する
か決定する。もしチャネル番号が１なら、経路Ｃ上のマ
ークパルスと経路Ｔ上のフレームワードとからなる同期
確認信号は、隣接メンバから戻されなければならない。
211での連鎖はこの可能性を検査し、もし信号が正しく
ないなら、分配メンバーを中断状態に強制する。（これ
が隣接メンバを中断状態に強制しかつ開始手続が再開さ
れることが想起されよう。）もしチャネル１でなけれ
ば、212での連鎖がＣ信号をサンプリングして、宛先へ
の伝送に関してデータが有効か否かを調べる。もし有効
なら、SIPOがいっぱい（ｂ＝７）のとき、そのワードは
受信記憶装置の第Ｎ−１番目のエレメントに転送され
る。もし有効でないならば、データは局所計算機に転送
される。

I/Oハンドラーは標準的な商用の部品で作成され、そ
れを実現する詳細な回路は図面から当業者には十分理解
されよう。リンク経路は情報伝送に適した任意の電気的
又は光学的媒体を使用し得る。

【図面の簡単な説明】

第１図は、ホスト計算機と複数の宛先との間の通信に使
用される、本発明に従うI/Oハンドラーを示す図であ
り、第２図は、第１図のI/Oハンドラーの分配メンバを
示すブロック線図であり、第３図は、第１図のI/Oハン
ドラーの隣接メンバを示すブロック線図であり、第４
図、第５図、第６図及び第７図は、第１図のI/Oハンド
ラーの動作状態を示す図である。 10…I/Oハンドラー、12…ホスト計算機、14−22…宛
先、28…隣接メンバ、30…分配メンバ、32…通信リン
ク、34…順データ経路、36…順データ有効性経路、38…
復帰データ経路、40…復帰データ有効性経路、41…イン
ラッチ、42…レディ信号経路、43…インラッチ、44…同
期信号経路、50…受信記憶手段、52…送信記憶装置、56
…PSIO、58…マンチェスターエンコーダ、60…マンチェ
スターデコーダ、72…ロジック、74、76、78…出力ラッ
チ、90…マンチェスターデコーダ、92…SIPO、94…Ｒレ
ジスタ、96…受信記憶装置、98…送信記憶装置、104…
マンチェスターエンコーダ、106…送信手段、108…ロジ
ック、110…Ｃラッチ

Claims

【特許請求の範囲】

【請求項１】ホスト計算機と複数のｎ個の宛先との間で
データを渡し、隣接メンバーと、分配メンバーと、前記
隣接メンバー及び分配メンバー間を通信する通信リンク
と、を設けたI/Oハンドラーであって、前記リンクは、前記隣接メンバーから分配メンバーへの
方向に送信する順データ経路及び順データ有効性経路
と、前記分配メンバーから隣接メンバーへの方向に送信
する復帰データ経路、復帰データ有効性経路、レディ信
号経路、及び同期信号経路と、を備え、前記分配メンバーは、前記宛先と対応して関連するｎ個の分配送信記憶素子
と、前記リンクで前記計算機に送られるデータを前記ｎ
個の宛先の各々から受信し、対応する前記分配送信記憶
素子に記憶する手段と、前記宛先に対応して関連するｎ個の分配受信記憶素子
と、対応する前記分配受信記憶素子に記憶されたデータ
を前記ｎ個の宛先に送信する手段と、フレーム間隔のサイクルを規定する周期的同期信号を生
成する手段と、各前記分配フレーム間隔のサブディビジョンをｎ以上で
あるｍ個の分配チャネル間隔に定める信号を発生する発
生手段であり、前記ｍ個の分配チャネル間隔のうちのｎ
個は対応する宛先にそれぞれ関連する、発生手段と、前記同期信号経路に前記同期信号を送信する手段と、前記ｎ個の分配チャネル間隔の第ｉの間隔の間に、対応
する第ｉの分配送信記憶素子から、所定数のデータのビ
ットを前記復帰データ経路に送信する手段と、前記復帰データ経路に分配チャネル間隔の間に送信され
たデータの有効性を示す復帰データ有効性信号を発生
し、同じ分配チャネル間隔の間に前記復帰データ有効性
経路上でこの信号を送信する手段と、各分配フレーム間隔の間に、対応する宛先と関連し且つ
前記分配ステーションが前記対応する宛先についてのデ
ータを受信可能なことを示すレディ信号を発生し、及び
前記レディ信号経路上で前記レディ信号を送信する手段
と、前記順データ有効性経路上の順データ有効性信号を受信
し、それらを対応する宛先と対応付ける手段と、前記順データ経路上で受信されるデータ信号を、受信
し、対応する前記宛先と関連付けし、前記順データ有効
性経路上で有効の同時的なデータの信号を伴なったと
き、対応する前記分配受信記憶素子に前記順データ経路
上で受信されるデータ信号を記憶する手段と、を備え、前記隣接メンバーは、前記宛先と対応して関連するｎ個のホスト送信記憶素子
と、前記ｎ個の宛先の各々へディスパッチされるべきデ
ータを前記ホスト計算機から受信し、対応する前記ホス
ト送信記憶素子に記憶する手段と、前記宛先と対応して関連するｎ個のホスト受信記憶素子
と、その内容を前記ホストに転送する手段と、前記同期信号を前記同期信号経路上で受信し、該信号か
ら、前記分配フレーム間隔及びチャネル間隔を規定する
信号と、前記分配フレーム間隔及びチャネル間隔と同型
のホストフレーム間隔及びチャネル間隔を規定する、手
段と、前記レディ信号経路で前記レディ信号を受信し、各レデ
ィ信号と対応する前記宛先とを対応付ける手段と、もし記憶されていれば、前記第ｉのホスト送信記憶素子
から所定数のビットのデータを、最後の受信された対応
する前記レディ信号がレディの状態を示すときにのみ、
前記ｎ個のホストチャネル間隔の第ｉの間隔の間に前記
順データ経路に送信する手段と、前記順データ経路上でホストチャネル間隔の間に送信さ
れたデータの有効性を示す順データ有効性信号を発生
し、同じ前記分配チャネル間隔の間に前記順データ有効
性経路にこの信号を送信する手段と、前記復帰データ有効性経路上の復帰データ有効性信号を
受信し、前記復帰データ有効性信号と対応する前記宛先
とを対応付ける手段と、前記復帰データ経路上で受信されるデータ信号を、受信
し、対応する前記宛先と関連付けし、前記復帰データ有
効性経路上の有効なデータの信号を伴ったとき、対応す
る前記ホスト受信記憶素子に前記復帰データ経路上で受
信されるデータ信号を記憶する手段と、を備える、ことを特徴とするI/Oハンドラー。
【請求項２】前記ホストフレーム間隔の始めは前記分配
フレームの始めより１チャネル間隔後に生じる、特許請
求の範囲第１項に記載のI/Oハンドラー。
【請求項３】並列ワード形式でデータを移動させる並列
データバスを有する計算機と該計算機から離れた複数の
宛先の各々との間でデータを渡すI/Oハンドラーであっ
て、前記計算機に隣接する隣接メンバー及び前記計算機から
隔った分配メンバーとを有し、前記隣接メンバー及び分
配メンバーは通信リンクを介して接続され、前記リンクは、前記隣接メンバーから分配メンバーへの
方向で伝搬する順データ経路と、前記分配メンバーから
隣接メンバーへの方向で伝搬する復帰データ経路及びレ
ディ信号経路と、同期経路とを有し、前記リンクは、リンクプロトコルであって、前記同期経路上を１つのメンバーから他のメンバーへ渡
される周期的同期信号が、各方向に関してフレーム間隔
のサイクルを規定し、各フレーム間隔が、ｎ以上のｍ個のチャネル間隔に細分
され、前記チャネル間隔のｎ個が対応する宛先とそれぞ
れ関係付けられ、前記ｎ個のチャネル間隔の各々の間隔の間、データのワ
ードが各メンバーから他のメンバーへ順ビット形式で転
送され、転送された該ワードは対応する宛先に対して行
くものか又は対応する宛先から来るものである、リンクプロトコルに従って動作し、前記隣接メンバーは、前記計算機のバスに直接接続さ
れ、並列ワード形式でデータを交換するインターフェイ
スと、前記計算機のバスと交換されたデータを前記リン
クプロトコルによって予め定められた形式へ又は形式か
ら変換する手段とを有し、前記分配メンバーは、それぞれの前記宛先に適切なプロ
トコルに従う通信を前記宛先の各々へ送り又はその各々
から受取り、前記宛先と交換されたデータを前記リンク
プロトコルに従う形式へ又は形式から変換する手段を有
する、ことを特徴とするI/Oハンドラー。
【請求項４】複数のチャネルを有する時分割多重フレー
ムでデータ経路を介して通信しかつ前記データ経路と異
なる制御経路を有する第１及び第２のステーション間の
同期動作を開始しかつ維持する方法であって、どちらかのステーションによって開始された信号によっ
て両方のステーションを初期中断状態に強制するステッ
プと、最初に、制御経路の信号値を変えることにより作られた
信号を前記第１のステーションから送り確認のために前
記第２のステーションから送り返すステップと、次に、前記データ経路上の繰返されるシーケンスによっ
て作られた信号を前記第１のステーションから送出し確
認のために前記第２のステーションから送り返すステッ
プと、次に、制御経路上の同期信号と、フレームの専用チャネ
ルの間におけるデータ経路上の特殊な信号と、を前記第
１のステーションから送出しかつその後毎フレームにお
いて繰返すステップであって、これらの信号が確認のた
め前記第２のステーションによって送り返される、ステ
ップと、いずれかの送り返された前記信号の確認を受信すること
を失敗したときに両前記ステーションを前記中断状態に
強制するステップと、を含むことを特徴とする方法。