JP2571449B2 - バイポーラｉｃの製造方法 - Google Patents
バイポーラｉｃの製造方法Info
- Publication number
- JP2571449B2 JP2571449B2 JP2054038A JP5403890A JP2571449B2 JP 2571449 B2 JP2571449 B2 JP 2571449B2 JP 2054038 A JP2054038 A JP 2054038A JP 5403890 A JP5403890 A JP 5403890A JP 2571449 B2 JP2571449 B2 JP 2571449B2
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- region
- isolation region
- forming
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、バイポーラICの製造方法に関し、詳しく
は、外部ベース（以下アウタベース）形のバイポーラト
ランジスタにおいて、その素子分離領域の形成工程を独
立に設けることなく、その製造工程の低減を図ることが
できるようなバイポーラICの製造方法に関する。
は、外部ベース（以下アウタベース）形のバイポーラト
ランジスタにおいて、その素子分離領域の形成工程を独
立に設けることなく、その製造工程の低減を図ることが
できるようなバイポーラICの製造方法に関する。
［従来の技術］ バイポーラICの１つであるバイポーラLSIでは、LOCOS
により素子分離酸化膜を形成して各素子の分離が行われ
か、あるいは、各素子間にＰ型やＮ型の領域を縦に形成
して素子をアイソレーションする素子分離が行われてい
る。
により素子分離酸化膜を形成して各素子の分離が行われ
か、あるいは、各素子間にＰ型やＮ型の領域を縦に形成
して素子をアイソレーションする素子分離が行われてい
る。
後者の素子分離方式では、第２図の（ａ）に示すよう
に、例えば、Ｐ−sub（Ｐ型基板）１に連続してN+のコ
レクタ埋込み層（B/L）２を形成し、その両側にP+の下
側の素子分離領域（L/I）3,3を形成してこれを下側素子
分離領域とし、その後の工程で、上部からシリコン酸化
膜を介してイオン注入等によりP+イオンを打込み、同図
（ｂ）に示されるように、上側の素子分離領域（U/I）
４を上側素子分離領域として形成し、これらをその先端
側で結合して素子のアイショレーション処理をしてい
る。なお、符号５は、SiO2膜である。
に、例えば、Ｐ−sub（Ｐ型基板）１に連続してN+のコ
レクタ埋込み層（B/L）２を形成し、その両側にP+の下
側の素子分離領域（L/I）3,3を形成してこれを下側素子
分離領域とし、その後の工程で、上部からシリコン酸化
膜を介してイオン注入等によりP+イオンを打込み、同図
（ｂ）に示されるように、上側の素子分離領域（U/I）
４を上側素子分離領域として形成し、これらをその先端
側で結合して素子のアイショレーション処理をしてい
る。なお、符号５は、SiO2膜である。
このような素子分離領域を形成した後に、素子分離さ
れた領域にベース等のバイポーラトランジスタの半導体
領域が形成される。
れた領域にベース等のバイポーラトランジスタの半導体
領域が形成される。
［解決しようとする課題］ このような従来技術にあっては、必ずマスキング処理
をしてU/Iを独立な工程で形成しなければならないため
にその分余分な工程が必要になる。そのためにこの処理
工程分だけ製造効率が低下する欠点がある。
をしてU/Iを独立な工程で形成しなければならないため
にその分余分な工程が必要になる。そのためにこの処理
工程分だけ製造効率が低下する欠点がある。
この発明は、このような従来技術の問題点を解決する
ものであって、バイポーラトランジスタを形成する場合
に独立にU/I領域の形成工程を行わなくて済むバイポー
ラICの製造方法を提供することを目的とする。
ものであって、バイポーラトランジスタを形成する場合
に独立にU/I領域の形成工程を行わなくて済むバイポー
ラICの製造方法を提供することを目的とする。
［課題を解決するための手段］ このような目的を達成するためのこの発明のバイポー
ラICの製造方法の構成は、埋込み層を形成する不純物の
熱拡散係数より大きな熱拡散係数を有する不純物を前記
下側素子分離領域に導入して下側素子分離領域を形成す
る第１の工程と、熱拡散処理により下側素子分離領域を
上側へ拡大させて形成する第２の工程と、ベース形成工
程においてアウタベース領域形成のためのイオン導入と
同時に下側素子分離領域の上部に上側素子分離領域を形
成するためのイオンを導入してアウタベース領域の形成
と同時に上側素子分離領域を形成する第３の工程とを備
えていて、第３の工程により形成される上側素子分離領
域が第２の工程により拡大される下側素子分離領域と結
合する範囲まで第２の工程において下側素子分離領域の
範囲の上側への拡大が行われるものである。
ラICの製造方法の構成は、埋込み層を形成する不純物の
熱拡散係数より大きな熱拡散係数を有する不純物を前記
下側素子分離領域に導入して下側素子分離領域を形成す
る第１の工程と、熱拡散処理により下側素子分離領域を
上側へ拡大させて形成する第２の工程と、ベース形成工
程においてアウタベース領域形成のためのイオン導入と
同時に下側素子分離領域の上部に上側素子分離領域を形
成するためのイオンを導入してアウタベース領域の形成
と同時に上側素子分離領域を形成する第３の工程とを備
えていて、第３の工程により形成される上側素子分離領
域が第２の工程により拡大される下側素子分離領域と結
合する範囲まで第２の工程において下側素子分離領域の
範囲の上側への拡大が行われるものである。
［作用］ このように、バイポーラトランジスタを形成する場合
において、そのベースの形成工程の中でU/I領域の形成
を同時に行うようにしているので、独立にU/I領域の形
成工程を設ける必要がない。
において、そのベースの形成工程の中でU/I領域の形成
を同時に行うようにしているので、独立にU/I領域の形
成工程を設ける必要がない。
特に、エミッタ領域の外側のコンタクト領域に対応し
てベースをエミッタ形成領域よりも一段深く形成するア
ウタベースでは、深い領域が形成されるので、上側から
の素子分離の立下げる距離を大きく採ることができ、さ
らに、下側の素子分離領域の立上げが途中までで済むの
で、埋め込み層の立上がりが抑制される。さらに、深く
形成されるアウタベースと同時に形成されるので、厚い
EPI膜厚でも容易に形成できる。
てベースをエミッタ形成領域よりも一段深く形成するア
ウタベースでは、深い領域が形成されるので、上側から
の素子分離の立下げる距離を大きく採ることができ、さ
らに、下側の素子分離領域の立上げが途中までで済むの
で、埋め込み層の立上がりが抑制される。さらに、深く
形成されるアウタベースと同時に形成されるので、厚い
EPI膜厚でも容易に形成できる。
その結果、耐圧の高いトランジスタに適し、かつ、熱
処理時間も短くて済むので、アウタベース形のバイポー
ラトランジスタにあってはその製造効率を向上させるこ
とができる。
処理時間も短くて済むので、アウタベース形のバイポー
ラトランジスタにあってはその製造効率を向上させるこ
とができる。
［実施例］ 以下、この発明の一実施例について図面を参照して詳
細に説明する。
細に説明する。
第１図は、この発明のバイポーラICの製造方法を適用
した一実施例のアウタベース型バイポーラLSIの製造工
程のアイソレーション処理までの主要工程の説明図であ
る。
した一実施例のアウタベース型バイポーラLSIの製造工
程のアイソレーション処理までの主要工程の説明図であ
る。
第１図において、まず、Ｐ−sub10にコレクタ埋込み
領域となるN+領域を、例えば、SiO2膜を介してヒ素（As
+）イオンを打込み、あるいはドープして熱拡散により
形成する。これが第１図（ａ）であり、11がコレクタ埋
込み層、12がSiO2膜である。
領域となるN+領域を、例えば、SiO2膜を介してヒ素（As
+）イオンを打込み、あるいはドープして熱拡散により
形成する。これが第１図（ａ）であり、11がコレクタ埋
込み層、12がSiO2膜である。
次に、下側素子分離領域（L/I）を形成するために、
レジスト13をマスクにしてL/Iを形成する対応位置上のS
iO2膜12を除去し、そこにボロン（B+）等の不純物をイ
オン注入する。このときの状態を示しているのが、同図
（ｂ）であり、14a,14aがこのとき打込まれたボロンで
ある。
レジスト13をマスクにしてL/Iを形成する対応位置上のS
iO2膜12を除去し、そこにボロン（B+）等の不純物をイ
オン注入する。このときの状態を示しているのが、同図
（ｂ）であり、14a,14aがこのとき打込まれたボロンで
ある。
次にレジスト13,SiO2膜12を除去してＮ型単結晶シリ
コンを1100゜C程度の高温で５μｍ程度成長（その成長
層Ｎ−EPI）させる。それが同図（ｃ）である。そし
て、このとき形成されたL/Iが14,14である。
コンを1100゜C程度の高温で５μｍ程度成長（その成長
層Ｎ−EPI）させる。それが同図（ｃ）である。そし
て、このとき形成されたL/Iが14,14である。
次に、表面を薄く酸化してSiO2膜12aを堆積させてコ
レクタコンタクトウエル領域（C/W）を形成するため
に、レジストをマスクにコンタクトを形成する対応位置
の上のSiO2膜12aを除去後、そこにＮ型の不純物のイオ
ン注入し、あるいはドープしてN+のコンタクト領域15を
形成する。これが同図（ｄ）である。
レクタコンタクトウエル領域（C/W）を形成するため
に、レジストをマスクにコンタクトを形成する対応位置
の上のSiO2膜12aを除去後、そこにＮ型の不純物のイオ
ン注入し、あるいはドープしてN+のコンタクト領域15を
形成する。これが同図（ｄ）である。
その後、SiO2膜12aを除去して熱酸化を行い、各領域
の不純物を拡散させる。ボロンの拡散係数は、埋込み層
11のヒ素の拡散係数に比べて大きいので、ことのき基板
内部に形成されたL/I14の領域が埋込み層11より拡大し
て同図（ｅ）に示す状態になる。なお、12bは、表面に
形成されているSiO2膜である。
の不純物を拡散させる。ボロンの拡散係数は、埋込み層
11のヒ素の拡散係数に比べて大きいので、ことのき基板
内部に形成されたL/I14の領域が埋込み層11より拡大し
て同図（ｅ）に示す状態になる。なお、12bは、表面に
形成されているSiO2膜である。
次に、アウタベース領域とU/Iとを形成するためにレ
ジストをマスクにしてその位置に対応してP+の不純物の
イオンを注入し、あるいはドープする（同図（ｆ））。
さらに、イナーベース領域を形成するためにレジスト13
aをマスクにしてその位置に対応してP+の不純物のイオ
ン注入し、あるいはドープする。この状態を示すのが同
図（ｇ），（ｈ）である。そして、レジスト13aを除去
して熱拡散させる。このときのアウタベース領域16a,イ
ナーベース領域16bからなるベース領域16の拡散形成に
応じて同時に上側の素子分離領域であるU/I17が拡散に
より形成される。この場合のU/I17の深さは、下側にあ
るL/I14に達し、このときこれらが結合する。この状態
を示すのが同図（ｉ）である。なお、12cは、表面に形
成されているSiO2膜である。
ジストをマスクにしてその位置に対応してP+の不純物の
イオンを注入し、あるいはドープする（同図（ｆ））。
さらに、イナーベース領域を形成するためにレジスト13
aをマスクにしてその位置に対応してP+の不純物のイオ
ン注入し、あるいはドープする。この状態を示すのが同
図（ｇ），（ｈ）である。そして、レジスト13aを除去
して熱拡散させる。このときのアウタベース領域16a,イ
ナーベース領域16bからなるベース領域16の拡散形成に
応じて同時に上側の素子分離領域であるU/I17が拡散に
より形成される。この場合のU/I17の深さは、下側にあ
るL/I14に達し、このときこれらが結合する。この状態
を示すのが同図（ｉ）である。なお、12cは、表面に形
成されているSiO2膜である。
このようにベース形成工程では、ベース形成とともに
上下にある素子分離領域が相互に結合する。そのため
に、その前工程である（ｅ）に示す工程のL/I14の層
は、上部に比較的近い位置に先端が来るところまで熱拡
散により形成させておくものである。
上下にある素子分離領域が相互に結合する。そのため
に、その前工程である（ｅ）に示す工程のL/I14の層
は、上部に比較的近い位置に先端が来るところまで熱拡
散により形成させておくものである。
前記の（ｉ）以降工程は、従来と同様にエミッタを形
成し、バイポーラトランジスタを形成するものである
が、これらについては従来と同様となるので割愛する。
成し、バイポーラトランジスタを形成するものである
が、これらについては従来と同様となるので割愛する。
ここで、（ｉ）に示す状態と従来の第２図の（ｂ）と
を比較すると理解できるように、U/L17とL/I14とで構成
される素子分離領域は、第２図（ａ）では、上側に大き
なエリアを採り、下側にくびれがある。これに対して前
記の（ｉ）では、この状態が反転していて上側にくびれ
がきている。その結果、上側のエリアが小さくなってい
る。このようなことからこのU/L17の占有エリアを従来
より小さくすることができる。したがって、この素子分
離方式によりより高集積化ができ、例えば、従来では、
６μｍ幅の素子分離幅が2/3程度の４μｍ程度まで低下
させることが可能である。
を比較すると理解できるように、U/L17とL/I14とで構成
される素子分離領域は、第２図（ａ）では、上側に大き
なエリアを採り、下側にくびれがある。これに対して前
記の（ｉ）では、この状態が反転していて上側にくびれ
がきている。その結果、上側のエリアが小さくなってい
る。このようなことからこのU/L17の占有エリアを従来
より小さくすることができる。したがって、この素子分
離方式によりより高集積化ができ、例えば、従来では、
６μｍ幅の素子分離幅が2/3程度の４μｍ程度まで低下
させることが可能である。
以上説明してきたが、実施例のP+やN+の領域の形成
は、ドープドポリシリコン中の不純物の拡散によりP+や
N+の不純物をその領域にドープすることで形成すること
ができる。
は、ドープドポリシリコン中の不純物の拡散によりP+や
N+の不純物をその領域にドープすることで形成すること
ができる。
実施例では、アウタベース形成のためにそのためのイ
オンをドープする時に同時に上側の素子分離領域形成の
ためのイオンをドープしている例を示しているが、この
発明では、ベース領域と素子分離領域との間に間隔が採
れれば、通常のバイポーラトランジスタのベース形成の
ための工程において、そのベース形成と上側素子分離領
域形成のイオンドープとを同時に行ってもよい。したが
って、通常のバイポーラトランジスタにおいて、ベース
領域と上側の素子分離領域の形成を同じ工程で行って、
下側のそれと結合することができる。要するに、この発
明は、アウタベースタイプのバイポーラトランジスタに
限定されない。
オンをドープする時に同時に上側の素子分離領域形成の
ためのイオンをドープしている例を示しているが、この
発明では、ベース領域と素子分離領域との間に間隔が採
れれば、通常のバイポーラトランジスタのベース形成の
ための工程において、そのベース形成と上側素子分離領
域形成のイオンドープとを同時に行ってもよい。したが
って、通常のバイポーラトランジスタにおいて、ベース
領域と上側の素子分離領域の形成を同じ工程で行って、
下側のそれと結合することができる。要するに、この発
明は、アウタベースタイプのバイポーラトランジスタに
限定されない。
［発明の効果］ 以上の説明から理解できるように、この発明にあって
は、バイポーラトランジスタを形成する場合において、
そのベースの形成工程の中でU/I領域の形成を同時に行
うようにしているので、独立にU/I領域の形成工程を設
ける必要がない。
は、バイポーラトランジスタを形成する場合において、
そのベースの形成工程の中でU/I領域の形成を同時に行
うようにしているので、独立にU/I領域の形成工程を設
ける必要がない。
特に、エミッタ領域の外側のコントクト領域に対応し
てベースをエミッタ形成領域よりも一段深く形成するア
ウタベースでは、深い領域が形成されるので、上側から
の素子分離の立下げる距離を大きく採ることができ、さ
らに、下側の素子分離領域の立上げが途中までで済むの
で、埋め込み層の立上がりが抑制される。さらに、深く
形成されるアウタベースと同時に形成されるので、厚い
EPI膜厚でも容易に形成できる。
てベースをエミッタ形成領域よりも一段深く形成するア
ウタベースでは、深い領域が形成されるので、上側から
の素子分離の立下げる距離を大きく採ることができ、さ
らに、下側の素子分離領域の立上げが途中までで済むの
で、埋め込み層の立上がりが抑制される。さらに、深く
形成されるアウタベースと同時に形成されるので、厚い
EPI膜厚でも容易に形成できる。
その結果、耐圧の高いトランジスタに適し、かつ、熱
処理時間も短くて済むので、アウタベース形のバイポー
ラトランジスタにあってはその製造効率を向上させるこ
とができる。
処理時間も短くて済むので、アウタベース形のバイポー
ラトランジスタにあってはその製造効率を向上させるこ
とができる。
第１図は、この発明のバイポーラICの製造方法を適用し
た一実施例のアウタベース型バイポーラLSIの製造工程
のアイソレーション処理までの主要工程の説明図、第２
図は、従来のバイポーラLSIの製造工程の素子分離領域
を形成する工程の概要図である。 1,10……Ｐ−sub（Ｐ型基板）、 2,11……埋込み層（B/L）、 3,14……下部素子分離領域（L/I）、 4,17……上部素子分離領域（U/I）、 12,12a,12b,12c……SiO2膜、 13,13a,13b……レジスト、 15……コレクタコンタクト領域、16……ベース領域。
た一実施例のアウタベース型バイポーラLSIの製造工程
のアイソレーション処理までの主要工程の説明図、第２
図は、従来のバイポーラLSIの製造工程の素子分離領域
を形成する工程の概要図である。 1,10……Ｐ−sub（Ｐ型基板）、 2,11……埋込み層（B/L）、 3,14……下部素子分離領域（L/I）、 4,17……上部素子分離領域（U/I）、 12,12a,12b,12c……SiO2膜、 13,13a,13b……レジスト、 15……コレクタコンタクト領域、16……ベース領域。
Claims (1)
- 【請求項１】下側素子分離領域と上側素子分離領域とを
形成し、これらを一体化させて素子分離を行うバイポー
ラICの製造方法において、埋込み層を形成する不純物の
熱拡散係数より大きな熱拡散係数を有する不純物を前記
下側素子分離領域に導入して前記下側素子分離領域を形
成する第１の工程と、熱拡散処理により前記下側素子分
離領域を上側へ拡大させて形成する第２の工程と、ベー
ス形成工程において外部ベース領域形成のためのイオン
導入と同時に前記下側素子分離領域の上部に上側素子分
離領域を形成するためのイオンを導入して前記外部ベー
ス領域の形成と同時に前記上側素子分離領域を形成する
第３の工程とを備え、第３の工程により形成される前記
上側素子分離領域が第２の工程により拡大される前記下
側素子分離領域と結合する範囲まで第２の工程において
前記下側素子分離領域の範囲の上側への拡大が行われる
ことを特徴とするバイポーラICの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054038A JP2571449B2 (ja) | 1990-03-06 | 1990-03-06 | バイポーラｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054038A JP2571449B2 (ja) | 1990-03-06 | 1990-03-06 | バイポーラｉｃの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256331A JPH03256331A (ja) | 1991-11-15 |
| JP2571449B2 true JP2571449B2 (ja) | 1997-01-16 |
Family
ID=12959425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2054038A Expired - Fee Related JP2571449B2 (ja) | 1990-03-06 | 1990-03-06 | バイポーラｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571449B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134036A (ja) * | 1984-12-05 | 1986-06-21 | Fuji Electric Co Ltd | 半導体集積回路の製造方法 |
-
1990
- 1990-03-06 JP JP2054038A patent/JP2571449B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03256331A (ja) | 1991-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272880A (en) | MOS/SOS Process | |
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH03262154A (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| US5691224A (en) | Method of making BiCMOS circuit | |
| JPS63284854A (ja) | 半導体装置とその製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JP2601209B2 (ja) | 半導体装置の製造方法 | |
| JPH04346263A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPH03101251A (ja) | 半導体装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59181553A (ja) | 半導体装置の製法 | |
| JPH0579186B2 (ja) | ||
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPH03278568A (ja) | 半導体装置の製造方法 | |
| JPS60132373A (ja) | 半導体装置の製造方法 | |
| JPH02309653A (ja) | 半導体集積回路の製造方法 | |
| JPH06216234A (ja) | 接合分離用の不純物拡散領域の形成方法 | |
| JPH01189159A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59100521A (ja) | 半導体装置の製造方法 | |
| JPH0484456A (ja) | 半導体装置の製造方法 | |
| JPS61182253A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63232370A (ja) | 半導体装置およびその製造方法 | |
| JPH0376154A (ja) | 半導体装置の製造方法 | |
| JPH053210A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |